JPS598473Y2 - 周波数変換装置 - Google Patents

Description

【考案の詳細な説明】 本考案は周波数変換装置に関するもので、特にＬＣ共振
回路を利用して直流電力を高周波電力に変換する周波数
変換回路の制御回路に関する。

従来、家庭用金属製鍋などを加熱する誘導加熱調理器の
高周波電源としてＬＣ共振回路を利用したトランジスタ
インバータ回路が用いられていた。

トランジスタインバータ装置として、第１図に誘導加熱
調理器への実施例を示す。

第１図に示す如きインバータ回路の制御は、従来、負荷
電流を検知したり、あるいはトランジスタと逆並列接続
されたダイオードの導通を検知したりして発振を制御し
ていたが、制御回路が非常に複雑となったり、あるいは
発振が不安定となり誤動作する可能性が大きかった。

本考案は、ＬＣ共振を利用したトランジスタインバータ
回路の改良された制御回路を提供するものである。

以下本考案の一実施例を図面に従い詳細な説明を行なう
。

第１図は、本考案による制御回路を応用するインバータ
装置を示す。

第２図は本考案による制御回路の一実施例を示し、第３
図はその具体的な実施回路を示す。

第４図は本考案による制御回路の各部波形を示す。

第１図において、低周波交流電源１より整流回路２に交
流電圧を加え直流電圧に変換する。

整流回路２の出力直流電圧をインバータ回路３に加える
。

インバータ回路３は制御回路４により発振制御され直流
電力を高周波電力に変換する。

インバータ回路３は、直流十、一端子間に入カコンテ゛
ンサ３０を接続し直流電圧十側より共振用インダクタ３
１と共振用コンデンサ３２よりなる並列接続体とパワー
スイッチング半導体３３を直列接続する。

共振用インダクタ３１は加熱コイルを兼用する。

パワースイッチング半導体３３として、例えばトランジ
スタあるいはゲートターンオフサイリスタが考えられる
。

第１図はトランジスタでの実施例を示す。

トランジスタ３３のエミツタは、直流電圧一端子に按続
され、かつダイオード３４を逆並列接続する。

共振用コンデンサ３２はパワースイッチング半導体３３
と並列接続してもよい。

制御回路４は、インバータ回路３の入力、又は出力を制
御するための電流検知用変流器４００とその入力検知端
子４０１ａ、４０１ ｂおよびパワースイッチング半導
体３３の電圧検知端子４０２およびパワースイッチング
半導体３３への制御信号を加えるドライブ出力端子４０
３ａ、４０３ｂを有する。

第２図には制御回路４のブロックダイヤグラムを示す。

制御回路４は、パワースイッチング半導体３３の導通を
負荷共振回路の共振と同期してパルス幅制御するもので
ある。

電圧検知端子４０２よりの信号を同期パルス発生回路４
１に加え、パワースイッチング半導体３３の電圧が正か
ら負に変わる時、同期パルス信号Ｖｔを発生させ、パル
ス幅制御回路（略してＰＷＭ回路）４２に加える。

一方、変流器４００からの信号は、入力検知回路４３に
加えられ、インバータ回路３の入力電流に応じた電圧信
号■ｐをとり出し、ＰＷＭ回路４２に加える。

ＰＷＭ回路４２は、同期パルス信号Ｖｔと同期したパル
スを発生させ、そのパルス幅はパルス幅制御信号■ｐに
より制御される。

ＰＷＭ回路４２の出力信号ＶＷはゲート回路劇に加えら
れ、発振起動停止制御回路４５により、ＰＷＭ回路４２
の出力信号を制御するゲート回路劇の出力信号■ｅはパ
ワースイッチング半導体３３をオンオフさせるパルスド
ライブ回路４６および同期パルス発生回路４１に加えら
れる。

同期パルス発生回路４１はＰＷＭ回路４２の出力信号、
あるいはゲート回路躬の出力信号■ｅに制御されるもの
で、パワースイッチング半導体３３が導通状態の時には
同期パルス信号■ｔが出力されないような禁止回路を有
する。

言い換えれば、同期信号ＶｔがＰＷＭ回路４２に加えら
れると瞬間一定期間パワースイッチング半導体３３を導
通させるが、パワースイッチング半導体３３が導通して
いる時、同期パルス信号Ｖｔが入ると、パワースイッチ
ング半導体３３の導通期間が広がる欠点を除くものであ
る。

第３図は本考案による同期パルス発生回路４１とＰＷＭ
回路４２およびゲート回路躬の具体的な一実施例である
。

電圧検知端子４０２より、抵抗４１０ ａ、４１０ ｂ
ニより電圧を落とし、インバータ４１１に加える。

インバータ４１１の入力よりダイオード４１２を制御回
路直流電源ＶＣＣに接続し、過電圧保護する。

インバータ４１１の出力端子に微分コンデンサ４１３と
微分抵抗４１４を接続し、微分回路を作り、その微分信
号をＮＡＮＤゲート４１５の一方の入力に接続する。

ＮＡＮＤゲート４１５の出力には、ダイオード４１６の
カソードを接続し、ダイオード４１６のアノードは、抵
抗４２０ ａ， ４２０ ｂの接続点に接続する。

ＮＡＮＤゲート４１５の出力で゛ある同期パルス信号Ｖ
ｔは、第４図に示す。

すなわち、第４図ＶＣはパワースイッチング半導体３３
の電圧ＶＣで、ＩＣはパワースイッチング半導体３３と
逆並列ダイオード３４の電流である。

ＶＣが零になった瞬間インバータ４１１の出力信号はＨ
ｉレベルとなり、微分コンテ゛ンサ４１３と微分抵抗４
１４で定まる時間、ＮＡＮＤゲート４１５の出力信号Ｖ
ｔはＬＯレベルとなる。

ＰＷＭ回路４２はランフ゜ジエネレータとコンパレー夕
よりなる。

ランプジエネレー夕はオーフ゜ンコレクタの第１のコン
パレータ４２１の出力抵抗４２２と充電用抵抗４２３、
放電用抵抗４２４と放電用ダイオード４２５、リセット
ダイオード４２６をコンパレータ４２１の出力側に接続
し、タイマーコンデンサ４２７の電圧をコンパレータ４
２１の入力端子に加える。

コンパレータ４２１の十入力端子は、抵抗４２０ ａ
， ４２０ ｂの分電圧、すなわち設定電圧が加えられ
る。

ランプジエネレータの動作は、まず、コンパレータ４２
１の出力がオフの時、出力抵抗４２２、充電抵抗４２３
を介してタイマーコンテ゛ンサ４２７を充電し、タイマ
ーコンデンサ４２７の電圧■ｒがコンパレータ４２１の
十入力電圧より高くなると、コンパレータ４２１の出力
はＬＯレベルとなり放電抵抗４２４と放電用ダイオード
４２５を介してタイマーコンテ゛ンサ４２７を放電させ
る。

この放電時にはダイオード４２６によりコンパレータ４
２１の十入力電圧レベルを下げてコンパレータ４２１が
ラッチ状態に入るのを防止する。

第４図■ｒにはタイマーコンテ゛ンサ４２７のランプ波
形Ｖｒを示す。

ランプ信号■ｒは第２のコンパレータ４２８の一人力端
子に加え、入力検知回路４３からパルス幅制御信号■ｐ
と比較し、ＰＷＭ信号ＶＷを得る。

コンパレータ４２８はオープンコレクタで抵抗４２９は
負荷抵抗である。

ＰＷＭ信号ＶＷは第２のＮＡＮＤゲート４４０に加えら
れ、発振起動停止制御回路４５の出力信号とのＮＡＮＤ
信号Ｖｅは同期パルス発生回路４１のＮＡＮＤゲート４
１５に加えられる。

ＮＡＮＤゲート４４０の出力信号Ｖｅはインバータ４４
１を介してパルスドライブ回路４６に加えられるもので
、信号ＶｅがＬＯレベルの時パワースイッチ半導体３３
にドライブ信号が加えられる。

信号ＶｅがＩ，ｏレベルの時には、ＮＡＮＤのゲート４
１５の出力信号Ｖｔは必らずＨｉレベルとなるのでＰＷ
Ｍ回路４２には同期信号は加えられない。

第３図に示すランプジエネレー夕はコンパレータ４２１
の十入力端子を強制的にＩ，ｏレベルにすることにより
、同期発振するものである。

なお、第３図において、第２のコンパレータ４２８の＋
、一人力を反対に接続し、その出力信号を直接第１のＮ
ＡＮＤゲート４１５に直接加えてもよいことは明らかで
゛ある。

以上述べた如く、本考案は同期発振するＰＷＭ回路の同
期信号を安定に得るもので、特にＰＷＭパルス幅を常に
一定にすることができ、インバータ回路の発振を安定に
することができる。

特にＬＣ共振を利用したインバータ回路においてはＬＣ
共振と同期して発振させる必要があり、誤動作によりパ
ワースイッチング半導体ｌのパルス幅が広がると破壊の
恐れがあるが、信頼：性向上の点、非常に優れている。

特に従来の発振制御回路は直接負荷電流を検出して、負
荷電流を制御していたが、本考案は同期信号発生回路と
、同期信号に同期して発振するランプジエネレー夕を含
むパルス幅制御回路により発振制御するもので、回路が
簡単になり、かつ価格を下げ、信頼性を向上させること
ができ、安価な周波数変換装置を構或できる。

【図面の簡単な説明】

第１図は本考案の一実施例における周波数変換装置の回
路図、第２図は同装置に用いる制御回路のブロック図、
第３図は第２図の具体回路図、第４図は第２図の回路の
各部波形図である。 １・・・・・・低周波交流電源、２・・・・・・整流回
路、３・・・・・・インバータ回路、４・・・・・・制
御回路、３１・・・・・・共振用インダクタ、３２・・
・・・・共振用コンデンサ、３３・・・・・・パワース
イッチング半導体。

Claims (1)

【実用新案登録請求の範囲】
1. 直流電力を高周波電力に変換するインバータ回路と、そ
   の制御回路よりなり、前記インバータ回路は、共振用イ
   ンダクタと共振用コンデンサ及びパワースイッチング半
   導体よりなり、前記制御回路は、前記インバータ回路の
   共振波形に同期したパルスを発生させる同期パルス発生
   回路と、この同期パルス発生回路の出力に接続されパル
   ス幅を制御するパルス幅制御回路と、このパルス幅制御
   回路の出力に接続され前記パワースイッチング半導体を
   オンオフさせるパルスドライブ回路とを備え、前記パル
   ス幅制御回路あるいは前記パルスドライブ回路の出力信
   号を前記同期パルス発生回路に帰還するように接続し、
   前記パワースイッチング半導体が導通状態の時、前記同
   期パルスを禁止する構戒とした周波数変換装置。