JPH0962381A - 安全動作領域検出回路 - Google Patents

Abstract

(57)【要約】 【課題】 パワートランジスタＱ0 の動作条件が安全動
作領域外であるかどうかを検出する安全動作領域検出回
路を簡単な回路で構成し、しかもその検出限界線を真の
安全動作領域の境界線に近付ける。 【解決手段】 電源端子ＶinとパワートランジスタＱ0
との間に配した第１の電流検出抵抗Ｒ1 と、前記第１の
電流検出抵抗Ｒ1 と前記パワートランジスタＱ0 との接
続点と前記パワートランジスタＱ0 の出力端子側との間
に併置回路５０を接続し、その併置回路５０は定電圧ダ
イオードＺＤと第３の抵抗Ｒ31とそれより出力端子端側
の第４の抵抗Ｒ32とダイオードＤを含む直列回路６０を
出力端子側に、第２の電流検出抵抗Ｒ2 を第１の電流検
出抵抗Ｒ1 側に直列に接続して構成される。そして、第
３の抵抗Ｒ31の第２の電流検出抵抗側にベースを接続
し、エミッタを所定の電流制限抵抗Ｒ4 を介して第３の
抵抗の他端側に接続し、コレクタを電源端子Ｖinに接続
したトランジスタＱ1 を具備し、第２の電流検出抵抗Ｒ
2 と直列回路６０との接続点を検出出力点７とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はパワートランジス
タの保護の為に、動作条件が安全動作領域（以後ＡＳＯ
と記す）外であるかどうかを検出する回路に関し、特に
簡単な回路でＡＳＯ境界線と検出限界線とを近付けて、
パワートランジスタの動作領域を拡大したＡＳＯ検出回
路に関する。

【０００２】

【従来の技術】電源端子と出力端子の間に配したパワー
トランジスタにより出力電圧や出力電流を制御する回路
は安定化電源回路、電力増幅回路等種々用いられる。こ
の際パワートランジスタは電流と電圧の関係においてあ
る範囲内で動作させることが必要で（ＡＳＯ）あり、例
えば集積回路化されたもののように電源端子に過大な電
圧が印加されたり、過大な負荷が接続されたりするおそ
れの在る場合にはパワートランジスタを保護する為に検
出回路を含む保護回路を設けることが行なわれる。

【０００３】半導体集積回路化した直流安定化電源回路
を例にパワートランジスタのＡＳＯ検出回路の例を説明
する。出力端子Ｖout と接地端子Ｇndとの間に接続した
負荷（図示せず）に印加する電圧又は電流をパワートラ
ンジスタで制御する場合、図５に示すように、電源端子
Ｖinと出力端子Ｖout との間にパワートランジスタＱ0
を配する（直列制御）方法が多用される。例えば直流安
定化電源回路の場合は、出力電圧Ｖout （以後電源端子
とその電圧、出力端子とその電圧はそれぞれ符号Ｖin，
Ｖout を共用して使用する）又はそれを分圧抵抗Ｒ10，
Ｒ11で分圧した電圧８と基準の電圧（図示せず）とを誤
差増幅回路（図示せず）で比較し、それに応じてパワー
トランジスタＱ0 のベース９を制御して出力電圧Ｖout
を一定に制御する。

【０００４】パワートランジスタＱ0 はＡＳＯ検出回路
１が付設されており、その検出出力点７の電圧が所定値
をこえて電源電圧Ｖinより低いことを電圧検知回路２に
より検知して図示しないドライバーを介してパワートラ
ンジスタＱ0 のベース９を制御してその電流ｉC を制限
しＡＳＯ内に留まるようにしたり、電流ｉC を遮断した
りするよう構成してパワートランジスタＱ0 の保護回路
が構成される。

【０００５】次にパワートランジスタＱ0 のＡＳＯにつ
いて説明する。図４に示す様に、横軸にコレクタ−エミ
ッタ間の電圧ｖCE、縦軸に電流ｉC を表すとき、電圧ｖ
CEが小さくても電極や配線の能力を越える電流は流せな
いのでｉC の最大値Ｉmax がありそれを直線１０で示
す。また、電流ｉC が小さいか無くても印加できる電圧
ｖCEの最大値Ｖmax がありそれを直線１１でしめす。さ
らに、電圧ｖCEに応じて流すことのできる最大電流があ
り、それを曲線１２で示す。曲線１２は等電力線ｉC*ｖ
CE＝Ｃ（一定） に近いものである。そしてパワートラ
ンジスタＱ0 は縦軸、横軸、直線１０、直線１１及び曲
線１２で囲まれた領域内で動作させねばならない。この
領域をＡＳＯと称する。

【０００６】次に図５に戻り電圧検知回路２について説
明する。ＰＮＰトランジスタＱ2 はエミッタが入力端子
となってＡＳＯ検出回路１の検出出力点７に接続し、コ
レクタは定電流回路３を介して接地端子Ｇndに接続され
るとともに、ベース−エミッタ間が接続されダイオード
として機能している。ＰＮＰトランジスタＱ3 はエミッ
タが抵抗８を介して電源端子Ｖinに接続され、コレクタ
は抵抗Ｒ9 を介して接地端子Ｇndに接続され、ベースは
トランジスタＱ2 のベースに接続されている。ＮＰＮト
ランジスタＱ4 のエミッタは接地端子Ｇndに接続され、
ベースはトランジスタＱ3 と抵抗Ｒ9 との接続点に接続
され、コレクタが出力端子４となっている。

【０００７】その動作に付いて説明する。トランジスタ
Ｑ2 のエミッタに電源電圧Ｖinよりｖだけ低い電圧が与
えられると、トランジスタＱ3 はそのエミッタ電圧がト
ランジスタＱ2 のエミッタ電圧と等しくなる電流を流
す、そこで抵抗Ｒ9 にはその電流に応じた電圧が生ず
る。即ち電圧差ｖとこの電圧は比例する。そしてこの電
圧がトランジスタＱ4 のベース−エミッタ間電圧より低
ければトランジスタＱ4 はＯＦＦであり、高ければＯＮ
する。このＯＮ−ＯＦＦの境いとなる電圧差ｖを以後検
知電圧Ｖと称する。なを検知電圧Ｖは抵抗Ｒ8 ，Ｒ9 を
選ぶことにより変更可能である。

【０００８】次にＡＳＯ検出回路１に付いて説明する。
ＡＳＯ検出回路１はパワートランジスタＱ0 と電源端子
Ｖinとの間に第１の電流検出抵抗Ｒ1 を配し、パワート
ランジスタＱ0 のエミッタ−コレクタ間にその電圧ｖCE
に対応した電流ｉ1 が流れる併置回路５を配して成る。
併置回路５は定電圧ダイオードＺＤと抵抗Ｒ3 とダイオ
ードＤとの直列回路６と第２の電流検出抵抗Ｒ2 とを直
列に構成し、直列回路６側をパワートランジスタＱO の
出力端子Ｖout 側に接続し、第２の電流検出抵抗Ｒ2 側
を第１の電流検出抵抗Ｒ1 とパワートランジスタＱ0 と
の接続点に接続している。そして、この直列回路６と第
２の電流検出抵抗Ｒ2 との接続点がＡＳＯ検出回路１の
検出出力点７となる。

【０００９】ここで定電圧ダイオードＺＤと抵抗Ｒ3 と
ダイオードＤとの直列回路６において接続の順番はいず
れでもよく、ダイオードＤは定電圧ダイオードＺＤの温
度特性を補償する目的で使用されるので、定電圧ダイオ
ードＺＤにより不要の場合や複数要する場合もある。

【００１０】ＡＳＯ検出回路１の動作を説明するにあた
り、説明を簡単にするために次の仮定をおこなう。 図５に示す電圧検知回路２は定電流回路３を含み、
従って、ＡＳＯ検出回路の検出出力点７から電流Ｉを引
き込むものであるが、この電流Ｉが無視できるほど小さ
いか、別のタイプの電圧検知回路で、電流の引き込みが
無いとする。 ダイオードＤの順方向電圧は無視するか、もしくは
定電圧ダイオードＺＤの電圧Ｖz に含むものとして、無
いことにする。 なお、以後抵抗Ｒ1 ，Ｒ2 ・・・の各抵抗値もＲ1 ，Ｒ
2 ・・・で示し、符号を同じとする。

【００１１】そうすると、電源電圧ＶinとＡＳＯ検出回
路１の検出出力点７の電圧との差ｖは次の式で示され
る。但し、併置回路５の電流をｉ1 とする。 ｖ＝Ｒ1 ＊（ｉC ＋ｉ1 ）＋Ｒ2 ＊ｉ1 ・・・・（１） また、 ｖCE＝（Ｒ2 ＋Ｒ3 ）＊ｉ1 ＋Ｖz ・・・・・・（２） ここで、差電圧ｖが検知電圧ＶになるｉC とｖCEの関係
を求める。Ａ） Ｖz ＞ｖCEの範囲ではｉ1 ＝０であ
り、ｖ＝Ｖとすれば（１）式より Ｖ＝Ｒ1 ＊ｉC よって、 ｉC ＝Ｖ／Ｒ1 ・・・・（３） この式はｖCEに関わらずｉC が一定の値になれば検知す
ることを示し、図４に直線１３で示す。Ｂ） Ｖz ＜ｖ
CE の範囲では （２）式より ｉ1 ＝（ｖCE−Ｖz ）／（Ｒ2 ＋Ｒ3 ） ・・・（２’） （２’）式を（１）式に代入して ｖ＝Ｖ とすると Ｖ＝Ｒ1 ＊｛ｉC ＋（ｖCE−Ｖz ）／（Ｒ2 ＋Ｒ3 ）｝＋Ｒ2 （ｖCE−Ｖz ）／（Ｒ2 ＋Ｒ3 ） ・・・・・（４） （４）式においてｖCEとｉC とは一次の関係にあるので
直線となり、図４に直線１４で示す。

【００１２】直線１３と直線１４との交点Ｐの座標は
（Ｖz ，Ｖ／Ｒ1 ）であり、直線１４と横軸との交点Ｑ
の座標は（４）式に ｉC ＝０ を代入すれば Ｖ＝Ｒ1 ＊（ｖCE−Ｖz ）／（Ｒ2 ＋Ｒ3 ）＋Ｒ2 ＊（ｖCE−Ｖz ）／（Ｒ2 ＋Ｒ3 ）＝（Ｒ1 ＋Ｒ2 ）＊（ｖCE−Ｖz ）／（Ｒ2 ＋Ｒ3 ） 故に、 （ｖCE−Ｖz ）＝Ｖ＊（Ｒ2 ＋Ｒ3 ）／（Ｒ1 ＋Ｒ2 ） よって、ｖCE＝Ｖ＊（Ｒ2 ＋Ｒ3 ）／（Ｒ1 ＋Ｒ2 ）＋Ｖz ・・・（５） が点Ｑの座標である。

【００１３】以上の説明から明らかな様に、点Ｐを定め
るには検知電圧電圧Ｖが定まっているとき、第１の電流
検出抵抗Ｒ1 を選び、Ｖ／Ｒ1 を縦軸座標とする、そし
て、定電圧ダイオードＺＤの電圧Ｖz を選び横軸座標と
すればよい。

【００１４】次に点Ｑを定める定数の決め方は、まず
（２’）式においてｖCEをＱ点の横軸座標値とすると
き、電流ｉ1 が出力端子Ｖout に与える影響が問題とな
らない程度となるように（Ｒ2 ＋Ｒ3 ）の値を大きな値
としてさだめる。そして、（５）式の右辺を点Ｑの横座
標値とする様にＲ2 を選べば、Ｒ1 はすでに決定してい
るのでＲ3 も定まる。

【００１５】そして、直線１３、または直線１４を越え
る点にパワートランジスタＱ0 の動作点があれば電圧検
知回路２が動作する。そして、このＡＳＯ検出回路１は
部品点数も少なく簡単な構成なので多用される。

【００１６】なお、上記の説明は電圧検知回路２が電流
の引き込みが無い場合に付いて説明したが図５に示す電
圧検知回路２の様に定電流Ｉの引き込みがある場合は、
（１），（２）式に変えて次式の様になる。 ｖ＝Ｒ1 ＊（ｉC ＋ｉ1 ＋Ｉ）＋Ｒ2 ＊（ｉ1 ＋Ｉ） ・・・・（６） ｖCE＝Ｒ2 ＊（ｉC ＋Ｉ）＋Ｒ3 ＊ｉ1 ＋Ｖz ・・・・・・・（７） この場合点Ｐに相当する座標を求めるために、ｉ1 ＝
０，ｖ＝Ｖ を代入すると、（６）式より Ｖ＝Ｒ1 ＊（ｉC ＋Ｉ）＋Ｒ2 ＊Ｉ＝Ｒ1 ＊ｉC ＋（Ｒ1 ＋Ｒ2 ）＊Ｉ よって、 ｉC ＝Ｖ／Ｒ1 −（Ｒ1 ＋Ｒ2 ）＊Ｉ／Ｒ1 ・・・・（８） （７）式より ｖCE＝Ｒ2 ＊Ｉ＋Ｖz ・・・・・・・・・・（９） （８）式、（９）式が点Ｐに相当する点の座標である。
点Ｑに相当する座標を求めるために ｉc ＝０，ｖ＝Ｖ
を（６），（７）式に代入すると、（６）式より、 Ｖ＝Ｒ1 ＊（ｉ1 ＋Ｉ）＋Ｒ2 ＊（ｉ1 ＋Ｉ）＝（Ｒ1 ＋Ｒ2 ）＊（Ｉ＋ｉ1 ） よって、 ｉ1 ＝｛Ｖ−（Ｒ1 ＋Ｒ2 ）＊Ｉ｝／（Ｒ１＋Ｒ2 ） ・・・・（１０） （１０）式を（７）式に代入すると、 ｖCE＝Ｒ2 ＊［｛Ｖ−（Ｒ1 ＋Ｒ2 ）＊Ｉ｝／（Ｒ1 ＋Ｒ2 ）＋Ｉ］＋Ｒ3 ＊ ｛Ｖ−（Ｒ1 ＋Ｒ2 ）＊Ｉ｝／（Ｒ1 ＋Ｒ2 ）＋Ｖz ＝Ｖｚ＋Ｖ＊（Ｒ2 ＋Ｒ3 ）／（Ｒ1 ＋Ｒ2 ）−（Ｒ2 ＋Ｒ3 ）＊Ｉ ・ ・・・・（１１） となり、（１１）式が、点Ｑに相当する点の横軸座標と
なる。以上説明した様に電圧検知回路２が電流Ｉの引き
込みがある場合は無い場合に比較して点Ｐ，Ｑ座標が変
るので、それを補正するＶz ，Ｒ1 ，Ｒ2 ，Ｒ3 が選ば
れる。

【００１７】

【発明が解決しようとする課題】ところで、上記のＡＳ
Ｏ検出回路は簡単な回路構成で安価にできるので、よく
用いられるが、図４に示す様に、パワートランジスタＱ
0 のＡＳＯ限界線は曲線１２の様になっているにもかか
わらず、ＡＳＯ検出回路１の検出線は直線１４で近似し
ているために、その間にＡＳＯ内でありながら使用出来
ない領域Ａが生じパワートランジスタＱ0 の能力を殺し
ている。

【００１８】そこで、特開昭６１−１７７５１６号公報
にはコレクタ−エミッタ間電圧を与えられれば許容され
る電流を値示す許容電流信号を創出する許容電流演算器
とコレクタ−エミッタ間電圧を測定する電圧検出器とエ
ミッタ電流を測定する電流検出器と許容電流信号と電流
検出器の出力とを比較するコンパレータとを備えてパワ
ートランジスタの動作点がＡＳＯ内にあるかどうかを検
出する方式が提案されている。この方式によれば確かに
真のＡＳＯの境界に近いＡＳＯ検出限界線とすることが
できると思われる。しかしながら、構成が大規模となり
１個のパワートランジスタに付設するには高価すぎる。

【００１９】そこで、この発明はより真のＡＳＯ境界線
に近い検出限界線を有するＡＳＯ検出回路を簡単な構成
で安価に提供することを目的とする。

【００２０】

【課題を解決するための手段】そこで本発明は、電源端
子と出力端子間に配されたパワートランジスタによって
前記出力端子の電圧もしくは電流が制御される回路に付
設され、前記パワートランジスタの動作条件が安全動作
領域外であるかどうかを検出するための安全動作領域検
出回路であって、前記電源端子と前記パワートランジス
タとの間に配した第１の電流検出抵抗と、一端が前記第
１の電流検出抵抗と前記パワートランジスタとの接続点
に接続され、他端が前記パワートランジスタの出力端子
側と同電位の点に接続された併置回路とを具備し、前記
併置回路は一端側の第２の電流抵抗と他端側の直列回路
とでなり、前記直列回路は定電圧ダイオードと第３の抵
抗とそれより他端側の第４の抵抗とを含むんでなり、前
記第３の抵抗には一端側にベースを他端側に所定の電流
制限抵抗を介してエミッタを接続し、コレクタを電源に
接続したトランジスタを付設し、前記第２の電流検出抵
抗と前記直列回路との接続点を検出出力点とする安全動
作領域検出回路である。

【００２１】

【作用】上記の手段によれば、パワートランジスタのコ
レクタ−エミッタ間の電圧が大きくなり、併置回路の電
流が大きくなり第３の抵抗での電圧降下がトランジスタ
のベース−エミッタ間電圧より大きくなればトランジス
タが導通して電流制限抵抗を介して第４の抵抗に電流を
供給するのでそれ以後は第４の抵抗の一端側の電圧が上
昇するのでパワートランジスタのコレクタ−エミッタ間
の電圧の上昇に対する第２の電流検出抵抗を流れる電流
の増加が押さえられ、安全動作領域の検出限界線の傾き
が穏やかになり、より真の安全動作領域の境界線に近付
く。

【００２２】

【発明の実施の形態】以下本発明について、図面を参照
して説明する。 〔実施例１〕図１は本発明の一実施例の回路図である。
図において、図５に示す従来の回路と同一部分は同一符
号を付して説明を省略する。この実施例も従来の例と同
様に集積回路化された直流安定化電源回路のパワートラ
ンジスタに適用した例について説明するが、それに限定
されるものではなく、オーディオ出力回路等パワートラ
ンジスタで負荷を駆動する場合に広く適用できるもので
ある。

【００２３】半導体集積回路化した直流安定化電源回路
の例では出力端子Ｖout と接地端子Ｇndとの間に接続し
た負荷（図示せず）に印加する電圧をパワートランジス
タＱ0 で制御する場合、出力電圧Ｖout 又はそれを分圧
抵抗Ｒ10，Ｒ11で分圧した電圧８と基準の電圧（図示せ
ず）とを誤差増幅回路（図示せず）で比較し、それに応
じてパワートランジスタＱ0 を制御して出力電圧Ｖout
を一定に制御する従来の回路と同じ回路でよい。電圧検
知回路２も従来と同じ回路でよい。

【００２４】この実施例のＡＳＯ検出回路１１は、電源
端子ＶinとパワートランジスタＱ0との間に第１の電流
検出抵抗Ｒ1 を配す点と、その第１の電流検出抵抗Ｒ1
とパワートランジスタＱ0 との接続点に一端が接続され
他端が前記パワートランジスタＱ0 の出力端子側に接続
された併置回路５０とを具備する点と、さらに、この併
置回路５０は一端側の第２の電流検出抵抗Ｒ2 と他端側
の定電圧ダイオードＺＤや抵抗を含む直列回路６０で構
成されている点と、第２の電流検出抵抗Ｒ2 と直列回路
６０との接続点を検出出力点７とするで類似する。

【００２５】異なる点は、直列回路６０が定電圧ダイオ
ードＺＤと第３の抵抗Ｒ31と第４の抵抗Ｒ32とダイオー
ドＤを含む直列回路となっている点と、その第３の抵抗
31の一端側にベースを接続し、エミッタを電流制限抵抗
Ｒ4 を介して第３の抵抗Ｒ31の他端側に接続し、コレク
タを電源端子Ｖinに接続したＮＰＮ型トランジスタＱ1
を具備する点である。ここで直列回路６０において定電
圧ダイオードＺＤとダイオードＤの接続の位置はいずれ
でもよく、第３の抵抗Ｒ31と第４の抵抗Ｒ32とは図１に
示す順番である。さらに、ダイオードＤは定電圧ダイオ
ードＺＤの温度特性を補償するものなので、使用される
定電圧ダイオードＺＤにより不要の場合や複数要する場
合もある。

【００２６】次にこのＡＳＯ検出回路１１の動作につい
て説明する。 ＡＳＯ検出回路１の動作を説明するにあ
たり、説明を簡単にするために次の仮定をおこなう。 電圧検知回路２は引き込みの電流Ｉが無視できるほ
ど小さいか、別のタイプの電圧検知回路で、電流の引き
込みが無いとする。 ダイオードＤの順方向電圧は無視するか、もしくは
定電圧ダイオードＺＤの電圧Ｖz に含むものとして、無
いことにする。 第３の抵抗Ｒ31と第４の抵抗Ｒ32は従来の回路にお
ける抵抗Ｒ3 の抵抗値との関係が Ｒ3 ＝Ｒ31＋Ｒ32
・・・・（１２）とする。

【００２７】そうすると、第３の抵抗Ｒ31に流れる電流
ｉ1 が起こす電圧降下がトランジスタＱ1 のベース−エ
ミッタ間電圧ＶBEより低い場合（即ち、パワートランジ
スタＱ0 のコレクタ−エミッタ間電圧ｖCEが低いとき）
はトランジスタＱ1 はＯＦＦしているので、従来の回路
（図５）と同じであり、ＡＳＯ検出回路１１の検出限界
線は図４の直線１３，１４と同じである。

【００２８】第３の抵抗Ｒ31に流れる電流ｉ1 が起こす
電圧降下がトランジスタＱ1 のベース−エミッタ間電圧
ＶBEより高くなる点ＳよりパワートランジスタＱ0 のコ
レクタ−エミッタ間電圧ｖCEが高いときトランジスタＱ
1 が導通するので、（１），（２）式に対応する式とし
て、 ｖ＝Ｒ1 ＊（ｉC ＋ｉ1 ）＋Ｒ2 ＊ｉ1 ・・・・（１） また、 ｖCE＝（Ｒ2 ＋Ｒ31）＊ｉ1 ＋Ｒ32＊（ｉ1 ＋ｉ2 ）＋Ｖz ・・・（１３） ここで、ｉ2 はトランジスタＱ1 を流れる電流である。
そして、 ｉ1*Ｒ31＝ＶBE＋ｉ2 ＊Ｒ4 ・・・・（１４） ここで、差電圧ｖが検知電圧ＶとなるｉC とｖCEの関係
を求めるために、（１４）式より、 ｉ2 ＝（ｉ1 ＊Ｒ31−ＶBE）／Ｒ4 ・・・・（１４’） （１４’）式を（１３）式に代入すると、 ｖCE＝（Ｒ2 ＋Ｒ31）＊ｉ1 ＋Ｒ32＊｛ｉ1 ＋（ｉ1 ＊Ｒ31−ＶBE）／Ｒ4 ｝ ＋Ｖz ・・・・・・・（１５） つぎに、（１）式において ｖ＝Ｖ とし、変形して ｉ1 ＝（Ｖ−Ｒ1 ＊ｉC ）／（Ｒ1 ＋Ｒ2 ） ・・・・・（１６） （１６）式を（１５）式に代入して、 ｖCE＝（Ｒ2 ＋Ｒ31）＊（Ｖ−Ｒ1 ＊ｉC ）／（Ｒ1 ＋Ｒ2 ）＋Ｒ32＊（Ｖ− Ｒ1 ＊ｉC ）／（Ｒ1 ＋Ｒ2 ）＋Ｒ32＊［｛（Ｖ−Ｒ1 ＊ｉC ）／（Ｒ1 ＋Ｒ2 ）｝＊Ｒ31−ＶBE］／Ｒ4 ＋Ｖz ・・・・・（１７） よって、ｖCEとｉC との関係は一次の関係であり、直線
となり、図４に破線１５で示す。

【００２９】つぎに、点Ｓの座標を定める定数を求め
る。（１４）式においてｉ2 ＝０ とおくと、 ｉ1 ＝ＶBE／Ｒ31・・・・・・（１８） （１８）式及び ｖ＝Ｖを（１）式に代入すると、 Ｖ＝Ｒ1 ＊（ｉC ＋ＶBE／Ｒ31）＋Ｒ2 ＊ＶBE／Ｒ31 ＝Ｒ1 ＊ｉC ＋（Ｒ1 ＋Ｒ2 ）＊ＶBE／Ｒ31） よって、 ｉC ＝Ｖ／Ｒ1 −｛（Ｒ1 ＋Ｒ2 ）／Ｒ1 ｝＊（ＶBE／Ｒ31）・・・（１９） （１８）式を（１３）式に代入する（但しｉ2 ＝０とす
る）と、 ｖCE＝（Ｒ2 ＋Ｒ31）＊ＶBE／Ｒ31＋Ｒ32＊ＶBE／Ｒ31＋Ｖz ＝（Ｒ2 ＋Ｒ31＋Ｒ32）＊ＶBE／Ｒ31＋Ｖz ・・・（２０） となり、（１９），（２０）式が点Ｓの座標である。し
たがって、Ｒ1 ，Ｒ2 ，（Ｒ31＋Ｒ32），Ｖz 等が定ま
っているとき、点のＳ座標はＲ31を選ぶことにより、定
まる。

【００３０】つぎに、横軸との交点Ｔの座標を求めるた
めに、（１７）式に ｉC ＝０ を代入する。 ｖCE＝（Ｒ2 ＋Ｒ31）＊Ｖ／（Ｒ1 ＋Ｒ2 ）＋Ｒ32＊Ｖ／（Ｒ1 ＋Ｒ2 ）＋Ｒ 32＊｛Ｖ／（Ｒ1 ＋Ｒ2 ）＊Ｒ31−ＶBE｝／Ｒ4 ＋Ｖz ＝（Ｒ2 ＋Ｒ31＋Ｒ32）＊Ｖ／（Ｒ1 ＋Ｒ2 ）＋Ｒ32＊｛Ｖ／（Ｒ1 ＋Ｒ2 ） ＊Ｒ31−ＶBE｝／Ｒ4 ＋Ｖz ・・・・・（２１） したがって電流制限抵抗Ｒ4 を選ぶことで点Ｔの座標を
調節できる。次に点Ｔと点Ｑとの位置関係を確認する。
点Ｔの座標｛（２１）式｝から点Ｑの座標｛（５）式｝
を引くと、（１２）式を代入して、 ［（Ｒ2 ＋Ｒ31＋Ｒ32）＊Ｖ／（Ｒ1 ＋Ｒ2 ）＋Ｒ32＊［｛Ｖ／（Ｒ1 ＋Ｒ2 ）｝＊Ｒ31−ＶBE］／Ｒ4 ＋Ｖz ］−［Ｖ＊（Ｒ2 ＋Ｒ3 ）／（Ｒ1 ＋Ｒ2 ）＋ Ｖz ］＝Ｒ32＊［｛Ｖ／（Ｒ1 ＋Ｒ2 ）｝＊Ｒ31−ＶBE］／Ｒ4 ・・・（２２） ここで、（１）式において ｉC ＝０，ｖ＝Ｖとする
と、 Ｖ＝Ｒ1 ＊ｉ1 ＋Ｒ2 ＊ｉ1 ＝（Ｒ1 ＋Ｒ2 ）＊ｉ1 ・・・・（１’） （１４’）式に（１’）式を代入すると、 ｉ2 ＝｛Ｖ＊Ｒ31／（Ｒ1 ＋Ｒ2 ）−ＶBE｝／Ｒ4 ・・・・（２３） 従って（２２）式の右辺は、Ｒ32＊ｉ2 ＞０となり、点
Ｔは点Ｑより常に外に在ることを示す。

【００３１】この実施例によればＡＳＯ検出限界線が点
Ｓにおいて変曲して真のＡＳＯ境界線１２に近付く。

【００３２】〔実施例２〕この発明の第二の実施例を図
２に示す。図１に示す第一の実施例と異なる点は第一の
実施例における第４の抵抗Ｒ32が２個の抵抗Ｒ321 ，Ｒ
322 で分割構成され、その第３の抵抗Ｒ31側の抵抗Ｒ32
1 の両端にそれぞれベースと電流制限抵抗Ｒ41を介して
エミッタを接続したＮＰＮ型トランジスタＱ41（第２の
トランジスタ）がコレクタを電源端子Ｖinに接続して設
けられる点である。

【００３３】この実施例によれば、第一の実施例におけ
る検出限界線（図４の破線１５）がさらに折れ曲がり、
より真のＡＳＯ境界線１２に近付く。

【００３４】この実施例では第４の抵抗をＲ321 とＲ３
322 の２個の抵抗で構成したが、多数に分割構成し、最
もパワートランジスタＱ0 の出力端子側に近い抵抗を除
く其々に同様にトランジスタと電流制限抵抗を設けて、
ＡＳＯ検出線を多段に折り曲げ真のＡＳＯ限界線１２に
より近付けることもできる。

【００３５】〔実施例３〕上記第一、第二の実施例によ
れば併置回路５０，５１から出力端子Ｖout に流れる電
流が従来回路に比較して大きくなる。そこでパワートラ
ンジスタＱ0 による制御に対し無視できない誤差となる
場合は、図３に示す第三の実施例の様に変形できる。上
記第二の実施例と異なる点は、併置回路５２の他端側の
パワートランジスタＱ0 出力端子側への接続のしかたで
ある。即ち、ダイオードＤ（複数の場合はその内の一
個）に代えてＰＮＰトランジスタＱ20のエミッタ−ベ−
スを介して接続し、そのコレクタを接地端子Ｇndに接続
した点である。なを図３においてダイオードＤ1 は図
１，図２に示すダイオードＤより一個少ないものであり
定電圧ダイオードＺＤに対応して無い場合や複数の場合
もある。

【００３６】この実施例によれば、併置回路５２の電流
はほとんど接地端子Ｇndに流れ、出力端子Ｖout には流
れないので誤差とならず、併置回路５２はパワートラン
ジスタＱ0 の出力側に同電位に接続されているのでＡＳ
Ｏ検出限界線は第二の実施例と同じになる。

【００３７】上記各実施例における説明において電圧検
知回路２の引き込み電流Ｉが無いものとして説明した
が、無視できない大きさの場合は、それを補正するよう
各定数を選定する必要があることはいうまでもない。ま
た、上記実施例はパワートランジスタＱ0 がＰＮＰ型で
エミッタを電源端子Ｖin側とするものであるが、この発
明はＮＰＮ型でエミッタを出力端子Ｖout 側とするもの
であってもよい。また上記の実施例では抵抗Ｒ1 ，Ｒ2
，定電圧ダイオードＺＤは図５に示す回路と同じと
し、第３の抵抗Ｒ31と第４の抵抗Ｒ32は図５における抵
抗Ｒ3 と Ｒ3 ＝Ｒ31＋Ｒ32の関係にある場合について
説明したが、それぞれの定数を改めて選び最適化するこ
とができる。

【００３８】上記実施例において定電圧ダイオードＺＤ
はチェナーダイオードのように逆方向電圧を利用するも
のを念頭において説明したが、これは、電圧Ｖz の小さ
い物をつくるのは難しい、そこで、電圧の小さい物を要
する場合にはダイオードを順方向に使用し、その個数で
電圧Ｖz を調節することもできる、ただしこの場合はダ
イオードＤによる温度補償は不能である。

【００３９】上記実施例は、電源端子Ｖinが接地端子Ｇ
ndに対し正の場合に付いて説明したが、負の場合には定
電圧ダイオードＺＤとダイオードＤとを逆向きに使用す
ると共に、トランジスタＱ1 ，Ｑ11，Ｑ20それぞれを逆
極性の物に変更すればよい。なお、トランジスタＱ1 ，
Ｑ11のコレクタはパワートランジスタＱ0 を介して出力
端子Ｖout に電流を供給する電源の端子Ｖinに接続した
が他の電源でもよい。

【００４０】

【発明の効果】以上説明したように、この発明は、簡単
な構成でＡＳＯ検出限界線をパワートランジスタのＡＳ
Ｏの境界線に近付け、その動作範囲を拡大する。

【図面の簡単な説明】

【図１】 この発明の一実施例を使用した保護回路図で
ある。

【図２】 この発明の第二実施例を使用した保護回路図
である。

【図３】 この発明の第三実施例を使用した保護回路図
である。

【図４】 パワートランジスタの安全動作領域と安全動
作領域検出回路の検出限界線を示すグラフである。

【図５】 従来の安全動作領域検出回路を使用した保護
回路図である。

【符号の説明】

７ 検出出力点 １１，２１，２２ 安全動作領域検出回路 ５０，５１，５２ 併置回路 ６０，６１，６２ 直列回路 Ｑ0 パワートランジスタ Ｑ1 トランジスタ Ｑ11 第２のトランジスタ Ｑ20 第３のトランジスタ ＺＤ 定電圧ダイオード Ｒ1 第１の電流検出抵抗 Ｒ2 第２の電流検出抵抗 Ｒ31 第３の抵抗 Ｒ32 第４の抵抗 Ｒ321 ，Ｒ322 第４の抵抗を直列に接続して構成する
抵抗 Ｒ4 ，Ｒ41 電流制限抵抗 Ｖin 電源端子 Ｖout 出力端子

Claims (3)

【特許請求の範囲】
1. 【請求項１】電源端子と出力端子間に配されたパワート
   ランジスタによって前記出力端子の電圧もしくは電流が
   制御される回路に付設され、前記パワートランジスタの
   動作条件が安全動作領域外であるかどうかを検出するた
   めの安全動作領域検出回路であって、 前記電源端子と前記パワートランジスタとの間に配した
   第１の電流検出抵抗と、 一端が前記第１の電流検出抵抗と前記パワートランジス
   タとの接続点に接続され、他端が前記パワートランジス
   タの出力端子側と同電位の点に接続された併置回路とを
   具備し、 前記併置回路は一端側の第２の電流検出抵抗と他端側の
   直列回路とでなり、前記直列回路は定電圧ダイオードと
   第３の抵抗とそれより他端側の第４の抵抗とを含んでお
   り、 前記第３の抵抗には一端側にベースを他端側に所定の電
   流制限抵抗を介してエミッタを接続し、コレクタを電源
   に接続したトランジスタを付設し、 前記第２の電流検出抵抗と前記直列回路との接続点を検
   出出力点とする安全動作領域検出回路。
2. 【請求項２】前記第４の抵抗を直列に接続した複数の抵
   抗で構成し、 その内の最も他端側を除く残りの１個または複数の抵抗
   のそれぞれの一端側にベースを接続し、他端側に所定の
   電流制限抵抗を介してエミッタを接続し、コレクタを電
   源に接続した第２のトランジスタを付設した請求項１の
   安全動作領域検出回路。
3. 【請求項３】前記併置回路は第３のトランジスタのエミ
   ッタからベースを介して前記パワートランジスタの出力
   端子側に接続され、そのトタンジスタのコレクタは接地
   端子に接続されている請求項１または２の安全動作領域
   検出回路。