JPH0962561A - Ｄｒａｍのリフレッシュ方法 - Google Patents

Abstract

(57)【要約】 【課題】DRAMリフレッシュに伴うシステム効率の低下を
少なくする。 【解決手段】 DRAM手段、データ処理手段、ROM手段、お
よびカウント手段を有するシステムにおいて,データ処
理手段がROM手段にアクセス中であるかどうかを決定し
（203）、カウント手段がフルカウント値より小さい所
定のカウント値であるかどうかを決定し(213)、処理手
段がROM手段にアクセス中であり、カウントが所定のカ
ウント値以上のカウント値であるとき、DRAM手段のリフ
レッシュサイクルを実行するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は広義にはデジタルメモリ
に関し、より詳細にはダイナミックランダムアクセスメ
モリの動作、さらに詳細には中央演算処理装置のリード
オンリーメモリ動作中にダイナミックランダムアクセス
メモリのリフレッシュサイクルを実行する方法に関す
る。

【０００２】

【従来の技術】読み出しおよび書き込みの可能なデジタ
ルメモリ装置の一般的なタイプとして、ランダムアクセ
スメモリ（RAM）集積回路がある。RAM装置においては、
コンピュータの中央演算処理装置（CPU）、マイクロプ
ロセッサ、あるいは特定用途向け集積回路（ASIC）など
の他のアドレス指定装置によって与えられるアドレス
が、一般的にRAMアレー内の行と列の交差位置を示すこ
とによってRAMアレー内の唯一の記憶場所を指定する。

【０００３】ダイナミックランダムアクセスメモリ（DR
AM）セルは、コンデンサ等の単一の記憶要素と、読み出
しあるいは書き込み動作中にオン・オフするトランジス
タ等のアクセス要素のみを必要とする。1980年代初頭か
らメガビット容量のDRAM集積回路が知られている。

【０００４】DRAMセルを用いると、たとえばトランジス
タ、抵抗器、および付随する相互接続を数個ずつ必要と
するスタティックランダムアクセスメモリ（SRAM）に比
べて同じサイズの集積回路上にはるかに高密度な、した
がってはるかに容量の大きいメモリアレーを設けること
ができる。しかし、コンデンサに蓄積される電荷は短時
間で減衰する。セルを読み出す（READ）アクセスでは次
にセルへの書き込み（WRITE）をも行なうものであり、
したがってコンデンサに蓄積された電荷を“リフレッシ
ュ”するが、かかるアクセスが減衰期間中に発生しない
こともある。したがって、アレー全体の電荷を定期的に
リフレッシュする必要がある。

【０００５】DRAMのリフレッシュは通常制御信号を意図
的に操作して同部品へのアクセスを発生させることによ
って行なわれる。当該技術分野において、CPU動作に周
期的に割り込んでリフレッシュサイクルの実行を可能に
するタイマー（“DRAMフェイルセーフタイマー”とも呼
ばれる）を設けることはよく知られている。これは当該
技術分野において“割り込みタイマー”法として周知で
ある。“最小リフレッシュ周期”（たとえば、15マイク
ロ秒毎）をカウント（カウントアップあるいはカウント
ダウン）しながら、フェイルセーフタイマーはCPU動作
に割り込み、停止させて、リフレッシュサイクル（たと
えば、約150ナノ秒を要する）の実行を可能とする。こ
の方法は実行が簡単ではあるが、データ処理時間の無駄
が大きく、全体的なシステム性能の低下（この例では１
％の低下）につながる。通常のDRAMリフレッシュ法はほ
とんどこの性能損失を許容し、リフレッシュ期間ごとに
リフレッシュアクセスを実行するものである。

【０００６】

【発明が解決しようとする課題】したがって、本発明の
目的はシステム性能の低下を少なくしたDRAMリフレッシ
ュサイクルの実行方法を与えることである。

【０００７】

【課題を解決するための手段】本発明の基本的実施態様
は、ダイナミックランダムアクセスメモリ、データプロ
セッサ、リードオンリーメモリ（ROM)、およびカウンタ
を有するシステムにおいてダイナミックランダムアクセ
スメモリをリフレッシュする方法であって、前記データ
プロセッサが前記リードオンリーメモリにアクセス中で
あるかどうかを決定し、前記カウンタが所定のフルカウ
ント値より小さい所定のカウント値であるかどうかを決
定し、前記プロセッサが前記リードオンリーメモリをア
クセス中であり、前記カウントが前記所定のカウント値
以上のカウント値であるとき、前記ダイナミックランダ
ムアクセスメモリのリフレッシュサイクルを実行する方
法を提供する。

【０００８】本発明の利点は、DRAMインターフェースの
速度を上げることによって全体的なシステム性能を向上
させることである。

【０００９】本発明の他の利点は、ロジックを用いて過
剰なリフレッシュ動作を防止し、それによって電力が節
約されることである。

【００１０】本発明の他の利点はDRAMリフレッシュサイ
クル中のCPU動作をモニターすることによって動作ステ
ップを削除することによってシステム性能の向上が可能
なことである。

【００１１】本発明の他の目的、特徴および利点は以下
の詳細な説明および添付図面の考察から明らかになるで
あろう。図中、同一参照符号は同一機構を表わす。

【００１２】

【発明の実施例】以下、発明者が現在本発明の最良の実
施態様と考える本発明の具体的実施例について詳細に述
べる。また、代替実施例についても適宜説明する。

【００１３】本発明にしたがって実行される、DRAMアレ
ーがアイドル状態にある“ROM”バースト動作中のDRAM
リフレッシュサイクルルーチン103の全体を図１に示
す。図１には典型的なDRAMアクセスルーチン101を示
す。この典型的なDRAMアクセスルーチン101について
は、かかるDRAMアクセスの方法は当業者には以前から周
知であるため、本発明を理解する上でさらに説明を加え
る必要はない。DRAMリフレッシュサイクルルーチン103
が示されており、これもまた従来技術において前述した
割り込みタイマーを用いて実行されてきたような通常の
ものである。

【００１４】以下は本願書で用いられる頭字語の定義で
ある。 -BCSは“バスサイクル開始（Bus Cycle Start)”、すな
わちマイクロプロセッサ以外のバスマスターによって起
こされるメモリ要求を意味する。 -CASは“列アドレスストローブ(Column Address Strob
e)”を意味する。 -RASは“行アドレスストローブ(Row Address Strobe)”
を意味する。 -CBRは“RAS前のCAS(CAS Before RAS)”を意味する（DR
AMのCBRによって起こされたリフレッシュにおいては、C
AS信号は各RAS信号が生起する間ローに保たれる。内部
カウンタによって新たな行アドレスが供給され、そのア
ドレスがリフレッシュされる。 -DMAは“直接メモリアクセス(Direct Memory Access)”
を意味し、任意の非マイクロプロセッサ装置がメモリに
アクセスする。 -ECSは“外部サイクル開始(External Cycle Start)”す
なわちマイクロプロセッサによって開始されるバスサイ
クルを意味する。 -fprofは“最初のプロファイル（first profile)”を意
味する。 -FWxは列xの“最初の待ち状態(First Wait state)”を
意味する。 -RASyzは行yzの“行アドレスストローブ(Row Address S
trobe)”を意味する。 -REFは“リフレッシュサイクル要求(REFresh cycle req
uest)”を意味する。 -sprofは“後続のプロファイル(subsequent profile)”
を意味する。

【００１５】一般に、市販のモトローラ（Motorola） 6
8030マイクロプロセッサに基づくシステムのような代表
的なCPUは、活動状態のルーチンおよびデータについて
は、主リードオンリーメモリ（ROM）バンクに繰り返し
アクセスせず、キャッシュを用いる。必要であれば、新
たなルーチンおよびデータがROMから“バースト”で読
み出され、それによって性能が向上する。かかるROMバ
ーストは通常0.5マイクロ秒毎から最小リフレッシュサ
イクル時間“trc”より長いある周期までの間の任意に
周期で発生する。最小リフレッシュサイクル時間とは、
アレーのDRAMセルをリフレッシュしてコンデンサ電荷の
減衰（これはその集積回路の設計およびDRAMアレー中の
セルの数によってあらかじめ決まっている）による記憶
されたデータの破壊防止要となるまでの経過時間（カウ
ントアップまたはカウントダウンによるフルカウント
値）である。ROMバースト事象の間、DRAMアクセスは基
本的にアイドル状態105である。

【００１６】動作の理解は図２を参照することによって
もさらに深まるであろう。CPUが動作してしなければな
らないことは当然である（201）。ある与えられた時間
には、DRAMはアイドル状態105であるか、あるいは読み
出しまたは書き込み要求の実行中203である。BCS_EVENT
（図１）やValid_DRAM DMA事象等のDRAMアクセス信号が
セットされると、適当な読み出しまたは書き込みアクセ
スルーチン101が開始される。本発明によれば、１つあ
るいはそれ以上の事象を用いて必要な周期的DRAMリフレ
ッシュサイクルを開始させる。

【００１７】いかなるDRAMシステムにおいても、DRAMセ
ルはtrc期間内にアクセスされないときは周期的にリフ
レッシュしなければならない。したがって、“REF_Pend
ing”（図１）はDRAMフェイルセーフタイマーの経過時
間tがt＞trc（205）であり、REF信号フラグがセットさ
れていることを表わす。この場合、CPUに対して割り込
みが発生し、DRAMリフレッシュサイクル103が開始され
る。DRAMリフレッシュサイクルは必ず終了する（207）
まで継続する。

【００１８】DRAMフェイルフェースタイマーがタイムア
ウトになっておらず（205＝いいえ）、すなわちt＜trc
であり、活動状態のDRAM要求がない（203＝いいえ）で
ある場合、最小割り込み期間の所定の部分が経過したか
どうか、すなわちt＞trc*1/p（“p”は１より大きくtrc
に等しい無名数より小さい）であるかどうかを調べる条
件チェック213が行なわれる。“p”は理想的には２にほ
ぼ等しいことに注意する必要がある。“p”がtrcに比較
して大きすぎる無名数である場合条件チェック213の発
生が頻繁になり過ぎ、電力使用が過剰になる。このシス
テムはDRAMアレーを不必要に過剰にリフレッシュするこ
とになる。“p”が比較的小さい場合（これは、フェイ
ルセーフカウンタがリフレッシュサイクルを開始しなけ
ればならない時間にほぼ達していることを意味する）、
フルカウントになるまで待っている場合（t＝trc）に比
べてたいして性能上の利点があるわけではない。したが
ってp=2とすると、条件チェック213はリフレッシュサイ
クル103の終了とフェイルセーフタイマーによる次のREF
信号の発信とのほぼ中間の時点で”はい”（Half_Time)
を発生する。したがって、条件チェック213においてt＞
trc/2を決定することが理想的である。

【００１９】マイクロプロセッサによってROMバースト
事象215が開始されたかどうかが決定される-“Is_ROMBu
rst”（図１）。

【００２０】本発明によれば、t＞trc/p （213）であ
り、ROMバースト事象が発生しているときにはDRAMリフ
レッシュサイクル103が開始される。じれは、DRAMがア
イドル状態105であり、マイクロプロセッサが他の目的
に使用されていることを利用するものである。ある意味
では、周期的DRAMリフレッシュサイクルがROMバースト
事象に重ねられるといえる。

【００２１】任意のDRAMリフレッシュサイクルの終了時
に、タイマーはリセットされ、次のリフレッシュサイク
ルまでのカウントが開始される。

【００２２】図３に転じて（301へ）、あるDRAMリフレ
ッシュサイクル103中のDRAMアクセス要求（図１、図４
または図５に示すようなBCS_EVENTまたはValid_DRAMの
発生など、ここで図４はDRAMチェックまたはテストモー
ドの状態図であり、図５はDRAMリフレッシュサイクル中
に発生するBCS読み出しまたは書き込み事象（BCS事象）
の状態図である）をモニターすることによって性能の向
上をはかることが有効である。DRAMリフレッシュサイク
ル103中の任意の時間にDRAMアクセス要求が発生する（3
03＝はい）と、システム動作への再入のさいの既知の情
報のチェック（図２、203を参照）を不要とするフラグ
をセットすることができ、ステップが低減される。すな
わち、リフレッシュサイクルが終了する（305＝はい）
と、再入においてはDRAM要求203のチェックが省略され
る。DRAMリフレッシュサイクル103中にDRAMアクセス要
求が発生しない（303＝いいえ）場合、リフレッシュサ
イクルは終了し（307＝はい）、ポイント223でシステム
動作への再入が発生する。

【００２３】したがって、本発明はDRAMリフレッシュサ
イクルを可能なかぎりマイクロプロセッサのROMバース
トサイクルと重複させることによって性能を向上させ、
電力の節約をはかるものである。

【００２４】本発明は状態機械として実施することがで
きる。本発明の好適実施例に関する以上の説明は図示お
よび説明の目的のために行なったものである。以上の説
明は本発明を網羅するものでも、また本発明を開示され
た形態に厳密に限定するものでもない。当業者には、特
にマイクロプロセッサに固有の問題についてさまざまな
修正や変更を加えることが可能であることは明らかであ
る。同様に、ここに説明した任意の処理ステップを他の
ステップに置き換えて同様の結果を得ることもできる。
実施例は本発明の原理とその最良の実施態様を最もよく
説明して、当業者が本発明を理解し、検討されている特
定の用途に適したさまざまな実施態様や変更態様を考案
することを可能にするべく選択および説明したものであ
る。本発明の範囲は特許請求の範囲とその均等物によっ
て定められるものである。

【００２５】以上述べた通り、本発明の実施によりシス
テム効率の低下が少ないDRAMのリフレッシュがおこなえ
るが、以下に本発明の実施態様のいくつかを列挙して本
発明の理解の助けとする。

【００２６】（実施態様１）ダイナミックランダムアク
セスメモリ手段、データ処理手段、リードオンリーメモ
リ手段、およびカウント手段を有するシステム中のダイ
ナミックランダムアクセスメモリをリフレッシュする方
法であって、前記データ処理手段が前記リードオンリー
メモリ手段にアクセス中であるかどうかを決定するステ
ップ（203）と、前記カウント手段が所定のフルカウン
ト値より小さい所定のカウント値であるかどうかを決定
するステップ（213）と、前記処理手段が前記リードオ
ンリーメモリ手段にアクセス中であり、前記カウントが
前記所定のカウント値以上のカウント値であるとき、前
記ランダムアクセスメモリ手段のリフレッシュサイクル
を実行するステップ（103）とを特徴とするリフレッシ
ュ方法。

【００２７】（実施態様２）さらに、前記カウント手段
が前記所定のフルカウント値に達する（205）とリフレ
ッシュサイクルを実行するステップ（103）を有するこ
とを特徴とする実施態様１に記載のリフレッシュ方法。 （実施態様３）さらに、前記データ処理手段が前記リフ
レッシュサイクル中に前記ダイナミックアクセスメモリ
手段へのアクセスを要求する（303）とき、前記リフレ
ッシュサイクルを実行する前記ステップ（103）完了
と、前記リフレッシュサイクルの完了直後に前記データ
処理手段が前記リードオンリーメモリ手段をアクセスし
ているかどうかを決定する前記ステップ（203）の実行
との間のあらゆるデータ処理ステップを削除することを
特徴とする実施態様２に記載のリフレッシュ方法。

【００２８】（実施態様４）さらに、前記データ処理手
段が前記リフレッシュサイクル（103）中に前記ダイナ
ミックランダムアクセスメモリ手段へのアクセスを要求
したかどうかを決定するステップ（303）と、前記リフ
レッシュサイクル（305、103）を完了するステップと、
前記要求されたアクセスを前記リフレッシュサイクル
（103）の完了直後に実行するステップ（221）とを有す
ることを特徴とする実施態様１に記載のリフレッシュ方
法。 （実施態様５）さらに、前記カウント手段が前記所定の
フルカウント値以上のカウント値であるとき前記リフレ
ッシュサイクルを実行するステップ（205）を有するこ
とを特徴とする実施態様１に記載のリフレッシュ方法。 （実施態様６）さらに、前記所定のカウント値は前記フ
ルカウント値の1/ｐ（ｐは１より大きい数）であること
を特徴とする実施態様１または実施態様５に記載のリフ
レッシュ方法。 （実施態様７）さらに、前記所定のカウント値は前記フ
ルカウント値の約1/2であることを特徴とする実施態様
１、実施態様５、または実施態様６に記載のリフレッシ
ュ方法。

【図面の簡単な説明】

【図１】本発明による、DRAMリフレッシュサイクルの通
常のDRAMアクセスルーチンへの関係付けの状態図であ
る。

【図２】本発明にしたがったDRAMリフレッシュサイクル
の実行のフロー図である。

【図３】図２に示すDRAMリフレッシュサイクル中に実行
されるCPUモニタリングルーチンのフロー図である。

【図４】図２に示す本発明に適合したDRAMチェックすな
わちテストアクセス事象の状態図である。

【図５】図１に示す本発明に適合したバスサイクル開始
事象(BCS_Event)の状態図である。

【符号の説明】

101：DRAMアクセスルーチン 103：DRAMリフレッシュサイクルルーチン 105：DRAMアイドル状態 201、203、205、207、213、215、223：DRAMリフレッシ
ュサイクルのステップ 301、303、305、307：CPUモニタリングルーチンのステ
ップ trc：最小リフレッシュサイクル時間

Claims (1)

【特許請求の範囲】
1. 【請求項１】ダイナミックランダムアクセスメモリ手
   段、データ処理手段、リードオンリーメモリ手段、およ
   びカウント手段を有するシステム中のダイナミックラン
   ダムアクセスメモリをリフレッシュする方法であって、 前記データ処理手段が前記リードオンリーメモリ手段に
   アクセス中であるかどうかを決定するステップと、 前記カウント手段が所定のフルカウント値より小さい所
   定のカウント値であるかどうかを決定するステップと、 前記処理手段が前記リードオンリーメモリ手段にアクセ
   ス中であり、前記カウントが前記所定のカウント値以上
   のカウント値であるとき、前記ランダムアクセスメモリ
   手段のリフレッシュサイクルを実行するステップとを特
   徴とするリフレッシュ方法。