JPH0963461A - 電子放出素子 - Google Patents
電子放出素子Info
- Publication number
- JPH0963461A JPH0963461A JP21840395A JP21840395A JPH0963461A JP H0963461 A JPH0963461 A JP H0963461A JP 21840395 A JP21840395 A JP 21840395A JP 21840395 A JP21840395 A JP 21840395A JP H0963461 A JPH0963461 A JP H0963461A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- gate electrode
- layer
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 230000005684 electric field Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 製作の工数を増加させることなく、クロスト
ークを防止する。 【解決手段】 ベース電極１を備えたベース層２上に絶
縁層３を介してゲート電極４を積層し、ゲート電極４と
絶縁層３にベース層２に到達する凹所６を多数形成する
と共に、凹所６内のそれぞれに、先端部７ａが微小空隙
８を介してゲート電極４に対向するエミッタ７を非良導
体層９を介して突設して、ベース層２とゲート電極４間
に電圧を印加させて、ゲート電極４と前記エミッタ７と
の間に形成される強電界によりエミッタ７から電子を放
出させるようにした電子放出素子において、絶縁層３上
であってゲート電極４と略同一平面内に、エミッタ７か
ら放出される電子の拡がりを防止する収束用電極１４
を、ゲート電極４との間に隙間１５を有するように配設
した。
ークを防止する。 【解決手段】 ベース電極１を備えたベース層２上に絶
縁層３を介してゲート電極４を積層し、ゲート電極４と
絶縁層３にベース層２に到達する凹所６を多数形成する
と共に、凹所６内のそれぞれに、先端部７ａが微小空隙
８を介してゲート電極４に対向するエミッタ７を非良導
体層９を介して突設して、ベース層２とゲート電極４間
に電圧を印加させて、ゲート電極４と前記エミッタ７と
の間に形成される強電界によりエミッタ７から電子を放
出させるようにした電子放出素子において、絶縁層３上
であってゲート電極４と略同一平面内に、エミッタ７か
ら放出される電子の拡がりを防止する収束用電極１４
を、ゲート電極４との間に隙間１５を有するように配設
した。
Description
【０００１】
【発明の属する技術分野】本発明は、平板形表示装置な
どにおいて電子源として用いられる電子放出素子に関す
るものである。
どにおいて電子源として用いられる電子放出素子に関す
るものである。
【０００２】
【従来の技術】最近では、平板形表示装置などにおいて
電子源として電界放出型の電子放出素子が採用されてい
る。平板形表示装置では、面積の比較的大きい発光面に
対して電子線を均一に照射することを要求されるから、
この種の用途に用いられる電子放出素子では、多数の電
界放射型の陰極をアレイ状に配列することで冷陰極アレ
イとして形成することが知られている（Technical Dige
st of IVMC 91,Nagahama1991,p.50、（社）日本電子工
業振興協会，真空マイクロエレクトロニクス調査報告書
Ｉ，1992年 3月，p.35〜39等参照) 。
電子源として電界放出型の電子放出素子が採用されてい
る。平板形表示装置では、面積の比較的大きい発光面に
対して電子線を均一に照射することを要求されるから、
この種の用途に用いられる電子放出素子では、多数の電
界放射型の陰極をアレイ状に配列することで冷陰極アレ
イとして形成することが知られている（Technical Dige
st of IVMC 91,Nagahama1991,p.50、（社）日本電子工
業振興協会，真空マイクロエレクトロニクス調査報告書
Ｉ，1992年 3月，p.35〜39等参照) 。
【０００３】すなわち、図７乃至図１０に示すように、
ベース電極１であるベース層２上に、絶縁層３を介して
ゲート電極４を積層し、絶縁層３とゲート電極４とでな
るゲート層５に、ベース層２に達するように形成した凹
所６内にエミッタ７を形成した構造を有している。エミ
ッタ７は図７に示すようにゲート層４の全面に分布して
多数形成される。また、エミッタ７は平面視が図８に示
すように略十字状の星形であって、すべての凹所６内で
ベース層２におけるゲート層５側の一面に突設され、エ
ミッタ７の先端部７ａは１０μｍ以下の曲率半径に形成
され、微小空隙８（１μｍ以下）を介してゲート電極４
に対向する。ここに、ベース電極１及びゲート電極４は
クロム薄膜により形成され、エミッタ７の先端部７ａは
タングステンやモリブデンのような高融点材料により形
成されており、絶縁層３は酸化珪素やアルミナから形成
されている。また、エミッタ７におけるベース層２側の
基部はシリコン膜をエッチングすることにより形成され
て高さ約１乃至２μｍの非良導体層９とされている。そ
して、上述した説明から明かなように、冷陰極アレイを
形成するすべてのエミッタ７は、ベース電極１及びゲー
ト電極４を共通に用いて並列的に接続されている。
ベース電極１であるベース層２上に、絶縁層３を介して
ゲート電極４を積層し、絶縁層３とゲート電極４とでな
るゲート層５に、ベース層２に達するように形成した凹
所６内にエミッタ７を形成した構造を有している。エミ
ッタ７は図７に示すようにゲート層４の全面に分布して
多数形成される。また、エミッタ７は平面視が図８に示
すように略十字状の星形であって、すべての凹所６内で
ベース層２におけるゲート層５側の一面に突設され、エ
ミッタ７の先端部７ａは１０μｍ以下の曲率半径に形成
され、微小空隙８（１μｍ以下）を介してゲート電極４
に対向する。ここに、ベース電極１及びゲート電極４は
クロム薄膜により形成され、エミッタ７の先端部７ａは
タングステンやモリブデンのような高融点材料により形
成されており、絶縁層３は酸化珪素やアルミナから形成
されている。また、エミッタ７におけるベース層２側の
基部はシリコン膜をエッチングすることにより形成され
て高さ約１乃至２μｍの非良導体層９とされている。そ
して、上述した説明から明かなように、冷陰極アレイを
形成するすべてのエミッタ７は、ベース電極１及びゲー
ト電極４を共通に用いて並列的に接続されている。
【０００４】このような構成の電子放出素子は、ベース
電極１とゲート電極４との間に５０〜２００Ｖの電圧を
印加（ゲート電極４を正極にする）することで、ゲート
電極４とエミッタ７の星形の先端部７ａとの間に１００
ＭＶ／ｍ程度の強電界が生じ、電界放射によってエミッ
タ７の先端部（電子放出部）７ａからゲート電極４の端
面方向に電子が引き出されるのである。１個のエミッタ
７から放出される電子流は、１０〜１００ｎＡ程度にな
るが、適当な分布密度でアレイ状に形成することによっ
て、１ｍｍ2 当たり２０〜１００μＡ程度の電子流を得
ることが可能になる。
電極１とゲート電極４との間に５０〜２００Ｖの電圧を
印加（ゲート電極４を正極にする）することで、ゲート
電極４とエミッタ７の星形の先端部７ａとの間に１００
ＭＶ／ｍ程度の強電界が生じ、電界放射によってエミッ
タ７の先端部（電子放出部）７ａからゲート電極４の端
面方向に電子が引き出されるのである。１個のエミッタ
７から放出される電子流は、１０〜１００ｎＡ程度にな
るが、適当な分布密度でアレイ状に形成することによっ
て、１ｍｍ2 当たり２０〜１００μＡ程度の電子流を得
ることが可能になる。
【０００５】このような電子放出素子を表示装置に使用
する場合には、その製造の最終段階において、一度に形
成したエミッタ７の集団を各ピクセルに割り当てるため
に、ゲート電極４のエッチングをし、取り出し電極が設
けられる。そして、図１０に示すように、例えばガラス
基板１０側がベース電極１となるように配設され、その
前面側であるゲート電極４側（エミッタ７側）に対向す
るように、蛍光体１１を塗布したＩＴＯ（インジウム−
すず酸化物）からなるアノード電極１２を、その端部に
設けたスペーサを介して配設し、さらに前面側に前面ガ
ラス１３を配設して真空に封止され、ゲート電極４とア
ノード電極１２間に数１００Ｖの電圧を印加させて、エ
ミッタ７の先端部である電子放出部７ａから電子を放出
させて表示装置として利用される。
する場合には、その製造の最終段階において、一度に形
成したエミッタ７の集団を各ピクセルに割り当てるため
に、ゲート電極４のエッチングをし、取り出し電極が設
けられる。そして、図１０に示すように、例えばガラス
基板１０側がベース電極１となるように配設され、その
前面側であるゲート電極４側（エミッタ７側）に対向す
るように、蛍光体１１を塗布したＩＴＯ（インジウム−
すず酸化物）からなるアノード電極１２を、その端部に
設けたスペーサを介して配設し、さらに前面側に前面ガ
ラス１３を配設して真空に封止され、ゲート電極４とア
ノード電極１２間に数１００Ｖの電圧を印加させて、エ
ミッタ７の先端部である電子放出部７ａから電子を放出
させて表示装置として利用される。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
ように構成された従来の電子放出素子においては、エミ
ッタ７の電子放出部７ａから引き出される電子は、最
初、エミッタ７とゲート電極４間の電界により引き出さ
れるため、ベース層２と平行方向である水平方向の初速
度が大きく、容易には垂直方向であるアノード電極１２
方向に向かない。その結果、エミッタ７から引き出され
た電子が、エミッタ７から広がりながらアノード電極１
２方向に飛んでいくことになり、アノード電極１２に到
達する電子であっても、例えば典型的な表示素子等に使
用する場合には、光色の異なる蛍光体１１が隣接して配
設された部分で、つまり、隣接する各ピクロス間で隣接
する領域にも電子が飛来して、クロストークの原因とも
なるという問題点があった。
ように構成された従来の電子放出素子においては、エミ
ッタ７の電子放出部７ａから引き出される電子は、最
初、エミッタ７とゲート電極４間の電界により引き出さ
れるため、ベース層２と平行方向である水平方向の初速
度が大きく、容易には垂直方向であるアノード電極１２
方向に向かない。その結果、エミッタ７から引き出され
た電子が、エミッタ７から広がりながらアノード電極１
２方向に飛んでいくことになり、アノード電極１２に到
達する電子であっても、例えば典型的な表示素子等に使
用する場合には、光色の異なる蛍光体１１が隣接して配
設された部分で、つまり、隣接する各ピクロス間で隣接
する領域にも電子が飛来して、クロストークの原因とも
なるという問題点があった。
【０００７】そこで、このクロストークを防止するため
に、図１１に示すように、ゲート電極４上であってエミ
ッタ７の周囲に、絶縁層３を介して収束用電極１４を設
けた電子放出素子も提案されている。しかしながら、こ
の電子放出素子にあっては、ベース電極１上に絶縁層３
を介して形成したゲート電極４上に、さらに絶縁層３を
介して収束用電極１４を形成させる必要があるため、従
来の電子放出素子にくらべて素子の製作の工数が増加す
るという問題点があった。
に、図１１に示すように、ゲート電極４上であってエミ
ッタ７の周囲に、絶縁層３を介して収束用電極１４を設
けた電子放出素子も提案されている。しかしながら、こ
の電子放出素子にあっては、ベース電極１上に絶縁層３
を介して形成したゲート電極４上に、さらに絶縁層３を
介して収束用電極１４を形成させる必要があるため、従
来の電子放出素子にくらべて素子の製作の工数が増加す
るという問題点があった。
【０００８】本発明は、上記問題点に鑑みてなされもの
で、その目的とするところは、製作の工数を増加させる
ことなく、クロストークを防止した電子放出素子を提供
することにある。
で、その目的とするところは、製作の工数を増加させる
ことなく、クロストークを防止した電子放出素子を提供
することにある。
【０００９】
【課題を解決するための手段】本発明は上記の問題点を
解決するため、請求項１記載の発明にあっては、ベース
電極１を備えたベース層２上に絶縁層３を介してゲート
電極４を積層し、該ゲート電極４と絶縁層３に前記ベー
ス層２に到達する凹所６を多数形成すると共に、該凹所
６内のそれぞれに、先端部７ａが微小空隙８を介して前
記ゲート電極４に対向するエミッタ７を非良導体層９を
介して突設して、前記ベース層２と前記ゲート電極４間
に電圧を印加させて、前記ゲート電極４と前記エミッタ
７との間に形成される強電界によりエミッタ７から電子
を放出させるようにした電子放出素子において、前記絶
縁層３上であって前記ゲート電極４と略同一平面内に、
前記エミッタ７から放出される電子の拡がりを防止する
収束用電極１４を、前記ゲート電極４との間に隙間１５
を有するように配設したことを特徴するものである。
解決するため、請求項１記載の発明にあっては、ベース
電極１を備えたベース層２上に絶縁層３を介してゲート
電極４を積層し、該ゲート電極４と絶縁層３に前記ベー
ス層２に到達する凹所６を多数形成すると共に、該凹所
６内のそれぞれに、先端部７ａが微小空隙８を介して前
記ゲート電極４に対向するエミッタ７を非良導体層９を
介して突設して、前記ベース層２と前記ゲート電極４間
に電圧を印加させて、前記ゲート電極４と前記エミッタ
７との間に形成される強電界によりエミッタ７から電子
を放出させるようにした電子放出素子において、前記絶
縁層３上であって前記ゲート電極４と略同一平面内に、
前記エミッタ７から放出される電子の拡がりを防止する
収束用電極１４を、前記ゲート電極４との間に隙間１５
を有するように配設したことを特徴するものである。
【００１０】また、請求項２記載の発明にあっては、ベ
ース電極１を備えたベース層２上に絶縁層３を介してゲ
ート電極４を積層し、該ゲート電極４と絶縁層３に前記
ベース層２に到達する凹所６を多数形成すると共に、該
凹所６内のそれぞれに先端部７ａが微小空隙８を介して
前記ゲート電極４に対向するエミッタ７を非良導体層９
を介して突設して、前記ベース層２と前記ゲート電極４
間に電圧を印加させて、前記ゲート電極４と前記エミッ
タ７との間に形成される強電界によりエミッタ７から電
子を放出させるようにした電子放出素子において、前記
ベース層２上に非良導体層９を介して前記エミッタ７か
ら放出される電子の拡がりを防止する収束用電極１４を
突設すると共に、該収束用電極１４を、前記ゲート電極
４と略同一平面内で隙間１５を有するように配設したこ
とを特徴するものである。
ース電極１を備えたベース層２上に絶縁層３を介してゲ
ート電極４を積層し、該ゲート電極４と絶縁層３に前記
ベース層２に到達する凹所６を多数形成すると共に、該
凹所６内のそれぞれに先端部７ａが微小空隙８を介して
前記ゲート電極４に対向するエミッタ７を非良導体層９
を介して突設して、前記ベース層２と前記ゲート電極４
間に電圧を印加させて、前記ゲート電極４と前記エミッ
タ７との間に形成される強電界によりエミッタ７から電
子を放出させるようにした電子放出素子において、前記
ベース層２上に非良導体層９を介して前記エミッタ７か
ら放出される電子の拡がりを防止する収束用電極１４を
突設すると共に、該収束用電極１４を、前記ゲート電極
４と略同一平面内で隙間１５を有するように配設したこ
とを特徴するものである。
【００１１】また、請求項３記載の発明にあっては、請
求項１、または請求項２記載の電子放出素子において、
前記収束用電極１４が、複数のエミッタ７を略囲むよう
に形成されたことを特徴とするものである。
求項１、または請求項２記載の電子放出素子において、
前記収束用電極１４が、複数のエミッタ７を略囲むよう
に形成されたことを特徴とするものである。
【００１２】さらには、請求項４記載の発明にあって
は、請求項２、または請求項３記載の電子放出素子にお
いて、前記ベース電極１と略同一平面内に、前記ベース
電極１と絶縁された制御電極１６を設け、該制御電極１
６により前記収束用電極１４の電位を、前記ベース電極
１の電位と独立して制御可能に形成したことを特徴とす
るものである。
は、請求項２、または請求項３記載の電子放出素子にお
いて、前記ベース電極１と略同一平面内に、前記ベース
電極１と絶縁された制御電極１６を設け、該制御電極１
６により前記収束用電極１４の電位を、前記ベース電極
１の電位と独立して制御可能に形成したことを特徴とす
るものである。
【００１３】
【発明の実施の形態】図１乃至図３は、本発明の電子放
出素子の第１の実施の形態を示すものであり、この電子
放出素子は、多数の電界放射型の陰極をアレイ状に配列
することで冷陰極アレイとして形成されている。
出素子の第１の実施の形態を示すものであり、この電子
放出素子は、多数の電界放射型の陰極をアレイ状に配列
することで冷陰極アレイとして形成されている。
【００１４】つまり、ガラス基板１０上に形成されたベ
ース電極１であるベース層２に、絶縁層３を介してゲー
ト電極４を積層し、ゲート電極４と絶縁層３からなるゲ
ート層５にベース層２に到達するように多数形成した凹
所６内に、先端部７ａが微小空隙８を介してゲート電極
４に対向するように非良導体層９を介してエミッタ７を
それぞれ突設すると共に、エミッタ７を略囲む絶縁層３
上に、エミッタ７から放出される電子の拡がりを防止す
る収束用電極１４を、ゲート電極４との間に隙間１６を
有してゲート電極４と略同一平面内に位置するように配
設して構成されている。
ース電極１であるベース層２に、絶縁層３を介してゲー
ト電極４を積層し、ゲート電極４と絶縁層３からなるゲ
ート層５にベース層２に到達するように多数形成した凹
所６内に、先端部７ａが微小空隙８を介してゲート電極
４に対向するように非良導体層９を介してエミッタ７を
それぞれ突設すると共に、エミッタ７を略囲む絶縁層３
上に、エミッタ７から放出される電子の拡がりを防止す
る収束用電極１４を、ゲート電極４との間に隙間１６を
有してゲート電極４と略同一平面内に位置するように配
設して構成されている。
【００１５】エミッタ７は平面視が略十字状の星形であ
って、ゲート層４の全面に分布して多数形成されてお
り、エミッタ７の先端部７ａは１０μｍ以下の曲率半径
に形成され、微小空隙８（１μｍ以下）を介してゲート
電極４に対向する。ここに、ベース電極１、ゲート電極
４、及び収束用電極１４はクロム薄膜により形成され、
エミッタ７の先端部７ａはタングステンやモリブデンの
ような高融点材料により形成されており、絶縁層３は酸
化珪素やアルミナから形成されている。また、エミッタ
７におけるベース層２側の基部は、シリコン膜をエッチ
ングすることにより形成されて高さ約１乃至２μｍの非
良導体層９とされている。そして、上述した説明から明
かなように、冷陰極アレイを形成するすべてのエミッタ
７は、ベース電極１及びゲート電極４を共通に用いて並
列的に接続されている。
って、ゲート層４の全面に分布して多数形成されてお
り、エミッタ７の先端部７ａは１０μｍ以下の曲率半径
に形成され、微小空隙８（１μｍ以下）を介してゲート
電極４に対向する。ここに、ベース電極１、ゲート電極
４、及び収束用電極１４はクロム薄膜により形成され、
エミッタ７の先端部７ａはタングステンやモリブデンの
ような高融点材料により形成されており、絶縁層３は酸
化珪素やアルミナから形成されている。また、エミッタ
７におけるベース層２側の基部は、シリコン膜をエッチ
ングすることにより形成されて高さ約１乃至２μｍの非
良導体層９とされている。そして、上述した説明から明
かなように、冷陰極アレイを形成するすべてのエミッタ
７は、ベース電極１及びゲート電極４を共通に用いて並
列的に接続されている。
【００１６】このような構成の電子放出素子を表示装置
に使用する場合には、従来例と同様に、ガラス基板１０
上に例えばクロム層とシリコン層及びタングステン層と
を積層し、シリコン層及びタングステン層をエッチング
してエミッタ７を形成した後に、絶縁層３及びクロム層
を積層して、ゲート層５を形成するが、その製造の最終
段階において、一度に形成したエミッタ７の集団を各ピ
クセルに割り当てるために、ゲート電極４のエッチング
をし、取り出し電極を設ける。この工程においては、フ
ォトリソグラフィーによりパターンが形成されるが、図
３に示すようなマスクパターン１７を設けておけば、そ
のマスク部１７ａが露光されず、現像によってその部分
のレジストが除去され、その後のエッチングによりその
部分のゲート電極４であるクロム層が溶解して、ゲート
電極４と隙間１５を介して対向するクロム層が収束用電
極１４とされる。つまり、収束用電極１４は、絶縁層３
上であってゲート電極４と同一平面内に、ゲート電極４
との間に隙間１５を有するように形成され、その電極取
り出し部は、ガラス基板１０の端部側に設けられて、ゲ
ート電極とは別の配線が施され、ここに負電位が与えら
れるようにされる。このとき、収束用電極１４が取り囲
むエミッタ７の個数は任意ではあるが、その目的上から
も１ピクセル毎に取り囲むように形成する。なお、上記
工程においてはレジストは、ポジ、ネガが両タイプがあ
るので上述のマスクパターン１７も、図３のパターンを
反転させて形成したものであっても良い。
に使用する場合には、従来例と同様に、ガラス基板１０
上に例えばクロム層とシリコン層及びタングステン層と
を積層し、シリコン層及びタングステン層をエッチング
してエミッタ７を形成した後に、絶縁層３及びクロム層
を積層して、ゲート層５を形成するが、その製造の最終
段階において、一度に形成したエミッタ７の集団を各ピ
クセルに割り当てるために、ゲート電極４のエッチング
をし、取り出し電極を設ける。この工程においては、フ
ォトリソグラフィーによりパターンが形成されるが、図
３に示すようなマスクパターン１７を設けておけば、そ
のマスク部１７ａが露光されず、現像によってその部分
のレジストが除去され、その後のエッチングによりその
部分のゲート電極４であるクロム層が溶解して、ゲート
電極４と隙間１５を介して対向するクロム層が収束用電
極１４とされる。つまり、収束用電極１４は、絶縁層３
上であってゲート電極４と同一平面内に、ゲート電極４
との間に隙間１５を有するように形成され、その電極取
り出し部は、ガラス基板１０の端部側に設けられて、ゲ
ート電極とは別の配線が施され、ここに負電位が与えら
れるようにされる。このとき、収束用電極１４が取り囲
むエミッタ７の個数は任意ではあるが、その目的上から
も１ピクセル毎に取り囲むように形成する。なお、上記
工程においてはレジストは、ポジ、ネガが両タイプがあ
るので上述のマスクパターン１７も、図３のパターンを
反転させて形成したものであっても良い。
【００１７】このように構成されているため、本実施の
形態における電子放出素子においては、素子の製造の工
数を増加させることなく、ゲート電極４のエッチングと
同時に収束用電極１４を形成することができると共に、
収束用電極１４に負電位を与えることにより、エミッタ
７の電子放出部７ａから放出された電子が、収束用電極
１４を越えてベース層２と平行方向に広がることがな
く、エミッタ７と対向して配設されたアノード電極に到
達するため、クロストークの発生を抑制することができ
る。
形態における電子放出素子においては、素子の製造の工
数を増加させることなく、ゲート電極４のエッチングと
同時に収束用電極１４を形成することができると共に、
収束用電極１４に負電位を与えることにより、エミッタ
７の電子放出部７ａから放出された電子が、収束用電極
１４を越えてベース層２と平行方向に広がることがな
く、エミッタ７と対向して配設されたアノード電極に到
達するため、クロストークの発生を抑制することができ
る。
【００１８】図４及び図５は、本発明の電子放出素子の
第２の実施の形態を示すものであり、前記第１の実施の
形態と異なる点は、収束用電極１４が複数のエミッタ７
を略囲むように平面視で略四角形の環状をなすように設
けられると共に、その収束用電極１４とベース層２の間
がシリコンにより形成された非良導体層９とされた点で
あり、他は前記第１の実施の形態と同様に構成されてい
る。
第２の実施の形態を示すものであり、前記第１の実施の
形態と異なる点は、収束用電極１４が複数のエミッタ７
を略囲むように平面視で略四角形の環状をなすように設
けられると共に、その収束用電極１４とベース層２の間
がシリコンにより形成された非良導体層９とされた点で
あり、他は前記第１の実施の形態と同様に構成されてい
る。
【００１９】このように構成された電子放出素子では、
エミッタ７の形状をフォトリソグラフィにより決めてい
るが、その際に星形のエミッタ７を露光する際のフォト
マスクに収束用電極１４のパターンを付加しておけば、
従来と同様の製造工程によって、ベース層２上に非良導
体層９を介してエミッタ７と同電位の収束用電極１４を
ゲート電極４と略同一平面内に形成できる。このように
構成しても前記第１の実施の形態と同様の効果を奏す
る。
エミッタ７の形状をフォトリソグラフィにより決めてい
るが、その際に星形のエミッタ７を露光する際のフォト
マスクに収束用電極１４のパターンを付加しておけば、
従来と同様の製造工程によって、ベース層２上に非良導
体層９を介してエミッタ７と同電位の収束用電極１４を
ゲート電極４と略同一平面内に形成できる。このように
構成しても前記第１の実施の形態と同様の効果を奏す
る。
【００２０】図６は、本発明の電子放出素子の第３の実
施の形態を示すものであり、前記第２の実施の形態と異
なる点は、エミッタ７を取り囲む収束用電極１４のベー
ス電極１側であってベース電極１と略同一平面内に、ベ
ース電極１との間に隙間を有して電気的に絶縁された制
御電極１６を設け、収束用電極１４の電位をエミッタ７
の電位と無関係に制御できるようにした点であり、他は
前記第２の実施の形態と同様に構成されている。
施の形態を示すものであり、前記第２の実施の形態と異
なる点は、エミッタ７を取り囲む収束用電極１４のベー
ス電極１側であってベース電極１と略同一平面内に、ベ
ース電極１との間に隙間を有して電気的に絶縁された制
御電極１６を設け、収束用電極１４の電位をエミッタ７
の電位と無関係に制御できるようにした点であり、他は
前記第２の実施の形態と同様に構成されている。
【００２１】このように構成された電子放出素子では、
ベース層２は、エミッタ７をピクセル毎に制御するため
に、予めエッチングされて電極が取り出されるが、この
ときのエッチングのパターンに、収束用電極１４と対向
するパターンを形成しておけば、従来の電子放出素子の
ベース層２のエッチングのパターンを若干変更し、前記
第２の実施の形態と同様の製造工程をとるだけで、収束
用電極１４及び制御電極１６が形成できる。
ベース層２は、エミッタ７をピクセル毎に制御するため
に、予めエッチングされて電極が取り出されるが、この
ときのエッチングのパターンに、収束用電極１４と対向
するパターンを形成しておけば、従来の電子放出素子の
ベース層２のエッチングのパターンを若干変更し、前記
第２の実施の形態と同様の製造工程をとるだけで、収束
用電極１４及び制御電極１６が形成できる。
【００２２】このように構成されているため、本実施の
形態における電子放出素子においては、前記第２の実施
の形態における電子放出素子の効果に加えて、ベース電
極１のエッチングと同時に制御電極１６が形成できて製
造の工数を増加させることがなく、また、収束用電極１
４がエミッタ７の電位と独立に制御できて、さらにきめ
細かくクロストーク抑制制御が可能となる。
形態における電子放出素子においては、前記第２の実施
の形態における電子放出素子の効果に加えて、ベース電
極１のエッチングと同時に制御電極１６が形成できて製
造の工数を増加させることがなく、また、収束用電極１
４がエミッタ７の電位と独立に制御できて、さらにきめ
細かくクロストーク抑制制御が可能となる。
【００２３】
【発明の効果】このように本発明は、請求項１記載の発
明にあっては、製造の工数を増加させることなく、ゲー
ト電極のエッチングと同時に収束用電極を形成すること
ができると共に、収束用電極に負電位を与えることによ
り、エミッタの電子放出部から放出された電子が、収束
用電極を越えてベース層と平行方向に広がることがな
く、エミッタと対向して配設されたアノード電極に到達
するため、クロストークの発生を抑制することができ
る。
明にあっては、製造の工数を増加させることなく、ゲー
ト電極のエッチングと同時に収束用電極を形成すること
ができると共に、収束用電極に負電位を与えることによ
り、エミッタの電子放出部から放出された電子が、収束
用電極を越えてベース層と平行方向に広がることがな
く、エミッタと対向して配設されたアノード電極に到達
するため、クロストークの発生を抑制することができ
る。
【００２４】また、請求項２記載の発明にあっては、製
造の工数を増加させることなく、ゲート電極のエッチン
グと同時に収束用電極を形成することができると共に、
収束用電極にエミッタと同電位を与えることにより、エ
ミッタの電子放出部から放出された電子が、収束用電極
を越えてベース層と平行方向に広がることがなく、エミ
ッタと対向して配設されたアノード電極に到達するた
め、クロストークの発生を抑制することができる。
造の工数を増加させることなく、ゲート電極のエッチン
グと同時に収束用電極を形成することができると共に、
収束用電極にエミッタと同電位を与えることにより、エ
ミッタの電子放出部から放出された電子が、収束用電極
を越えてベース層と平行方向に広がることがなく、エミ
ッタと対向して配設されたアノード電極に到達するた
め、クロストークの発生を抑制することができる。
【００２５】また、請求項３記載の発明にあっては、請
求項１、または２記載の発明の効果に加えて、収束用電
極によりピクセル毎に対向したエミッタを囲えば、さら
にクロストークの発生を抑制することができる。
求項１、または２記載の発明の効果に加えて、収束用電
極によりピクセル毎に対向したエミッタを囲えば、さら
にクロストークの発生を抑制することができる。
【００２６】さらには、請求項４記載の発明にあって
は、請求項２、または３記載の発明の効果に加えて、ベ
ース電極のエッチングと同時に制御電極が形成できて製
造の工数を増加させることがなく、また、収束用電極が
エミッタの電位と独立に制御できて、さらにきめ細かく
クロストーク抑制制御が可能となる。
は、請求項２、または３記載の発明の効果に加えて、ベ
ース電極のエッチングと同時に制御電極が形成できて製
造の工数を増加させることがなく、また、収束用電極が
エミッタの電位と独立に制御できて、さらにきめ細かく
クロストーク抑制制御が可能となる。
【図１】本発明の電子放出素子の第１の実施の形態の要
部を示す断面図である。
部を示す断面図である。
【図２】同上の要部の平面図である。
【図３】同上のマスクパターンを示す平面図である。
【図４】本発明の電子放出素子の第２の実施の形態の要
部を示す断面図である。
部を示す断面図である。
【図５】同上の要部の平面図である。
【図６】本発明の電子放出素子の第３の実施の形態の要
部を示す平面図である。
部を示す平面図である。
【図７】従来の電子放出素子の要部の平面図である。
【図８】同上の１つのエミッタ部周辺の平面図である。
【図９】同上の図８におけるＡ−Ａ断面図である。
【図１０】同上の素子を利用した表示装置の断面図であ
る。
る。
【図１１】従来のクロストークを抑制した電子放出素子
の要部の断面図である。
の要部の断面図である。
１ ベース電極 ２ ベース層 ３ 絶縁層 ４ ゲート電極 ５ ゲート層 ６ 凹所 ７ エミッタ ７ａ 先端部 ８ 微小空隙 ９ 非良導体層 １４ 収束用電極 １５ 隙間 １６ 制御電極
Claims (4)
- 【請求項１】 ベース電極を備えたベース層上に絶縁層
を介してゲート電極を積層し、該ゲート電極と絶縁層に
前記ベース層に到達する凹所を多数形成すると共に、該
凹所内のそれぞれに先端部が微小空隙を介して前記ゲー
ト電極に対向するエミッタを非良導体層を介して突設し
て、前記ベース層と前記ゲート電極間に電圧を印加させ
て、前記ゲート電極と前記エミッタとの間に形成される
強電界によりエミッタから電子を放出させるようにした
電子放出素子において、前記絶縁層上であって前記ゲー
ト電極と略同一平面内に、前記エミッタから放出される
電子の拡がりを防止する収束用電極を、前記ゲート電極
との間に隙間を有するように配設したことを特徴する電
子放出素子。 - 【請求項２】 ベース電極を備えたベース層上に絶縁層
を介してゲート電極を積層し、該ゲート電極と絶縁層に
前記ベース層に到達する凹所を多数形成すると共に、該
凹所内のそれぞれに先端部が微小空隙を介して前記ゲー
ト電極に対向するエミッタを非良導体層を介して突設し
て、前記ベース層と前記ゲート電極間に電圧を印加させ
て、前記ゲート電極と前記エミッタとの間に形成される
強電界によりエミッタから電子を放出させるようにした
電子放出素子において、前記ベース層上に非良導体層を
介して前記エミッタから放出される電子の拡がりを防止
する収束用電極を突設すると共に、該収束用電極を、前
記ゲート電極と略同一平面内で隙間を有するように配設
したことを特徴する電子放出素子。 - 【請求項３】 前記収束用電極が、複数のエミッタを略
囲むように形成されたことを特徴とする請求項１、また
は２記載の電子放出素子。 - 【請求項４】 前記ベース電極と略同一平面内に、前記
ベース電極と絶縁された制御電極を設け、該制御電極に
より前記収束用電極の電位を、前記ベース電極の電位と
独立して制御可能に形成したことを特徴とする請求項
２、または請求項３記載の電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21840395A JPH0963461A (ja) | 1995-08-28 | 1995-08-28 | 電子放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21840395A JPH0963461A (ja) | 1995-08-28 | 1995-08-28 | 電子放出素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0963461A true JPH0963461A (ja) | 1997-03-07 |
Family
ID=16719372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21840395A Pending JPH0963461A (ja) | 1995-08-28 | 1995-08-28 | 電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0963461A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288494B1 (en) | 1999-02-26 | 2001-09-11 | Canon Kabushiki Kaisha | Electron-emitting apparatus and image-forming apparatus |
| JP2006019282A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 電子放出素子及びその製造方法 |
| JP2006286605A (ja) * | 2005-03-31 | 2006-10-19 | Samsung Sdi Co Ltd | 電子放出ディバイスおよび電子放出表示ディバイス |
| JP2007141759A (ja) * | 2005-11-22 | 2007-06-07 | Nippon Hoso Kyokai <Nhk> | 冷陰極アレイ及びこれを用いた冷陰極ディスプレイ |
| JP2007305493A (ja) * | 2006-05-12 | 2007-11-22 | Ulvac Japan Ltd | カソード基板及びその作製方法、並びに表示素子及びその作製方法 |
-
1995
- 1995-08-28 JP JP21840395A patent/JPH0963461A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288494B1 (en) | 1999-02-26 | 2001-09-11 | Canon Kabushiki Kaisha | Electron-emitting apparatus and image-forming apparatus |
| JP2006019282A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 電子放出素子及びその製造方法 |
| JP2006286605A (ja) * | 2005-03-31 | 2006-10-19 | Samsung Sdi Co Ltd | 電子放出ディバイスおよび電子放出表示ディバイス |
| US7427831B2 (en) | 2005-03-31 | 2008-09-23 | Samsung Sdi Co., Ltd. | Electron emission device and electron emission display device |
| JP2007141759A (ja) * | 2005-11-22 | 2007-06-07 | Nippon Hoso Kyokai <Nhk> | 冷陰極アレイ及びこれを用いた冷陰極ディスプレイ |
| JP2007305493A (ja) * | 2006-05-12 | 2007-11-22 | Ulvac Japan Ltd | カソード基板及びその作製方法、並びに表示素子及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100312694B1 (ko) | 카본 나노튜브 필름을 전자 방출원으로 사용하는 전계 방출 표시 장치 | |
| JP4854691B2 (ja) | 電界放出ディスプレイの三極管構造の製法 | |
| US5621272A (en) | Field emission device with over-etched gate dielectric | |
| US5711694A (en) | Field emission device with lattice vacancy, post-supported gate | |
| US5710483A (en) | Field emission device with micromesh collimator | |
| JPH08313887A (ja) | プラズマアドレス表示パネル及びその製造方法 | |
| US20040090172A1 (en) | Electron emission device and field emission display | |
| JP2000215792A (ja) | 平面型表示装置の製造方法 | |
| KR100545917B1 (ko) | 표시장치 | |
| JPH0963461A (ja) | 電子放出素子 | |
| KR20010024571A (ko) | 평면장치용 전자방출장치에서의 복수의 세그먼트를 갖는코팅의 형성방법 | |
| JPH1167125A (ja) | 表示装置 | |
| US5994832A (en) | Display device having plural second substrates | |
| JPS6229046A (ja) | 平面型画像表示装置 | |
| JP2000067736A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
| JPH10321168A (ja) | 薄型ディスプレイ・スクリーン用アノード | |
| KR20050112818A (ko) | 전자 방출 소자와 이의 제조 방법 | |
| JP2961422B2 (ja) | 電極の形成方法 | |
| KR20060029074A (ko) | 전자방출 표시장치 및 이의 제조방법 | |
| KR20010046802A (ko) | 집속 전극을 갖는 전계 방출 표시 소자, 그 제조방법 및이를 이용한 전자빔 집속 방법 | |
| JP2000123713A (ja) | 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置 | |
| US20050083267A1 (en) | Method of manufacturing flat display | |
| KR100278745B1 (ko) | 가속전극을 갖는 전계방출 표시소자 및 그 제조방법 | |
| JP3056040B2 (ja) | 薄型表示装置 | |
| JP3487145B2 (ja) | 表示装置 |