JPH0963465A - 電界放出型微小冷陰極およびその製造方法 - Google Patents
電界放出型微小冷陰極およびその製造方法Info
- Publication number
- JPH0963465A JPH0963465A JP21687895A JP21687895A JPH0963465A JP H0963465 A JPH0963465 A JP H0963465A JP 21687895 A JP21687895 A JP 21687895A JP 21687895 A JP21687895 A JP 21687895A JP H0963465 A JPH0963465 A JP H0963465A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- surface side
- insulating layer
- substrate
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 電界放出の均一性が良く、電界放出効率が高
く、かつ消費電力の少ない電界放出型微小冷陰極および
その高精度で再現性の高い簡易な製造方法を提供するこ
と。 【解決手段】 窓部６が形成された基板１と、前記基板
１の第１主面１Ａ側に形成されたｐ+ あるいはｐ型のゲ
ート層３と、前記ゲート層３の前記第１主面側に形成さ
れた第１絶縁層４Ａと、前記第１絶縁層の第１主面側を
被覆すると共に、尖鋭な先端部が前記第１絶縁層から前
記ゲート層に対し非接触状態で前記基板の窓部内に露出
するように形成されたエミッタ５Ａと、前記基板の前記
第１主面側とは反対側の第２主面側に形成された第２絶
縁層４Ｂとを具備する。
く、かつ消費電力の少ない電界放出型微小冷陰極および
その高精度で再現性の高い簡易な製造方法を提供するこ
と。 【解決手段】 窓部６が形成された基板１と、前記基板
１の第１主面１Ａ側に形成されたｐ+ あるいはｐ型のゲ
ート層３と、前記ゲート層３の前記第１主面側に形成さ
れた第１絶縁層４Ａと、前記第１絶縁層の第１主面側を
被覆すると共に、尖鋭な先端部が前記第１絶縁層から前
記ゲート層に対し非接触状態で前記基板の窓部内に露出
するように形成されたエミッタ５Ａと、前記基板の前記
第１主面側とは反対側の第２主面側に形成された第２絶
縁層４Ｂとを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は電界放出型微小冷陰
極およびその製造方法に関する。電界放出型微小冷陰極
は真空マイクロデバイス用の放射電極として欠くことの
できない構成要素である。真空マイクロデバイスは電子
が真空空間を移動するもので、電子の移動速度が大き
く、高速動作および高温動作ができ、放射線損傷を受け
にくい特徴があり、超高速演算素子、マイクロ波素子や
微小表示素子などへの応用が拡大している。
極およびその製造方法に関する。電界放出型微小冷陰極
は真空マイクロデバイス用の放射電極として欠くことの
できない構成要素である。真空マイクロデバイスは電子
が真空空間を移動するもので、電子の移動速度が大き
く、高速動作および高温動作ができ、放射線損傷を受け
にくい特徴があり、超高速演算素子、マイクロ波素子や
微小表示素子などへの応用が拡大している。
【０００２】
【従来の技術】従来、電界放出型微小冷陰極の製造方法
として数種類の方法が提案されている。これら従来法の
欠点はエミッタの寸法を正確に制御することが極めて困
難であり、そのため電界放出の均一性が低く、かつエミ
ッタの先端部の先鋭度に欠けるため電界放出効率が低
く、消費電力の増大をもたらすという欠点があった。
として数種類の方法が提案されている。これら従来法の
欠点はエミッタの寸法を正確に制御することが極めて困
難であり、そのため電界放出の均一性が低く、かつエミ
ッタの先端部の先鋭度に欠けるため電界放出効率が低
く、消費電力の増大をもたらすという欠点があった。
【０００３】このような欠点を解決するため、例えば特
開平６−２６７４０３に開示されているような微小冷陰
極製造方法が開発された。この方法は、エミッタの形成
を異方性エッチングなどのフォトリソグラフィ法で形成
した凹部および窓部の正確な形状に沿って形成された第
１の絶縁層を原形として用い、これにエミッタ層の材料
を充填することにより、エミッタを正確な形状および寸
法に仕上げようとするものである。
開平６−２６７４０３に開示されているような微小冷陰
極製造方法が開発された。この方法は、エミッタの形成
を異方性エッチングなどのフォトリソグラフィ法で形成
した凹部および窓部の正確な形状に沿って形成された第
１の絶縁層を原形として用い、これにエミッタ層の材料
を充填することにより、エミッタを正確な形状および寸
法に仕上げようとするものである。
【０００４】
【発明が解決しようとする課題】しかしながら、特開平
６−２６７４０３に開示されているような従来の電界放
出型微小冷陰極製造方法においては次のような問題があ
る。
６−２６７４０３に開示されているような従来の電界放
出型微小冷陰極製造方法においては次のような問題があ
る。
【０００５】初めに、エミッタ部分を作成したのちに、
ゲートをエミッタ先端に配置することにより電界放出型
微小冷陰極を作成している。このため、ゲート作成時と
エミッタ作成時にそれぞれマスクを行う工程が必要であ
る、そのためゲートの位置合わせの精度が従来よりもや
や正確であるが、依然として満足できる精度を保つこと
ができないとの問題がある。また、構造上からも、基板
の第１主面側からエミッタを作成した後、第２主面側か
らゲートを作成する構造になっており、大面積に多量の
エミッタを作り込むことを考えた場合に精度上の問題が
不十分である。特に、エミッタとゲート間の距離は僅か
なずれがあっても特性に大きな影響を与えることが知ら
れている（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．３８，
ＮＯ．１０，ＯＣＴＯＢＥＲ １９９１，Ｐａｇｅｓ
２３９２〜２３９４に記載されている発明者の論文参
照）。したがって、エミッタとゲート間の距離を制御す
る必要がある。
ゲートをエミッタ先端に配置することにより電界放出型
微小冷陰極を作成している。このため、ゲート作成時と
エミッタ作成時にそれぞれマスクを行う工程が必要であ
る、そのためゲートの位置合わせの精度が従来よりもや
や正確であるが、依然として満足できる精度を保つこと
ができないとの問題がある。また、構造上からも、基板
の第１主面側からエミッタを作成した後、第２主面側か
らゲートを作成する構造になっており、大面積に多量の
エミッタを作り込むことを考えた場合に精度上の問題が
不十分である。特に、エミッタとゲート間の距離は僅か
なずれがあっても特性に大きな影響を与えることが知ら
れている（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，ＶＯＬ．３８，
ＮＯ．１０，ＯＣＴＯＢＥＲ １９９１，Ｐａｇｅｓ
２３９２〜２３９４に記載されている発明者の論文参
照）。したがって、エミッタとゲート間の距離を制御す
る必要がある。
【０００６】本発明は上述の点にかんがみてなされたも
ので、電界放出の均一性が良く、電界放出効率が高く、
かつ消費電力の少ない電界放出型微小冷陰極およびその
高精度で再現性の高い簡易な製造方法を提供することを
目的とする。
ので、電界放出の均一性が良く、電界放出効率が高く、
かつ消費電力の少ない電界放出型微小冷陰極およびその
高精度で再現性の高い簡易な製造方法を提供することを
目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するた
め、発明者は基板の第１主面側に先ずゲートを作成し、
その後で同じ第１主面側にエミッタを作成することによ
り、ゲート部がマスクそのものの役割を果たすという発
想に基づいてエミッタを完成させた。そのため、マスク
の工程数を減らすことが可能となった。また、発明者は
単結晶ｐ+ 領域がエッチンクされにくい性質、すなわち
ｐ+ 領域またはｐｎ接合面においてエッチングを停止す
るという性質をエミッタの作成に応用することに着目し
た。上述したように、基板の第１主面側にゲートとエミ
ッタを作成するようにしたので陽極と対向する際の距離
は基板の厚みで制御できるようになった。
め、発明者は基板の第１主面側に先ずゲートを作成し、
その後で同じ第１主面側にエミッタを作成することによ
り、ゲート部がマスクそのものの役割を果たすという発
想に基づいてエミッタを完成させた。そのため、マスク
の工程数を減らすことが可能となった。また、発明者は
単結晶ｐ+ 領域がエッチンクされにくい性質、すなわち
ｐ+ 領域またはｐｎ接合面においてエッチングを停止す
るという性質をエミッタの作成に応用することに着目し
た。上述したように、基板の第１主面側にゲートとエミ
ッタを作成するようにしたので陽極と対向する際の距離
は基板の厚みで制御できるようになった。
【０００８】よって、本発明の電界放出型微小冷陰極
は、窓部が形成された基板と、前記基板の第１主面側に
形成されたｐ+ あるいはｐ型のゲート層と、前記ゲート
層の前記第１主面側に形成された第１絶縁層と、前記第
１絶縁層の第１主面側を被覆すると共に、尖鋭な先端部
が前記第１絶縁層から前記ゲート層に対し非接触状態で
前記基板の窓部内に露出するように形成されたエミッタ
と、前記基板の前記第１主面側とは反対側の第２主面側
に形成された第２絶縁層と、を具備することを特徴とす
る。
は、窓部が形成された基板と、前記基板の第１主面側に
形成されたｐ+ あるいはｐ型のゲート層と、前記ゲート
層の前記第１主面側に形成された第１絶縁層と、前記第
１絶縁層の第１主面側を被覆すると共に、尖鋭な先端部
が前記第１絶縁層から前記ゲート層に対し非接触状態で
前記基板の窓部内に露出するように形成されたエミッタ
と、前記基板の前記第１主面側とは反対側の第２主面側
に形成された第２絶縁層と、を具備することを特徴とす
る。
【０００９】また、本発明の電界放出型微小冷陰極の製
造方法は、ｎ型Ｓｉ単結晶基板表面の第１主面側にイオ
ン打ち込みによりｐ+ あるいはｐ型層からなるゲート層
を部分的に形成する工程と、前記打ち込み部以外の部分
を少なくとも先端部が尖鋭となるように凹部を刻設する
工程と、前記凹部を含む前記基板の第１主面側に第１絶
縁層を形成する工程と、前記第１絶縁層の第１主面側の
形状に沿って先端部が尖鋭なエミッタおよび前記ゲート
層と電気的に導通するゲート材料層を形成する工程と、
前記基板の第１主面側とは反対側の第２主面側に第２絶
縁層を形成する工程と、前記基板の第２主面側から窓部
を穿設し、前記ゲート層を露出する工程と、前記エミッ
タの少なくとも先端部に対応する部分の前記第１絶縁層
を除去して前記エミッタを露出させる工程とを具備し、
ゲートとエミッタの相対的な位置関係が自己整合的に決
定するように構成したことを特徴とする。
造方法は、ｎ型Ｓｉ単結晶基板表面の第１主面側にイオ
ン打ち込みによりｐ+ あるいはｐ型層からなるゲート層
を部分的に形成する工程と、前記打ち込み部以外の部分
を少なくとも先端部が尖鋭となるように凹部を刻設する
工程と、前記凹部を含む前記基板の第１主面側に第１絶
縁層を形成する工程と、前記第１絶縁層の第１主面側の
形状に沿って先端部が尖鋭なエミッタおよび前記ゲート
層と電気的に導通するゲート材料層を形成する工程と、
前記基板の第１主面側とは反対側の第２主面側に第２絶
縁層を形成する工程と、前記基板の第２主面側から窓部
を穿設し、前記ゲート層を露出する工程と、前記エミッ
タの少なくとも先端部に対応する部分の前記第１絶縁層
を除去して前記エミッタを露出させる工程とを具備し、
ゲートとエミッタの相対的な位置関係が自己整合的に決
定するように構成したことを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明にかかる電界放出型
微小冷陰極の製造方法を図面に基づいて説明する。
微小冷陰極の製造方法を図面に基づいて説明する。
【００１１】図１〜３は本発明の電界放出型微小冷陰極
の製造方法を工程順に前期、中期、後期に分割して説明
する図であり、（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）は各図の工程をさらに細分して示す図である。
の製造方法を工程順に前期、中期、後期に分割して説明
する図であり、（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）は各図の工程をさらに細分して示す図である。
【００１２】図１（ａ）に示す工程において、ｎ型Ｓｉ
単結晶基板１の表面の第１主面１Ａ側にレジスト２を塗
布する。
単結晶基板１の表面の第１主面１Ａ側にレジスト２を塗
布する。
【００１３】図１（ｂ）に示す工程において、ｎ型Ｓｉ
単結晶基板１の表面の第１主面１Ａ側のレジスト２をパ
ターニングする。
単結晶基板１の表面の第１主面１Ａ側のレジスト２をパ
ターニングする。
【００１４】図１（ｃ）に示す工程において、ｎ型Ｓｉ
単結晶基板１の表面の第１主面１Ａ側にイオン打ち込み
によりｐ+ 層あるいはｐ型層からなるゲート層３を部分
的に形成する。
単結晶基板１の表面の第１主面１Ａ側にイオン打ち込み
によりｐ+ 層あるいはｐ型層からなるゲート層３を部分
的に形成する。
【００１５】図１（ｄ）に示す工程において、レジスト
２を除去する。
２を除去する。
【００１６】図１（ｅ）に示す工程において、ＫＯＨ
（水酸化カリウム）水溶液やＥＤＰ（エチレンジアミン
ピロカテコール）溶液などの異方性エッチング液を用い
て、前記打ち込み部以外の部分を少なくとも先端部が尖
鋭となるように凹部またはへこみ７（図面では逆ピラミ
ッド型）を刻設する。このへこみ７が後の工程でエミッ
タ５Ａとなる部分の鋳型として使用される。図１（ｅ）
の工程において、単結晶ｐ+ 領域がエッチンクされにく
い性質が利用されている。
（水酸化カリウム）水溶液やＥＤＰ（エチレンジアミン
ピロカテコール）溶液などの異方性エッチング液を用い
て、前記打ち込み部以外の部分を少なくとも先端部が尖
鋭となるように凹部またはへこみ７（図面では逆ピラミ
ッド型）を刻設する。このへこみ７が後の工程でエミッ
タ５Ａとなる部分の鋳型として使用される。図１（ｅ）
の工程において、単結晶ｐ+ 領域がエッチンクされにく
い性質が利用されている。
【００１７】図２（ａ）に示す工程において、シリコン
基板１の第１主面１Ａ側面および第２主面１Ｂ側面にそ
れぞれ熱酸化により酸化シリコン膜の第１絶縁層４Ａお
よび第２絶縁層４Ｂを形成する。第１絶縁層４Ａは上記
凹部７の中にその形状に沿って形成される。第１主面１
Ａ側面および第２主面１Ｂ側面の両面に酸化シリコン膜
を同時に形成する必要はない。
基板１の第１主面１Ａ側面および第２主面１Ｂ側面にそ
れぞれ熱酸化により酸化シリコン膜の第１絶縁層４Ａお
よび第２絶縁層４Ｂを形成する。第１絶縁層４Ａは上記
凹部７の中にその形状に沿って形成される。第１主面１
Ａ側面および第２主面１Ｂ側面の両面に酸化シリコン膜
を同時に形成する必要はない。
【００１８】図２（ｂ）に示す工程において、レジスト
２をシリコン基板１の第１主面１Ａ側面および第２主面
１Ｂ側面に塗布した後、露光してパターンを作成する。
裏面も行うが必ずしも同時に行う必要はない。
２をシリコン基板１の第１主面１Ａ側面および第２主面
１Ｂ側面に塗布した後、露光してパターンを作成する。
裏面も行うが必ずしも同時に行う必要はない。
【００１９】図２（ｃ）に示す工程において、ＢＨＦ
（バッファードフッ酸）等で酸化シリコン膜を除去し、
シリコン基板１に窓を開ける。
（バッファードフッ酸）等で酸化シリコン膜を除去し、
シリコン基板１に窓を開ける。
【００２０】図２（ｄ）に示す工程において、レジスト
２を除去する。
２を除去する。
【００２１】図２（ｅ）に示す工程において、Ｗ、Ｍ
ｏ、Ｓｉ、ＷＳｉ2 、ＬａＢ6 、ダイヤモンド等に代表
されるエミッタ・ゲート材料５を堆積する。エミッタ・
ゲート材料５は第１絶縁層４Ａの第１主面１Ａ側を被覆
する。エミッタ・ゲート材料５は、後述するようにエミ
ッタ５Ａとゲート配線５Ｂに分離するが、必ずしもエミ
ッタ５Ａとゲート配線５Ｂは同じ材料である必要はな
い。エミッタ５Ａとゲート配線５Ｂが異なる材料からで
きている場合には、後述のエミッタ５Ａとゲート配線５
Ｂをそれぞれの位置に堆積する工程が必要となるが、代
わりに図３（ａ）の工程と図３（ｂ）の工程は不要とな
る。
ｏ、Ｓｉ、ＷＳｉ2 、ＬａＢ6 、ダイヤモンド等に代表
されるエミッタ・ゲート材料５を堆積する。エミッタ・
ゲート材料５は第１絶縁層４Ａの第１主面１Ａ側を被覆
する。エミッタ・ゲート材料５は、後述するようにエミ
ッタ５Ａとゲート配線５Ｂに分離するが、必ずしもエミ
ッタ５Ａとゲート配線５Ｂは同じ材料である必要はな
い。エミッタ５Ａとゲート配線５Ｂが異なる材料からで
きている場合には、後述のエミッタ５Ａとゲート配線５
Ｂをそれぞれの位置に堆積する工程が必要となるが、代
わりに図３（ａ）の工程と図３（ｂ）の工程は不要とな
る。
【００２２】図３（ａ）に示す工程において、レジスト
２をパターニングする。
２をパターニングする。
【００２３】図３（ｂ）に示す工程において、エミッタ
５の材料をエッチングする。先のとがったエミッタ５Ａ
を形成し、ゲート層３と電気的に導通するゲート材料層
すなわちゲート配線５Ｂを形成する。
５の材料をエッチングする。先のとがったエミッタ５Ａ
を形成し、ゲート層３と電気的に導通するゲート材料層
すなわちゲート配線５Ｂを形成する。
【００２４】図３（ｃ）に示す工程において、レジスト
２を除去して、エッチング保護膜としてＳｉ3 Ｎ4 を堆
積する。
２を除去して、エッチング保護膜としてＳｉ3 Ｎ4 を堆
積する。
【００２５】図３（ｄ）に示す工程において、シリコン
基板１の第２主面１Ｂ側からエッチングする。シリコン
基板１のエッチングをｐ+ 層またはｐ型層３で停止させ
る。このようにして、窓部６が穿設され、ゲート層３が
露出される。
基板１の第２主面１Ｂ側からエッチングする。シリコン
基板１のエッチングをｐ+ 層またはｐ型層３で停止させ
る。このようにして、窓部６が穿設され、ゲート層３が
露出される。
【００２６】エッチングの停止は次の方法で行う。 （１）ＫＯＨ（水酸化カリウム）水溶液あるいはＥＤＰ
（エチレンジアミンピロカテコール）溶液等に代表され
る異方性エッチング水溶液でエッチングするとｐ型層ま
たはｐ+ 層３が残る。 （２）ｐｎ接合に順バイアスを加えながら上記溶液を用
いてエッチングすると、接合部分で自動的にエッチング
が停止する。この場合、（１）でｐ+ である必要はな
く、ｐｎ接合であれば良い。
（エチレンジアミンピロカテコール）溶液等に代表され
る異方性エッチング水溶液でエッチングするとｐ型層ま
たはｐ+ 層３が残る。 （２）ｐｎ接合に順バイアスを加えながら上記溶液を用
いてエッチングすると、接合部分で自動的にエッチング
が停止する。この場合、（１）でｐ+ である必要はな
く、ｐｎ接合であれば良い。
【００２７】図３（ｅ）に示す工程において、シリコン
基板１をエッチングした後、エミッタの少なくとも先端
部に対応する部分の酸化シリコン膜の第１絶縁層４Ａを
ＢＨＦ等でエッチングして開口８を形成し、ここからエ
ミッタ５Ａを窓部６の中に露出させる。ここでＳｉ3 Ｎ
4 を除去しても良い。エミッタ５Ａは第１絶縁層４Ａの
開口８からｐ型層３に接触しないよう基板１の窓部６に
突入する尖鋭な先端部を有する。なお、図３（ｅ）は本
発明による電界放出型微小冷陰極の断面図となる。
基板１をエッチングした後、エミッタの少なくとも先端
部に対応する部分の酸化シリコン膜の第１絶縁層４Ａを
ＢＨＦ等でエッチングして開口８を形成し、ここからエ
ミッタ５Ａを窓部６の中に露出させる。ここでＳｉ3 Ｎ
4 を除去しても良い。エミッタ５Ａは第１絶縁層４Ａの
開口８からｐ型層３に接触しないよう基板１の窓部６に
突入する尖鋭な先端部を有する。なお、図３（ｅ）は本
発明による電界放出型微小冷陰極の断面図となる。
【００２８】
【実施例】発明者が本発明の方法を実験したときの主要
な数値は次のようである。
な数値は次のようである。
【００２９】図１（ｂ）に示す工程において、レジスト
を直径２μｍの範囲でマスクした。図１（ｃ）に示す工
程において、ＢＦ2 +ガスを１４０ｋｅＶ（Ｂ+ ３３ｋｅ
Ｖ相当）で１×１０16ｃｍ-2注入した。
を直径２μｍの範囲でマスクした。図１（ｃ）に示す工
程において、ＢＦ2 +ガスを１４０ｋｅＶ（Ｂ+ ３３ｋｅ
Ｖ相当）で１×１０16ｃｍ-2注入した。
【００３０】図１（ｄ）に示す工程において、１０００
℃、３時間の活性化、拡散アニールを使用した。
℃、３時間の活性化、拡散アニールを使用した。
【００３１】図１（ｅ）に示す工程において、４０℃の
ＫＯＨ（水酸化カリウム）水溶液の異方性エッチング液
を用いて２０分間エッチングした。
ＫＯＨ（水酸化カリウム）水溶液の異方性エッチング液
を用いて２０分間エッチングした。
【００３２】図２（ａ）に示す工程において、シリコン
基板１の第１主面１Ａ側面に１０００℃で２４分間のウ
エット熱酸化により厚さ０．３μｍの酸化シリコン膜の
第１絶縁層４Ａを形成した。
基板１の第１主面１Ａ側面に１０００℃で２４分間のウ
エット熱酸化により厚さ０．３μｍの酸化シリコン膜の
第１絶縁層４Ａを形成した。
【００３３】図２（ｅ）に示す工程において、ＷＳｉ2
のエミッタ・ゲート材料５を１μｍ堆積した。
のエミッタ・ゲート材料５を１μｍ堆積した。
【００３４】図３（ｃ）に示す工程において、エッチン
グ保護膜としてＷＳｉ2 上にＳｉ3Ｎ4 をプラズマＣＶ
Ｄ法で０．５μｍ堆積した。
グ保護膜としてＷＳｉ2 上にＳｉ3Ｎ4 をプラズマＣＶ
Ｄ法で０．５μｍ堆積した。
【００３５】
【発明の効果】本発明の電界放出型微小冷陰極の製造方
法では、ｐ+ 層またはｐ型層を予め基板に形成した後、
これがエッチングされにくい性質を利用して、凹部を基
板に形成し、前記凹部にエミッタ材料を作成するように
構成し、かつｐｎ接合面においてエッチングが停止する
性質を利用して、基板の第２主面側からのエッチングを
ｐ型層またはｐ+ 層で停止させるように構成したので、
ゲート位置に応じてエミッタの位置が決定し、エミッタ
とゲートを自己整合的に形成することができ、特性にば
らつきの無い製品を再現性良く製造できる効果がある。
また、上記方法で製作した電界放出型微小冷陰極は寸法
が精密であるので、電界放出の均一性が良く、電界放出
効率が高く、かつ消費電力が少ないという効果がある。
また、エミッタとゲートが基板の同じ第１主面側に形成
されているので配線上有利という効果もある。
法では、ｐ+ 層またはｐ型層を予め基板に形成した後、
これがエッチングされにくい性質を利用して、凹部を基
板に形成し、前記凹部にエミッタ材料を作成するように
構成し、かつｐｎ接合面においてエッチングが停止する
性質を利用して、基板の第２主面側からのエッチングを
ｐ型層またはｐ+ 層で停止させるように構成したので、
ゲート位置に応じてエミッタの位置が決定し、エミッタ
とゲートを自己整合的に形成することができ、特性にば
らつきの無い製品を再現性良く製造できる効果がある。
また、上記方法で製作した電界放出型微小冷陰極は寸法
が精密であるので、電界放出の均一性が良く、電界放出
効率が高く、かつ消費電力が少ないという効果がある。
また、エミッタとゲートが基板の同じ第１主面側に形成
されているので配線上有利という効果もある。
【図１】本発明の電界放出型微小冷陰極の製造方法の前
期工程を説明する図であり、（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）はこの工程をさらに工程順に細分して示す図であ
る。
期工程を説明する図であり、（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）はこの工程をさらに工程順に細分して示す図であ
る。
【図２】本発明の電界放出型微小冷陰極の製造方法の中
期工程を説明する図であり、（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）はこの工程をさらに工程順に細分して示す図であ
る。
期工程を説明する図であり、（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）はこの工程をさらに工程順に細分して示す図であ
る。
【図３】本発明の電界放出型微小冷陰極の製造方法の後
期工程を説明する図であり、（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）はこの工程をさらに工程順に細分して示す図であ
る。
期工程を説明する図であり、（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）はこの工程をさらに工程順に細分して示す図であ
る。
１ ｎ型Ｓｉ単結晶基板 １Ａ 第１主面 １Ｂ 第２主面 ２ レジスト ３ ｐ+ 層またはｐ型層 ４Ａ 第１絶縁層 ４Ｂ 第２絶縁層 ５ エミッタ・ゲート材料 ５Ａ エミッタ ５Ｂ ゲート配線 ６ 窓部 ７ 凹部またはへこみ ８ 開口
Claims (2)
- 【請求項１】 窓部が形成された基板と、 前記基板の第１主面側に形成されたｐ+ あるいはｐ型の
ゲート層と、 前記ゲート層の前記第１主面側に形成された第１絶縁層
と、 前記第１絶縁層の第１主面側を被覆すると共に、尖鋭な
先端部が前記第１絶縁層から前記ゲート層に対し非接触
状態で前記基板の窓部内に露出するように形成されたエ
ミッタと、 前記基板の前記第１主面側とは反対側の第２主面側に形
成された第２絶縁層と、 を具備することを特徴とする電界放出型微小冷陰極。 - 【請求項２】 ｎ型Ｓｉ単結晶基板表面の第１主面側に
イオン打ち込みによりｐ+ あるいはｐ型層からなるゲー
ト層を部分的に形成する工程と、 前記打ち込み部以外の部分を少なくとも先端部が尖鋭と
なるように凹部を刻設する工程と、 前記凹部を含む前記基板の第１主面側に第１絶縁層を形
成する工程と、 前記第１絶縁層の第１主面側の形状に沿って先端部が尖
鋭なエミッタおよび前記ゲート層と電気的に導通するゲ
ート材料層を形成する工程と、 前記基板の第１主面側とは反対側の第２主面側に第２絶
縁層を形成する工程と、 前記基板の第２主面側から窓部を穿設し、前記ゲート層
を露出する工程と、 前記エミッタの少なくとも先端部に対応する部分の前記
第１絶縁層を除去して前記エミッタを露出させる工程
と、 を具備し、ゲートとエミッタの相対的な位置関係が自己
整合的に決定するように構成したことを特徴とする電界
放出型微小冷陰極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21687895A JPH0963465A (ja) | 1995-08-25 | 1995-08-25 | 電界放出型微小冷陰極およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21687895A JPH0963465A (ja) | 1995-08-25 | 1995-08-25 | 電界放出型微小冷陰極およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0963465A true JPH0963465A (ja) | 1997-03-07 |
Family
ID=16695335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21687895A Withdrawn JPH0963465A (ja) | 1995-08-25 | 1995-08-25 | 電界放出型微小冷陰極およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0963465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435265C (zh) * | 2005-03-16 | 2008-11-19 | 毕明光 | 利用核径迹技术制造场发射真空微电子器件及显示器 |
-
1995
- 1995-08-25 JP JP21687895A patent/JPH0963465A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100435265C (zh) * | 2005-03-16 | 2008-11-19 | 毕明光 | 利用核径迹技术制造场发射真空微电子器件及显示器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0495227A1 (en) | Method of forming planar vacuum microelectronic devices with self aligned anode | |
| JP3226238B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| US5627427A (en) | Silicon tip field emission cathodes | |
| US5457355A (en) | Asymmetrical field emitter | |
| EP0633594B1 (en) | Field-emission element having a cathode with a small radius and method for fabricating the element | |
| US6448100B1 (en) | Method for fabricating self-aligned field emitter tips | |
| US5049460A (en) | Method for producing beam-shaping diaphragms for lithographic devices | |
| US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
| US5494179A (en) | Field-emitter having a sharp apex and small-apertured gate and method for fabricating emitter | |
| US5618217A (en) | Method for fabrication of discrete dynode electron multipliers | |
| JPH0963465A (ja) | 電界放出型微小冷陰極およびその製造方法 | |
| JPH06196086A (ja) | 電界放出陰極及びその形成方法 | |
| US5607335A (en) | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material | |
| KR0174126B1 (ko) | 전계 방출형 전자 총 제조 방법 | |
| Campisi et al. | Microfabrication of field emission devices for vacuum integrated circuits using orientation dependent etching | |
| US6121066A (en) | Method for fabricating a field emission display | |
| KR100246254B1 (ko) | 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법 | |
| US5924903A (en) | Method of fabricating a cold cathode for field emission | |
| JPH0612963A (ja) | 静電型マイクロリレーの製造方法 | |
| JPH1079223A (ja) | 電界放出型微小冷陰極およびその製造方法 | |
| JPH06310029A (ja) | 電子銃および量子細線の製造方法 | |
| JPH05174703A (ja) | 電界放出型素子とその製造方法 | |
| KR19980019609A (ko) | 전계방출 소자 제조방법 | |
| JP2002014116A (ja) | ナノプローブ装置及びその製造方法 | |
| KR100199924B1 (ko) | 몰드법을 이용한 다이아몬드 3극 필드 에미터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |