JPH0964186A - 配線設計方法及び半導体装置 - Google Patents
配線設計方法及び半導体装置Info
- Publication number
- JPH0964186A JPH0964186A JP7218922A JP21892295A JPH0964186A JP H0964186 A JPH0964186 A JP H0964186A JP 7218922 A JP7218922 A JP 7218922A JP 21892295 A JP21892295 A JP 21892295A JP H0964186 A JPH0964186 A JP H0964186A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- wiring
- adjacent
- grid
- crosstalk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】クロストークを低減し且つ配線密度の低下を抑
制する 【解決手段】信号線１１に隣接した信号線１２から信号
線１１へのクロストークノイズをより効果的に低減する
ために、信号線１１の後段側部分とグランド線との間に
容量素子４２を接続する。容量素子４２は、配線設計後
に、配線領域４３に配列されたものから選択する。ま
た、隣接配線長の制限なしに配線設計し、隣接信号線間
のクロストークが問題になる隣接信号線を抽出し、抽出
された隣接信号線の一方側の所定領域内のグリッドを他
方側信号線から離れる方向へ所定距離平行移動させ、該
所定領域内の配線を削除し、削除された該配線を再度配
線設計する。
制する 【解決手段】信号線１１に隣接した信号線１２から信号
線１１へのクロストークノイズをより効果的に低減する
ために、信号線１１の後段側部分とグランド線との間に
容量素子４２を接続する。容量素子４２は、配線設計後
に、配線領域４３に配列されたものから選択する。ま
た、隣接配線長の制限なしに配線設計し、隣接信号線間
のクロストークが問題になる隣接信号線を抽出し、抽出
された隣接信号線の一方側の所定領域内のグリッドを他
方側信号線から離れる方向へ所定距離平行移動させ、該
所定領域内の配線を削除し、削除された該配線を再度配
線設計する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置製造の
ための配線設計方法及びこれを用いて製造された半導体
装置に関する。
ための配線設計方法及びこれを用いて製造された半導体
装置に関する。
【０００２】
【従来の技術】図９（Ａ）に示す如く、信号線１１と信
号線１２とが互いに隣接している場合のクロストークノ
イズを考える。信号線１１の前段側及び後段側はそれそ
れインバータ１３の出力端及びインバータ１４の入力端
に接続され、信号線１２の前段側及び後段側はそれぞれ
インバータ１５の出力端及びインバータ１６の入力端に
接続されている。信号線１１が固定レベルのときに、信
号線１２に図９（Ｃ）に示すようなパルス信号１２Ｓが
通ると、信号線１２と信号線１１との間の結合容量によ
り、信号線１１には図９（Ｃ）に示すようなクロストー
クノイズ１１Ｓが生ずる。
号線１２とが互いに隣接している場合のクロストークノ
イズを考える。信号線１１の前段側及び後段側はそれそ
れインバータ１３の出力端及びインバータ１４の入力端
に接続され、信号線１２の前段側及び後段側はそれぞれ
インバータ１５の出力端及びインバータ１６の入力端に
接続されている。信号線１１が固定レベルのときに、信
号線１２に図９（Ｃ）に示すようなパルス信号１２Ｓが
通ると、信号線１２と信号線１１との間の結合容量によ
り、信号線１１には図９（Ｃ）に示すようなクロストー
クノイズ１１Ｓが生ずる。
【０００３】半導体集積回路では、回路素子の微細化に
より隣接配線の間隔が短縮されてその結合容量が増大
し、クロストークノイズが大きくなり、また、動作の高
速化によりパルスエッジの傾斜が急になってクロストー
クノイズが大きくなり、さらに、低電源電圧化によりノ
イズマージンが減少している。このため、クロストーク
ノイズによる誤動作の防止が課題となっている。クロス
トークにより信号伝播に遅れ又は進みが生じてタイミン
グがずれることについても同様である。
より隣接配線の間隔が短縮されてその結合容量が増大
し、クロストークノイズが大きくなり、また、動作の高
速化によりパルスエッジの傾斜が急になってクロストー
クノイズが大きくなり、さらに、低電源電圧化によりノ
イズマージンが減少している。このため、クロストーク
ノイズによる誤動作の防止が課題となっている。クロス
トークにより信号伝播に遅れ又は進みが生じてタイミン
グがずれることについても同様である。
【０００４】図１０は、クロストークの問題を低減する
ための従来の配線設計方法を示す。図中、Ｘ１〜Ｘ２０
及びＹ１〜Ｙ７はそれぞれＸグリッド及びＹグリッドで
あり、グリッドに沿って自動的に配線設計される。１
１、１２及び１７は第１配線層の信号線であり、ハッチ
ングを施した２１及び２２は第２配線層の信号線であ
り、３１、３２及び３３は第１配線層の配線と第２配線
層の配線との間を接続するためのコンタクトである。
ための従来の配線設計方法を示す。図中、Ｘ１〜Ｘ２０
及びＹ１〜Ｙ７はそれぞれＸグリッド及びＹグリッドで
あり、グリッドに沿って自動的に配線設計される。１
１、１２及び１７は第１配線層の信号線であり、ハッチ
ングを施した２１及び２２は第２配線層の信号線であ
り、３１、３２及び３３は第１配線層の配線と第２配線
層の配線との間を接続するためのコンタクトである。
【０００５】同一配線層内での配線が交差しないように
するために、第１配線層ではＹグリッドに沿って配線さ
れ、第２配線層ではＸグリッドに沿って配線される。信
号線１２の方が信号線１１よりも先に配線されており、
かつ、信号線１２に隣接して信号線１１を配線する場合
には、信号線１１の長さが、与えられた距離Ｌmaxに達
すると、矢印で示すように、信号線１２から２グリッド
間隔離れるために信号線２２が形成され、次いで信号線
１２に平行に信号線１７が形成される。
するために、第１配線層ではＹグリッドに沿って配線さ
れ、第２配線層ではＸグリッドに沿って配線される。信
号線１２の方が信号線１１よりも先に配線されており、
かつ、信号線１２に隣接して信号線１１を配線する場合
には、信号線１１の長さが、与えられた距離Ｌmaxに達
すると、矢印で示すように、信号線１２から２グリッド
間隔離れるために信号線２２が形成され、次いで信号線
１２に平行に信号線１７が形成される。
【０００６】
【発明が解決しようとする課題】しかし、配線間隔が必
要以上に長くなり、かつ、クロストークが問題にならな
い信号線についても隣接配線長が距離Ｌmaxを越えると
一律に配線間隔が広げられるので、配線密度が低下する
原因となっていた。また、隣接配線長が同じ場合に、で
きるだけクロストークノイズが低減するようにすること
により、すなわち、より効果的にクロストークノイズを
低減することにより、隣接配線長を長くして配線密度を
高くすることが可能となる。
要以上に長くなり、かつ、クロストークが問題にならな
い信号線についても隣接配線長が距離Ｌmaxを越えると
一律に配線間隔が広げられるので、配線密度が低下する
原因となっていた。また、隣接配線長が同じ場合に、で
きるだけクロストークノイズが低減するようにすること
により、すなわち、より効果的にクロストークノイズを
低減することにより、隣接配線長を長くして配線密度を
高くすることが可能となる。
【０００７】本発明の第１目的は、このような点に鑑
み、より効果的にクロストークノイズを低減することが
できる配線設計方法及び半導体装置を提供することにあ
る。本発明の第２目的は、クロストークを低減し且つ配
線密度の低下を抑制することができる配線設計方法及び
半導体装置を提供することにある。
み、より効果的にクロストークノイズを低減することが
できる配線設計方法及び半導体装置を提供することにあ
る。本発明の第２目的は、クロストークを低減し且つ配
線密度の低下を抑制することができる配線設計方法及び
半導体装置を提供することにある。
【０００８】
【課題を解決するための手段及びその作用効果】第１発
明に係る半導体装置では、第１信号線に隣接した第２信
号線から該第１信号線へのクロストークノイズを低減す
るために、該第１信号線の後段側部分に、該後段側部分
と固定電位との間の容量を増加させる容量手段を備えて
いる。この第１発明の原理を以下に説明する。
明に係る半導体装置では、第１信号線に隣接した第２信
号線から該第１信号線へのクロストークノイズを低減す
るために、該第１信号線の後段側部分に、該後段側部分
と固定電位との間の容量を増加させる容量手段を備えて
いる。この第１発明の原理を以下に説明する。
【０００９】図９（Ａ）において、固定電位の信号線１
１に対し信号線１２上のパルス信号１２Ｓにより信号線
１１に生ずるクロストークノイズは、図９（Ｂ）に示す
ような集中定数線路モデルで解析可能である。図９
（Ｂ）において、 Ｃc：信号線１１と信号線１２との間の結合容量 Ｃg：信号線１１又は信号線１２とグランド電位との間
の容量 Ｒ1：信号線１１の中央点Ｃ１と隣接配線部の一端Ａ又
は他端Ｂとの間の配線抵抗 Ｒon：インバータ１３のオン抵抗 である。
１に対し信号線１２上のパルス信号１２Ｓにより信号線
１１に生ずるクロストークノイズは、図９（Ｂ）に示す
ような集中定数線路モデルで解析可能である。図９
（Ｂ）において、 Ｃc：信号線１１と信号線１２との間の結合容量 Ｃg：信号線１１又は信号線１２とグランド電位との間
の容量 Ｒ1：信号線１１の中央点Ｃ１と隣接配線部の一端Ａ又
は他端Ｂとの間の配線抵抗 Ｒon：インバータ１３のオン抵抗 である。
【００１０】図９（Ｃ）に示すクロストークノイズ１１
Ｓは、信号線１１に容量を付加することにより低減する
ことができる。この場合、付加した容量により動作速度
が低下するので、より小さな容量でクロストークノイズ
１１Ｓを低減することが好ましい。信号線１１の隣接配
線部一端Ａ、中央点Ｃ１又は隣接配線部他端Ｂとグラン
ド電位との間に容量Ｃg’を付加した場合の集中定数線
路モデルをそれぞれ図４（Ａ）、（Ｂ）、（Ｃ）に示
す。
Ｓは、信号線１１に容量を付加することにより低減する
ことができる。この場合、付加した容量により動作速度
が低下するので、より小さな容量でクロストークノイズ
１１Ｓを低減することが好ましい。信号線１１の隣接配
線部一端Ａ、中央点Ｃ１又は隣接配線部他端Ｂとグラン
ド電位との間に容量Ｃg’を付加した場合の集中定数線
路モデルをそれぞれ図４（Ａ）、（Ｂ）、（Ｃ）に示
す。
【００１１】パルス信号１２Ｓは正弦波の重ね合わせで
表すことができるので、信号線１２の中央点Ｃ２の電位
がＶdd・ｓｉｎ（ωｔ）のときの信号線１１の中央点Ｃ
１の電位振幅を、図４（Ａ）、（Ｂ）及び（Ｃ）の場合
について調べる。ここに、ωは角周波数であり、ｔは時
間である。図４（Ａ）、（Ｂ）及び（Ｃ）の中央点Ｃ１
の電位振幅をそれぞれΔＶＡ、ΔＶＢ、ΔＶＣとし、ｊ
を虚数単位とすると、これらとＶddとの振幅比は次式で
表される。 ΔＶＡ／Ｖdd＝ｊωＣc ／［１／｛１／
（１／Ｒon＋ｊωＣg’）＋Ｒ１｝＋ｊω（Ｃc＋Ｃ
g）］ ・・・（１） ΔＶＢ／Ｖdd＝ｊωＣc ／｛１／（Ｒon＋Ｒ１）＋ｊω（Ｃc＋Ｃg） ＋１／Ｒ１＋ｊωＣg｝ ・・・（２） ΔＶＣ／Ｖdd＝ｊωＣc ／｛１／（Ｒon＋Ｒ１）＋ｊω（Ｃc＋Ｃg） ＋ｊωＣg｝ ・・・（３） 上式（２）の右辺分母は上式（３）の右辺分母よりも１
／Ｒ１だけ大きいので、角周波数ωによらず常にΔＶＢ
＜ΔＶＣとなる。次に、ΔＶＡとΔＶＢとの大小関係を
調べる。クロストークが問題になるような隣接配線長で
は一般にＲ１＞＞Ｒonとなるので、上式（１）及び
（２）において、Ｒon＝０と近似すると、式（１）及び
（２）はそれぞれ、 ΔＶＡ／Ｖdd＝ｊωＣc Ｒ１／｛１＋ｊω（Ｃc＋Ｃg）Ｒ１｝・・・（４） ΔＶＢ／Ｖdd＝ｊωＣcＲ１ ／｛２＋ｊω（Ｃc＋Ｃg＋Ｃg’）Ｒ１｝ ・・・（５） となる。上式（５）の右辺分母は上式（４）の右辺分母
よりもＣg’Ｒ１だけ大きいので、角周波数ωによらず
常にΔＶＢ＜ΔＶＡとなる。
表すことができるので、信号線１２の中央点Ｃ２の電位
がＶdd・ｓｉｎ（ωｔ）のときの信号線１１の中央点Ｃ
１の電位振幅を、図４（Ａ）、（Ｂ）及び（Ｃ）の場合
について調べる。ここに、ωは角周波数であり、ｔは時
間である。図４（Ａ）、（Ｂ）及び（Ｃ）の中央点Ｃ１
の電位振幅をそれぞれΔＶＡ、ΔＶＢ、ΔＶＣとし、ｊ
を虚数単位とすると、これらとＶddとの振幅比は次式で
表される。 ΔＶＡ／Ｖdd＝ｊωＣc ／［１／｛１／
（１／Ｒon＋ｊωＣg’）＋Ｒ１｝＋ｊω（Ｃc＋Ｃ
g）］ ・・・（１） ΔＶＢ／Ｖdd＝ｊωＣc ／｛１／（Ｒon＋Ｒ１）＋ｊω（Ｃc＋Ｃg） ＋１／Ｒ１＋ｊωＣg｝ ・・・（２） ΔＶＣ／Ｖdd＝ｊωＣc ／｛１／（Ｒon＋Ｒ１）＋ｊω（Ｃc＋Ｃg） ＋ｊωＣg｝ ・・・（３） 上式（２）の右辺分母は上式（３）の右辺分母よりも１
／Ｒ１だけ大きいので、角周波数ωによらず常にΔＶＢ
＜ΔＶＣとなる。次に、ΔＶＡとΔＶＢとの大小関係を
調べる。クロストークが問題になるような隣接配線長で
は一般にＲ１＞＞Ｒonとなるので、上式（１）及び
（２）において、Ｒon＝０と近似すると、式（１）及び
（２）はそれぞれ、 ΔＶＡ／Ｖdd＝ｊωＣc Ｒ１／｛１＋ｊω（Ｃc＋Ｃg）Ｒ１｝・・・（４） ΔＶＢ／Ｖdd＝ｊωＣcＲ１ ／｛２＋ｊω（Ｃc＋Ｃg＋Ｃg’）Ｒ１｝ ・・・（５） となる。上式（５）の右辺分母は上式（４）の右辺分母
よりもＣg’Ｒ１だけ大きいので、角周波数ωによらず
常にΔＶＢ＜ΔＶＡとなる。
【００１２】以上のことから、容量Ｃg’の付加に対し
上記振幅比が最小になるのは、角周波数ωによらず図４
（Ｂ）の場合であり、この場合に図９に示すようなパル
ス信号１２Ｓに対しクロストークノイズ１１Ｓの最大値
ΔＶが最小になることが期待できる。また、信号線１１
上の中央点Ｃ１でΔＶを最小にすることができる場合、
信号線１１上の後段側についても同様にΔＶを最小にす
ることが期待できる。各種条件の下でシミュレーション
を行ったところ、期待通り、信号線１１の後段側に容量
を付加した場合が最も効果的にクロストークノイズ１１
Ｓを低減することができるという結果が得られた。
上記振幅比が最小になるのは、角周波数ωによらず図４
（Ｂ）の場合であり、この場合に図９に示すようなパル
ス信号１２Ｓに対しクロストークノイズ１１Ｓの最大値
ΔＶが最小になることが期待できる。また、信号線１１
上の中央点Ｃ１でΔＶを最小にすることができる場合、
信号線１１上の後段側についても同様にΔＶを最小にす
ることが期待できる。各種条件の下でシミュレーション
を行ったところ、期待通り、信号線１１の後段側に容量
を付加した場合が最も効果的にクロストークノイズ１１
Ｓを低減することができるという結果が得られた。
【００１３】したがって、本第１発明によれば、より効
果的にクロストークノイズを低減することができる。換
言すれば、より隣接配線長を長くすることにより配線密
度を高くすることが可能となる。第１発明の第１態様で
は、上記容量手段は、上記後段側部分と上記固定電位と
の間に接続された容量素子である。
果的にクロストークノイズを低減することができる。換
言すれば、より隣接配線長を長くすることにより配線密
度を高くすることが可能となる。第１発明の第１態様で
は、上記容量手段は、上記後段側部分と上記固定電位と
の間に接続された容量素子である。
【００１４】この第１態様によれば、容量手段のための
スペースを、容量手段が冗長配線の場合よりも狭くする
ことができる。第１発明の第２態様では、上記容量素子
は、逆方向電圧が印加されるように接続されたダイオー
ドである。第１発明の第３態様では、上記容量手段は、
冗長配線である。
スペースを、容量手段が冗長配線の場合よりも狭くする
ことができる。第１発明の第２態様では、上記容量素子
は、逆方向電圧が印加されるように接続されたダイオー
ドである。第１発明の第３態様では、上記容量手段は、
冗長配線である。
【００１５】この第３態様によれば、ダイオードのよう
な特別な容量素子が不要である。第１発明の第４態様で
は、上記冗長配線は、迂回配線である。この第４態様
は、余分な配線スペースが局所的に纏まって存在しない
場合に有効である。第２発明の、半導体装置の配線設計
方法では、第１信号線の一部が第２信号線に１グリッド
間隔で隣接し、該第１信号線の、該第２信号線から１グ
リッド間隔を越えている部分のうち前段側部分と後段側
部分との一方を選択的に他方より長くすることができる
場合に、該後段側部分を該前段側部分より長くする。
な特別な容量素子が不要である。第１発明の第４態様で
は、上記冗長配線は、迂回配線である。この第４態様
は、余分な配線スペースが局所的に纏まって存在しない
場合に有効である。第２発明の、半導体装置の配線設計
方法では、第１信号線の一部が第２信号線に１グリッド
間隔で隣接し、該第１信号線の、該第２信号線から１グ
リッド間隔を越えている部分のうち前段側部分と後段側
部分との一方を選択的に他方より長くすることができる
場合に、該後段側部分を該前段側部分より長くする。
【００１６】この第１発明によれば、効果的にクロスト
ークノイズを低減させることが簡単にできる。。第３発
明の、半導体装置の配線設計方法では、半導体装置の配
線領域に、一端が固定電位に接続された容量素子を配列
しておき、互いに隣接した第１信号線と第２信号線とを
該配線領域上で配線設計し、該第２信号線から該第１信
号線へのクロストークノイズを低減するために、該第１
信号線の後段側部分に該容量素子の他端を接続して該後
段側部分と該固定電位との間の容量を増加させる。
ークノイズを低減させることが簡単にできる。。第３発
明の、半導体装置の配線設計方法では、半導体装置の配
線領域に、一端が固定電位に接続された容量素子を配列
しておき、互いに隣接した第１信号線と第２信号線とを
該配線領域上で配線設計し、該第２信号線から該第１信
号線へのクロストークノイズを低減するために、該第１
信号線の後段側部分に該容量素子の他端を接続して該後
段側部分と該固定電位との間の容量を増加させる。
【００１７】この第３発明によれば、配線設計後に必要
に応じて容量素子を信号線に接続すればよいので、配線
設計が容易である。第４発明では、グリッド上を通って
回路素子間又は回路ブロック間を配線設計する半導体装
置の配線設計方法において、隣接配線長の制限なしに配
線設計する第１工程と、配線設計された信号線のうち、
隣接信号線間のクロストークが問題になる隣接信号線を
抽出する第２工程と、抽出された隣接信号線の一方側の
所定領域内のグリッドを他方側信号線から離れる方向へ
所定距離平行移動させ、該所定領域内の配線を削除する
第３工程と、削除された該配線を再度配線設計する第４
工程とを有する。
に応じて容量素子を信号線に接続すればよいので、配線
設計が容易である。第４発明では、グリッド上を通って
回路素子間又は回路ブロック間を配線設計する半導体装
置の配線設計方法において、隣接配線長の制限なしに配
線設計する第１工程と、配線設計された信号線のうち、
隣接信号線間のクロストークが問題になる隣接信号線を
抽出する第２工程と、抽出された隣接信号線の一方側の
所定領域内のグリッドを他方側信号線から離れる方向へ
所定距離平行移動させ、該所定領域内の配線を削除する
第３工程と、削除された該配線を再度配線設計する第４
工程とを有する。
【００１８】この第４発明によれば、最初は隣接配線長
の制限なしにグリッド上を通って配線を行えばよく、次
にクロストークが問題となる隣接信号線のみについてグ
リッドを所定距離だけ平行移動し、最初と同一規則で再
配線をすればよいので、クロストークを低減し且つ配線
密度の低下を抑制することが容易にできる。第４発明の
第１態様では、第１信号線の一方側及び他方側にそれぞ
れ第２信号線及び第３信号線が隣接しており、該第１信
号線と該第２信号線との間のクロストーク及び該第１信
号線と該第３信号線との間のクロストークが共に問題に
なる場合に、上記第３工程において、該第１信号線の該
一方側の所定領域内のグリッドを該第１信号線から離れ
る方向へ所定距離平行移動させ、かつ、該第１信号線の
該他方側の所定領域内のグリッドを該第１信号線から離
れる方向へ所定距離平行移動させ、両所定領域内の配線
を削除する。
の制限なしにグリッド上を通って配線を行えばよく、次
にクロストークが問題となる隣接信号線のみについてグ
リッドを所定距離だけ平行移動し、最初と同一規則で再
配線をすればよいので、クロストークを低減し且つ配線
密度の低下を抑制することが容易にできる。第４発明の
第１態様では、第１信号線の一方側及び他方側にそれぞ
れ第２信号線及び第３信号線が隣接しており、該第１信
号線と該第２信号線との間のクロストーク及び該第１信
号線と該第３信号線との間のクロストークが共に問題に
なる場合に、上記第３工程において、該第１信号線の該
一方側の所定領域内のグリッドを該第１信号線から離れ
る方向へ所定距離平行移動させ、かつ、該第１信号線の
該他方側の所定領域内のグリッドを該第１信号線から離
れる方向へ所定距離平行移動させ、両所定領域内の配線
を削除する。
【００１９】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態の配線
設計方法を示す。図１（Ａ）では、信号線１１の一部に
信号線１２が１グリッド間隔で隣接し、信号線１２から
信号線１１へのクロストークノイズが問題になる程度に
隣接配線長が長い場合、より効果的にクロストークノイ
ズを低減するために、信号線１１の後段側に容量手段と
して、信号線を局所的に引き回した冗長配線４０を形成
している。
施形態を説明する。 ［第１実施形態］図１は、本発明の第１実施形態の配線
設計方法を示す。図１（Ａ）では、信号線１１の一部に
信号線１２が１グリッド間隔で隣接し、信号線１２から
信号線１１へのクロストークノイズが問題になる程度に
隣接配線長が長い場合、より効果的にクロストークノイ
ズを低減するために、信号線１１の後段側に容量手段と
して、信号線を局所的に引き回した冗長配線４０を形成
している。
【００２０】この方法は、信号線１１の後段側に余分な
配線スペースが局所的に纏まって存在する場合に有効で
ある。また、ダイオードのような特別な容量素子が不要
である。図１（Ｂ）では、回路４１の回りに信号線を迂
回させることにより冗長配線４０Ａを形成している。こ
の方法は、余分な配線スペースが局所的に纏まって存在
しない場合に有効である。
配線スペースが局所的に纏まって存在する場合に有効で
ある。また、ダイオードのような特別な容量素子が不要
である。図１（Ｂ）では、回路４１の回りに信号線を迂
回させることにより冗長配線４０Ａを形成している。こ
の方法は、余分な配線スペースが局所的に纏まって存在
しない場合に有効である。
【００２１】［第２実施形態］図２は、本発明の第２実
施形態の配線設計方法を示す。図２（Ａ）では、信号線
１１の後段側に容量素子として、逆電圧が加わるように
ダイオード４２を接続している。ダイオード４２は、配
線の真下に形成することができるので、この方法によれ
ば上記第１実施形態の場合よりも容量手段のためのスペ
ースを狭くすることができる。
施形態の配線設計方法を示す。図２（Ａ）では、信号線
１１の後段側に容量素子として、逆電圧が加わるように
ダイオード４２を接続している。ダイオード４２は、配
線の真下に形成することができるので、この方法によれ
ば上記第１実施形態の場合よりも容量手段のためのスペ
ースを狭くすることができる。
【００２２】図２（Ｂ）では、所定の配線領域４３に容
量素子、例えばダイオード又はＭＯＳ容量を配列してお
き、隣接信号線が設定距離以上になる場合には配線領域
４３上を通るように配線設計し、クロストークノイズが
問題となる配線領域４３内の信号線を調べ、問題となる
信号線の後段側に配線領域４３内の容量素子を接続す
る。図２（Ｂ）では、信号線１１に容量素子４２１が接
続され、信号線１１Ａ及び１２Ａにそれぞれ容量素子４
２２及び４２３が接続されている。この例では、信号線
１１Ａ及び１２Ａのクロストークノイズを共に低減する
必要があると仮定している。１３Ａ〜１６Ａはインバー
タである。
量素子、例えばダイオード又はＭＯＳ容量を配列してお
き、隣接信号線が設定距離以上になる場合には配線領域
４３上を通るように配線設計し、クロストークノイズが
問題となる配線領域４３内の信号線を調べ、問題となる
信号線の後段側に配線領域４３内の容量素子を接続す
る。図２（Ｂ）では、信号線１１に容量素子４２１が接
続され、信号線１１Ａ及び１２Ａにそれぞれ容量素子４
２２及び４２３が接続されている。この例では、信号線
１１Ａ及び１２Ａのクロストークノイズを共に低減する
必要があると仮定している。１３Ａ〜１６Ａはインバー
タである。
【００２３】図２（Ｂ）の方法によれば、配線設計後に
必要に応じて容量素子を信号線に接続すればよいので、
配線設計が容易である。 ［第３実施形態］図３は、本発明の第３実施形態の配線
設計方法を示す。図３（Ａ）に示す如く信号線１１の前
段部１１１を信号線１２から後述の１グリッド間隔を越
えて離間させることも、図３（Ｂ）に示す如く信号線１
１の後段部１１２を信号線１２から１グリッド間隔を越
えて離間させることも可能である場合には、信号線１１
の後段部１１２を信号線１２から１グリッド間隔を越え
て離間させることによりより、簡単かつ効果的にクロス
トークノイズを低減させることができる。
必要に応じて容量素子を信号線に接続すればよいので、
配線設計が容易である。 ［第３実施形態］図３は、本発明の第３実施形態の配線
設計方法を示す。図３（Ａ）に示す如く信号線１１の前
段部１１１を信号線１２から後述の１グリッド間隔を越
えて離間させることも、図３（Ｂ）に示す如く信号線１
１の後段部１１２を信号線１２から１グリッド間隔を越
えて離間させることも可能である場合には、信号線１１
の後段部１１２を信号線１２から１グリッド間隔を越え
て離間させることによりより、簡単かつ効果的にクロス
トークノイズを低減させることができる。
【００２４】［第４実施形態］図５は、本発明の第４実
施形態の配線設計方法を示す。以下、括弧内の数値は図
５中のステップ識別番号を表す。 （５０）隣接配線長の制限無しに、グリッドに沿って従
来法で自動配線を行う。これにより、例えば図６に示す
如く信号線が配線されたとする。信号線１１Ａ、１７
Ａ、２２Ａ、コンタクト３２Ａ及び３３Ａはそれぞれ図
１０の信号線１１、１７、２２、コンタクト３２及び３
３に対応している。信号線１８は、信号線１２に平行な
第１配線層の信号線である。
施形態の配線設計方法を示す。以下、括弧内の数値は図
５中のステップ識別番号を表す。 （５０）隣接配線長の制限無しに、グリッドに沿って従
来法で自動配線を行う。これにより、例えば図６に示す
如く信号線が配線されたとする。信号線１１Ａ、１７
Ａ、２２Ａ、コンタクト３２Ａ及び３３Ａはそれぞれ図
１０の信号線１１、１７、２２、コンタクト３２及び３
３に対応している。信号線１８は、信号線１２に平行な
第１配線層の信号線である。
【００２５】（５１）クロストークが問題となる信号
線、すなわち、クロストークによるノイズ又はクロスト
ークによる信号伝播の遅れや進みが問題となる信号線を
抽出する。例えば、図６の信号線１１Ａが問題となる信
号線であるとする。 （５２）図７に示す如く、信号線１１Ａの一方側の所定
範囲内でグリッドを所定距離だけ、例えばグリッド間隔
の１／２だけ、信号線１１Ａから離れる方向へ平行移動
させる。この所定範囲内の幅は、信号線１１Ａの長さに
対応しており、この所定範囲内の該平行移動方向の長さ
は、信号線１１Ａから該平行移動方向へグリッド間隔で
配線されている領域の長さに対応している。Ｙ４ｃ〜Ｙ
６ｃは部分的に平行移動されたグリッドであり、Ｙ４ａ
〜Ｙ６ａ及びＹ４ｂ〜Ｙ６ｂはこの部分的平行移動に対
し平行移動されずに残った部分である。
線、すなわち、クロストークによるノイズ又はクロスト
ークによる信号伝播の遅れや進みが問題となる信号線を
抽出する。例えば、図６の信号線１１Ａが問題となる信
号線であるとする。 （５２）図７に示す如く、信号線１１Ａの一方側の所定
範囲内でグリッドを所定距離だけ、例えばグリッド間隔
の１／２だけ、信号線１１Ａから離れる方向へ平行移動
させる。この所定範囲内の幅は、信号線１１Ａの長さに
対応しており、この所定範囲内の該平行移動方向の長さ
は、信号線１１Ａから該平行移動方向へグリッド間隔で
配線されている領域の長さに対応している。Ｙ４ｃ〜Ｙ
６ｃは部分的に平行移動されたグリッドであり、Ｙ４ａ
〜Ｙ６ａ及びＹ４ｂ〜Ｙ６ｂはこの部分的平行移動に対
し平行移動されずに残った部分である。
【００２６】また、この所定領域又はこれよりも少し広
い範囲内の信号線を削除する。但し、クロストークが問
題となる信号線１１Ａは、後述の理由により削除しな
い。信号線１２ａ、１２ｂ、１８ａ及び１８ｂは、この
範囲の境界を通り削除されずに残った部分である。 （５３）削除した信号配線について、新たなグリッド上
でステップ５０と同一規則により再配線する。これによ
り、図８に示す如く配線が行われる。なお、グリッドＹ
６ｃとＹ７との間隔は通常のグリッド間隔より狭いの
で、その一方のみが用いられる。
い範囲内の信号線を削除する。但し、クロストークが問
題となる信号線１１Ａは、後述の理由により削除しな
い。信号線１２ａ、１２ｂ、１８ａ及び１８ｂは、この
範囲の境界を通り削除されずに残った部分である。 （５３）削除した信号配線について、新たなグリッド上
でステップ５０と同一規則により再配線する。これによ
り、図８に示す如く配線が行われる。なお、グリッドＹ
６ｃとＹ７との間隔は通常のグリッド間隔より狭いの
で、その一方のみが用いられる。
【００２７】（５４）ステップ５１で抽出した全ての信
号線について、ステップ５２及び５３の処理を繰り返
す。クロストークが問題となっている信号線１１Ａを移
動させないのは、図６において、信号線１２と反対側の
不図示の隣接信号線についてクロストークが問題になら
ない場合に隣接配線間隔が広がるのを防止するためであ
る。この反対側隣接信号線についてクロストークが問題
となる場合には、この反対側についても上記同様の処理
を行うか、或いは、信号線１１Ａも含めてステップ５２
及び５３の処理を行う。
号線について、ステップ５２及び５３の処理を繰り返
す。クロストークが問題となっている信号線１１Ａを移
動させないのは、図６において、信号線１２と反対側の
不図示の隣接信号線についてクロストークが問題になら
ない場合に隣接配線間隔が広がるのを防止するためであ
る。この反対側隣接信号線についてクロストークが問題
となる場合には、この反対側についても上記同様の処理
を行うか、或いは、信号線１１Ａも含めてステップ５２
及び５３の処理を行う。
【００２８】このような配線設計方法によれば、最初は
隣接配線長の制限無しにグリッドに沿って配線を行えば
よく、次にクロストークが問題となる信号線のみについ
てグリッドを所定距離だけ平行移動し、最初と同一規則
で再配線をすればよいので、クロストークを低減し且つ
配線密度の低下を抑制することが容易にできる。なお、
クロストークが問題となる他の信号線についてステップ
５２の処理をしたときに、図８の上方から下方へグリッ
ドが平行移動されて、グリッドＹ７の一部がグリッドＹ
６ｃと一致した場合に、グリッドＹ６ｃは配線スペース
上効果的に利用される。
隣接配線長の制限無しにグリッドに沿って配線を行えば
よく、次にクロストークが問題となる信号線のみについ
てグリッドを所定距離だけ平行移動し、最初と同一規則
で再配線をすればよいので、クロストークを低減し且つ
配線密度の低下を抑制することが容易にできる。なお、
クロストークが問題となる他の信号線についてステップ
５２の処理をしたときに、図８の上方から下方へグリッ
ドが平行移動されて、グリッドＹ７の一部がグリッドＹ
６ｃと一致した場合に、グリッドＹ６ｃは配線スペース
上効果的に利用される。
【図１】本発明の第１実施形態の配線設計方法を示す図
である。
である。
【図２】本発明の第２実施形態の配線設計方法を示す図
である。
である。
【図３】本発明の第３実施形態の配線設計方法を示す図
である。
である。
【図４】本発明の第１〜３実施形態に共通の原理説明図
である。
である。
【図５】本発明の第４実施形態の配線設計方法を示すフ
ローチャートである。
ローチャートである。
【図６】図５中のステップ５０及び５１の説明図であ
る。
る。
【図７】図５中のステップ５２の説明図である。
【図８】図５中のステップ５３の説明図である。
【図９】クロストークノイズの説明図である。
【図１０】従来の配線設計方法の説明図である。
４０、４０Ａ 冗長配線 ４２ ダイオード ４２１〜４２３ 容量素子 ４３ 配線領域 １１１ 前段部 １１２ 後段部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 賢治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐藤 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 鶴 隆行 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 久重 健治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岡野 義明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項１】 第１信号線の一部が第２信号線に１グリ
ッド間隔で隣接し、該第１信号線の、該第２信号線から
１グリッド間隔を越えている部分のうち前段側部分と後
段側部分との一方を選択的に他方より長くすることがで
きる場合に、該後段側部分を該前段側部分より長くする
ことを特徴とする半導体装置の配線設計方法。 - 【請求項２】 半導体装置の配線領域に、一端が固定電
位に接続された容量素子を配列しておき、 互いに隣接した第１信号線と第２信号線とを該配線領域
上で配線設計し、 該第２信号線から該第１信号線へのクロストークノイズ
を低減するために、該第１信号線の後段側部分に該容量
素子の他端を接続して該後段側部分と該固定電位との間
の容量を増加させることを特徴とする半導体装置の配線
設計方法。 - 【請求項３】 グリッド上を通って回路素子間又は回路
ブロック間を配線設計する半導体装置の配線設計方法に
おいて、 隣接配線長の制限なしに配線設計する第１工程と、 配線設計された信号線のうち、隣接信号線間のクロスト
ークが問題になる隣接信号線を抽出する第２工程と、 抽出された隣接信号線の一方側の所定領域内のグリッド
を他方側信号線から離れる方向へ所定距離平行移動さ
せ、該所定領域内の配線を削除する第３工程と、 削除された該配線を再度配線設計する第４工程とを有す
ることを特徴とする半導体装置の配線設計方法。 - 【請求項４】 第１信号線の一方側及び他方側にそれぞ
れ第２信号線及び第３信号線が隣接しており、該第１信
号線と該第２信号線との間のクロストーク及び該第１信
号線と該第３信号線との間のクロストークが共に問題に
なる場合に、前記第３工程において、該第１信号線の該
一方側の所定領域内のグリッドを該第１信号線から離れ
る方向へ所定距離平行移動させ、かつ、該第１信号線の
該他方側の所定領域内のグリッドを該第１信号線から離
れる方向へ所定距離平行移動させ、両所定領域内の配線
を削除することを特徴とする請求項３記載の配線設計方
法。 - 【請求項５】 第１信号線に隣接した第２信号線から該
第１信号線へのクロストークノイズを低減するために、
該第１信号線の後段側部分に、該後段側部分と固定電位
との間の容量を増加させる容量手段を備えたことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218922A JPH0964186A (ja) | 1995-08-28 | 1995-08-28 | 配線設計方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7218922A JPH0964186A (ja) | 1995-08-28 | 1995-08-28 | 配線設計方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964186A true JPH0964186A (ja) | 1997-03-07 |
Family
ID=16727429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7218922A Withdrawn JPH0964186A (ja) | 1995-08-28 | 1995-08-28 | 配線設計方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964186A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001063673A1 (fr) * | 2000-02-22 | 2001-08-30 | Hitachi, Ltd. | Circuit integre a semi-conducteur et son procede de production |
| JP2009193517A (ja) * | 2008-02-18 | 2009-08-27 | Nec Corp | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム |
-
1995
- 1995-08-28 JP JP7218922A patent/JPH0964186A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001063673A1 (fr) * | 2000-02-22 | 2001-08-30 | Hitachi, Ltd. | Circuit integre a semi-conducteur et son procede de production |
| JP2009193517A (ja) * | 2008-02-18 | 2009-08-27 | Nec Corp | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5285718B2 (ja) | プログラマブルロジックデバイス用ヘテロ型相互接続アーキテクチャ | |
| JP4560846B2 (ja) | クロストーク防止回路 | |
| US4700316A (en) | Automated book layout in static CMOS | |
| US6671867B2 (en) | Analytical constraint generation for cut-based global placement | |
| CN101183401B (zh) | 降低电子电路的线间耦合的布线方法和装置 | |
| JPH0964186A (ja) | 配線設計方法及び半導体装置 | |
| JP2002318827A (ja) | 集積回路製造システム | |
| US8006208B2 (en) | Reducing coupling between wires of an electronic circuit | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| JP2985833B2 (ja) | クロック分配方式及び方法 | |
| Palit et al. | Modeling and analysis of crosstalk coupling effect on the victim interconnect using the ABCD network model | |
| JP3208014B2 (ja) | 配線経路調査装置および配線経路調査方法 | |
| JPH10256376A (ja) | Ｉｃ配置配線システムおよびこれを用いて製造された半導体装置 | |
| JP3243033B2 (ja) | 半導体集積回路及びその素子配置配線方法 | |
| US6845346B1 (en) | Iterative method of parasitics estimation for integrated circuit designs | |
| JP3130810B2 (ja) | 自動配置配線方法 | |
| JPH0479144B2 (ja) | ||
| JP3219645B2 (ja) | 配線方式およびその自動配線の方法 | |
| JP2692608B2 (ja) | 集積回路配置装置および方法 | |
| JPH0951037A (ja) | 半導体集積回路配線方法及び半導体集積回路 | |
| KR100567069B1 (ko) | 반도체 장치의 설계 방법 | |
| JPH07288281A (ja) | 半導体装置の配線容量算出方法 | |
| JPH0618619A (ja) | 集積回路クロック信号遅れ検証方法 | |
| JPH07141406A (ja) | 配置配線装置 | |
| JP3644413B2 (ja) | 素子及び配線の配置決定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |