JPH0964381A - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオードInfo
- Publication number
- JPH0964381A JPH0964381A JP7240622A JP24062295A JPH0964381A JP H0964381 A JPH0964381 A JP H0964381A JP 7240622 A JP7240622 A JP 7240622A JP 24062295 A JP24062295 A JP 24062295A JP H0964381 A JPH0964381 A JP H0964381A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier diode
- schottky barrier
- mesa portion
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/051—Manufacture or treatment of Schottky diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 アノード電極の活性層との接触端部における
電界集中を緩和し、耐圧電圧を向上させる。 【解決手段】 ウエットエッチングによりｎ-層（活性
層）２にメサ部７を形成し、メサ部７の側面及びその近
傍領域にＯ2プラズマ等を照射してプラズマ処理を施
す。ついで、メサ部７の上面を除く領域に窒化膜からな
る絶縁膜８を形成し、絶縁膜８の上からメサ部７全体を
覆うようにしてアノード電極４を設ける。
電界集中を緩和し、耐圧電圧を向上させる。 【解決手段】 ウエットエッチングによりｎ-層（活性
層）２にメサ部７を形成し、メサ部７の側面及びその近
傍領域にＯ2プラズマ等を照射してプラズマ処理を施
す。ついで、メサ部７の上面を除く領域に窒化膜からな
る絶縁膜８を形成し、絶縁膜８の上からメサ部７全体を
覆うようにしてアノード電極４を設ける。
Description
【０００１】
【発明の属する技術分野】本発明はショットキーバリア
ダイオードに関し、特に、メサ型構造を有する高耐圧シ
ョットキーバリアダイオードに関する。
ダイオードに関し、特に、メサ型構造を有する高耐圧シ
ョットキーバリアダイオードに関する。
【０００２】
【従来の技術】図１に従来のショットキーバリアダイオ
ードＡの構造を示す。このショットキーバリアダイオー
ドＡにあっては、ｎ+層１の表層部にｎ-層２を形成され
たＧａＡｓ基板３の上面（ｎ-層２）に直接アノード電
極４を設け、下面（ｎ+層１）にカソード電極５を設け
ている。しかして、このようなショットキーバリアダイ
オードＡにあっては、逆バイアス電圧の印加時には、ア
ノード電極４からｎ-層２内に空乏層６が広がって電流
が遮断され、整流特性を示す。
ードＡの構造を示す。このショットキーバリアダイオー
ドＡにあっては、ｎ+層１の表層部にｎ-層２を形成され
たＧａＡｓ基板３の上面（ｎ-層２）に直接アノード電
極４を設け、下面（ｎ+層１）にカソード電極５を設け
ている。しかして、このようなショットキーバリアダイ
オードＡにあっては、逆バイアス電圧の印加時には、ア
ノード電極４からｎ-層２内に空乏層６が広がって電流
が遮断され、整流特性を示す。
【０００３】しかしながら、図１のような構造のショッ
トキーバリアダイオードＡにあっては、逆バイアス電圧
を印加されると、アノード電極４の端４ａで電界集中が
起こり、低い逆方向電圧でブレイクダウンが起きて素子
が破壊される。
トキーバリアダイオードＡにあっては、逆バイアス電圧
を印加されると、アノード電極４の端４ａで電界集中が
起こり、低い逆方向電圧でブレイクダウンが起きて素子
が破壊される。
【０００４】このアノード電極４の端４ａに生じる電界
は、ｎ-層２と垂直な方向の成分と平行な方向の成分
（フリンジング成分）の合成として大きな電界を発生
し、電界集中を引き起こしている。そこで、このアノー
ド電極４の端４ａにおけるフリンジング成分による電界
集中を緩和し、ショットキーバリアダイオードの耐圧電
圧を向上させるため、本発明の出願人は、図２に示すよ
うなメサ型構造のショットキーバリアダイオードＢを提
案している。このショットキーバリアダイオードＢは、
ｎ+層１の上にｎ-層２を形成されたＧａＡｓ基板３を用
意し、そのｎ-層２の表面にエッチング等によってメサ
部７を形成し、メサ部７の上面の外周縁部からメサ部７
の裾領域にかけて窒化膜からなる絶縁膜８を形成し、メ
サ部７上面のｎ-層２から絶縁膜８上にかけてアノード
電極４を設けている。
は、ｎ-層２と垂直な方向の成分と平行な方向の成分
（フリンジング成分）の合成として大きな電界を発生
し、電界集中を引き起こしている。そこで、このアノー
ド電極４の端４ａにおけるフリンジング成分による電界
集中を緩和し、ショットキーバリアダイオードの耐圧電
圧を向上させるため、本発明の出願人は、図２に示すよ
うなメサ型構造のショットキーバリアダイオードＢを提
案している。このショットキーバリアダイオードＢは、
ｎ+層１の上にｎ-層２を形成されたＧａＡｓ基板３を用
意し、そのｎ-層２の表面にエッチング等によってメサ
部７を形成し、メサ部７の上面の外周縁部からメサ部７
の裾領域にかけて窒化膜からなる絶縁膜８を形成し、メ
サ部７上面のｎ-層２から絶縁膜８上にかけてアノード
電極４を設けている。
【０００５】このようなショットキーバリアダイオード
Ｂにあっては、メサ部７の側面において絶縁膜８を介し
て浮せるようにしてアノード電極４を設けているので、
メサ部７の側面からｎ-層２内に向けて電界が加わり、
メサ部７側面からの電界によってアノード電極４のｎ-
層２との接触端部１１に生じる電界のフリンジング成分
が打ち消される。この結果、アノード電極４のｎ-層２
との接触端部に生じる電界集中が緩和され、素子の耐圧
電圧が向上させられる。
Ｂにあっては、メサ部７の側面において絶縁膜８を介し
て浮せるようにしてアノード電極４を設けているので、
メサ部７の側面からｎ-層２内に向けて電界が加わり、
メサ部７側面からの電界によってアノード電極４のｎ-
層２との接触端部１１に生じる電界のフリンジング成分
が打ち消される。この結果、アノード電極４のｎ-層２
との接触端部に生じる電界集中が緩和され、素子の耐圧
電圧が向上させられる。
【０００６】例えば、上記ショットキーバリアダイオー
ドＢの条件として、 ＧａＡｓ基板３の厚さ： ２００μｍ ｎ-層２の厚さ： １０μｍ ｎ-層２のキャリア濃度： ２.３×１０15ｃｍ-3 メサ部７の高さ（メサ深さ）： ０.５〜２.０μｍ アノード電極４の寸法： ０.４ｍｍ×０.４ｍｍ とした場合には、耐圧電圧は１００Ｖに達し、図１のよ
うな構造のショットキーバリアダイオードＡに比べて耐
圧電圧は数１０Ｖ上昇することが確認されている。
ドＢの条件として、 ＧａＡｓ基板３の厚さ： ２００μｍ ｎ-層２の厚さ： １０μｍ ｎ-層２のキャリア濃度： ２.３×１０15ｃｍ-3 メサ部７の高さ（メサ深さ）： ０.５〜２.０μｍ アノード電極４の寸法： ０.４ｍｍ×０.４ｍｍ とした場合には、耐圧電圧は１００Ｖに達し、図１のよ
うな構造のショットキーバリアダイオードＡに比べて耐
圧電圧は数１０Ｖ上昇することが確認されている。
【０００７】しかしながら、図２のような構造のショッ
トキーバリアダイオードＢにあっては、耐圧電圧の向上
に限度があり、より高い耐圧電圧の要求に対応すること
ができなかった。
トキーバリアダイオードＢにあっては、耐圧電圧の向上
に限度があり、より高い耐圧電圧の要求に対応すること
ができなかった。
【０００８】
【発明が解決しようとする課題】本発明は叙上の従来例
の欠点に鑑みてなされたものであり、その目的とすると
ころは、さらに高い耐圧電圧を得ることができるショッ
トキーバリアダイオードの構造を提供することにある。
の欠点に鑑みてなされたものであり、その目的とすると
ころは、さらに高い耐圧電圧を得ることができるショッ
トキーバリアダイオードの構造を提供することにある。
【０００９】
【発明の開示】請求項１に記載のショットキーバリアダ
イオードは、半導体活性層に設けられたメサ部の段差部
分にプラズマ処理を施し、前記メサ部の上面にアノード
電極を形成したことを特徴としている。
イオードは、半導体活性層に設けられたメサ部の段差部
分にプラズマ処理を施し、前記メサ部の上面にアノード
電極を形成したことを特徴としている。
【００１０】ここで、段差部分とは、メサ部の側面及び
その近傍領域をいう。但し、プラズマ処理はメサ部の段
差部分の全体に施されている必要はなく、その一部分で
あってもよい。また、プラズマ処理はメサ部の段差部分
以外にも設けても差し支えない。例えば、活性層の全体
にプラズマ処理を施してもよい。最も好ましい形態は、
メサ部の段差部分のうち、アノード電極の活性層との接
触端部における電界集中を緩和するのに最も効果的な箇
所を含む領域にプラズマ処理を施した場合である。
その近傍領域をいう。但し、プラズマ処理はメサ部の段
差部分の全体に施されている必要はなく、その一部分で
あってもよい。また、プラズマ処理はメサ部の段差部分
以外にも設けても差し支えない。例えば、活性層の全体
にプラズマ処理を施してもよい。最も好ましい形態は、
メサ部の段差部分のうち、アノード電極の活性層との接
触端部における電界集中を緩和するのに最も効果的な箇
所を含む領域にプラズマ処理を施した場合である。
【００１１】メサ部の段差部分にプラズマ処理を施す
と、プラズマ照射された領域は逆バイアス電圧を印加さ
れたときに空乏化し易くなるので、アノード電極の活性
層との接触端部と空乏層の最低面とを遠ざけることがで
き、アノード電極の活性層との接触端部における電界集
中を緩和することができ、素子の耐圧電圧を向上させる
ことができる。
と、プラズマ照射された領域は逆バイアス電圧を印加さ
れたときに空乏化し易くなるので、アノード電極の活性
層との接触端部と空乏層の最低面とを遠ざけることがで
き、アノード電極の活性層との接触端部における電界集
中を緩和することができ、素子の耐圧電圧を向上させる
ことができる。
【００１２】請求項２に記載の実施態様は、アノード電
極の、活性層との接触端部における電界集中を緩和する
ように、前記メサ部の段差部分の少なくとも一部にプラ
ズマ処理を施したことを特徴としている。
極の、活性層との接触端部における電界集中を緩和する
ように、前記メサ部の段差部分の少なくとも一部にプラ
ズマ処理を施したことを特徴としている。
【００１３】上記作用から明らかなように、プラズマ処
理は、メサ部の活性層との接触端部における電界集中を
緩和できれば、メサ部の段差部分の少なくとも一部に施
されていれば、十分である。
理は、メサ部の活性層との接触端部における電界集中を
緩和できれば、メサ部の段差部分の少なくとも一部に施
されていれば、十分である。
【００１４】請求項３に記載の実施態様は、前記メサ部
の段差部分の表面に絶縁膜を形成し、絶縁膜の上からメ
サ部の段差部分へ前記アノード電極を延出させたことを
特徴としている。
の段差部分の表面に絶縁膜を形成し、絶縁膜の上からメ
サ部の段差部分へ前記アノード電極を延出させたことを
特徴としている。
【００１５】この実施態様によれば、アノード電極の活
性層との接触端部におけるフリンジング成分を打ち消す
ことができるので、アノード電極の活性層との接触端部
における電界集中をより一層緩和することができ、さら
に耐圧電圧を向上させることができる。
性層との接触端部におけるフリンジング成分を打ち消す
ことができるので、アノード電極の活性層との接触端部
における電界集中をより一層緩和することができ、さら
に耐圧電圧を向上させることができる。
【００１６】
（第１の実施形態）図４は本発明の一実施形態によるシ
ョットキーバリアダイオードＣの構造を示す断面図であ
る。以下、この実施例を図５（ａ）〜（ｆ）に示す製造
プロセスに従って説明する。
ョットキーバリアダイオードＣの構造を示す断面図であ
る。以下、この実施例を図５（ａ）〜（ｆ）に示す製造
プロセスに従って説明する。
【００１７】図５（ａ）に示すものは、ｎ+型ＧａＡｓ
ウエハの表層部にＭＢＥ等を用いてエピタキシャル成長
によりｎ+層１の上にｎ-層２（活性層）を形成したＧａ
Ａｓ基板３である。まず、このＧａＡｓ基板３をウエッ
トエッチング法によりメサエッチングしてｎ-層２にメ
サ部７を形成する（図５（ｂ））。メサ部７の側面の傾
斜角θは、１０〜８０°の範囲で形成する。メサ部７を
形成した後、メサ部７の側面及びその近傍領域にＯ
2（酸素）、Ａｒ（アルゴン）、Ｎ2（窒素）等のプラズ
マ種を照射してプラズマ処理を施す（図５（ｃ））。な
お、プラズマ処理の投入エネルギーの条件は、数１０〜
数１００Ｗで、ショットキー特性を劣化させることのな
い最適なポイントを選択する。
ウエハの表層部にＭＢＥ等を用いてエピタキシャル成長
によりｎ+層１の上にｎ-層２（活性層）を形成したＧａ
Ａｓ基板３である。まず、このＧａＡｓ基板３をウエッ
トエッチング法によりメサエッチングしてｎ-層２にメ
サ部７を形成する（図５（ｂ））。メサ部７の側面の傾
斜角θは、１０〜８０°の範囲で形成する。メサ部７を
形成した後、メサ部７の側面及びその近傍領域にＯ
2（酸素）、Ａｒ（アルゴン）、Ｎ2（窒素）等のプラズ
マ種を照射してプラズマ処理を施す（図５（ｃ））。な
お、プラズマ処理の投入エネルギーの条件は、数１０〜
数１００Ｗで、ショットキー特性を劣化させることのな
い最適なポイントを選択する。
【００１８】ついで、メサ部７を形成されているｎ-層
２の全面を窒化膜等の絶縁膜８で覆い（図５（ｄ））、
絶縁膜８のメサ部７上面領域をウエットエッチングによ
り除去してメサ部７上面を露出させる（図５（ｅ））。
こうしてメサ部７上面で絶縁膜８を開口してｎ-層２を
露出させた後、絶縁膜８の上からメサ部７全体を覆うよ
うにしてＴｉ／Ｐｔ／Ａｕ等のアノード電極４を形成す
る（図５（ｆ））。さらに、ＧａＡｓ基板３の裏面側に
は、直接カソード電極５を形成する（図４）。
２の全面を窒化膜等の絶縁膜８で覆い（図５（ｄ））、
絶縁膜８のメサ部７上面領域をウエットエッチングによ
り除去してメサ部７上面を露出させる（図５（ｅ））。
こうしてメサ部７上面で絶縁膜８を開口してｎ-層２を
露出させた後、絶縁膜８の上からメサ部７全体を覆うよ
うにしてＴｉ／Ｐｔ／Ａｕ等のアノード電極４を形成す
る（図５（ｆ））。さらに、ＧａＡｓ基板３の裏面側に
は、直接カソード電極５を形成する（図４）。
【００１９】こうして、メサ部７の側面全体及びその近
傍領域にプラズマ照射層９が形成され、その上に絶縁膜
８が設けられ、その上にアノード電極４が形成されたシ
ョットキーバリアダイオードＣが得られる。
傍領域にプラズマ照射層９が形成され、その上に絶縁膜
８が設けられ、その上にアノード電極４が形成されたシ
ョットキーバリアダイオードＣが得られる。
【００２０】つぎに、本発明のショットキーバリアダイ
オードの作用を説明する。図３は、プラズマ処理を施さ
れていない図２のようなショットキーバリアダイオード
Ｂに逆バイアス電圧を印加したときの様子を示す。逆バ
イアス電圧を印加すると、アノード電極４からｎ-層２
内に空乏層６が広がるが、空乏層６の最低面の端部１０
は十分には広がらず、上方に持ち上がっている。このた
め、空乏層６の最低面の端部１０とアノード電極４のｎ
-層２との接触端部１１との距離が短くなり、アノード
電極４のｎ-層２との接触端部１１における電界集中が
大きくなる。
オードの作用を説明する。図３は、プラズマ処理を施さ
れていない図２のようなショットキーバリアダイオード
Ｂに逆バイアス電圧を印加したときの様子を示す。逆バ
イアス電圧を印加すると、アノード電極４からｎ-層２
内に空乏層６が広がるが、空乏層６の最低面の端部１０
は十分には広がらず、上方に持ち上がっている。このた
め、空乏層６の最低面の端部１０とアノード電極４のｎ
-層２との接触端部１１との距離が短くなり、アノード
電極４のｎ-層２との接触端部１１における電界集中が
大きくなる。
【００２１】これに対し、メサ部７の側面等にプラズマ
処理を施した本発明のショットキーバリアダイオードＣ
では、プラズマ照射層９は空乏化し易いため、逆バイア
ス電圧を印加すると、空乏層６の最低面の端部１０は図
６に示すように下方に伸びてアノード電極４のｎ-層２
との接触端部１１までの距離が大きくなる。このためア
ノード電極４のｎ-層２との接触端部１１における電界
集中が緩和され、素子の耐圧電圧が向上する。試作例に
よれば、耐圧電圧を１０Ｖ以上向上させることができ
た。
処理を施した本発明のショットキーバリアダイオードＣ
では、プラズマ照射層９は空乏化し易いため、逆バイア
ス電圧を印加すると、空乏層６の最低面の端部１０は図
６に示すように下方に伸びてアノード電極４のｎ-層２
との接触端部１１までの距離が大きくなる。このためア
ノード電極４のｎ-層２との接触端部１１における電界
集中が緩和され、素子の耐圧電圧が向上する。試作例に
よれば、耐圧電圧を１０Ｖ以上向上させることができ
た。
【００２２】（第２の実施形態）図７に示すものは本発
明の別な実施形態によるショットキーバリアダイオード
Ｄを示す断面図である。この実施形態にあっては、メサ
部７を形成されたＧａＡｓ基板３のｎ-層２の全体にプ
ラズマ処理を施してプラズマ照射層９を形成している。
このようにｎ-層２の全体にプラズマ処理を施すように
すれば、プラズマ照射時にｎ-層２を部分的にマスキン
グする必要がなく、プラズマ処理工程を簡単にすること
ができる。
明の別な実施形態によるショットキーバリアダイオード
Ｄを示す断面図である。この実施形態にあっては、メサ
部７を形成されたＧａＡｓ基板３のｎ-層２の全体にプ
ラズマ処理を施してプラズマ照射層９を形成している。
このようにｎ-層２の全体にプラズマ処理を施すように
すれば、プラズマ照射時にｎ-層２を部分的にマスキン
グする必要がなく、プラズマ処理工程を簡単にすること
ができる。
【００２３】（第３の実施形態）図８に示すものは本発
明の別な実施形態によるショットキーバリアダイオード
Ｅを示す断面図である。この実施形態にあっては、メサ
部７の側面下部からメサ部７の裾領域かけてｎ-層２に
プラズマ処理を施している。このようにプラズマ処理
は、メサ部７の側面全体に設けていなくても差し支えな
い。
明の別な実施形態によるショットキーバリアダイオード
Ｅを示す断面図である。この実施形態にあっては、メサ
部７の側面下部からメサ部７の裾領域かけてｎ-層２に
プラズマ処理を施している。このようにプラズマ処理
は、メサ部７の側面全体に設けていなくても差し支えな
い。
【００２４】上記各実施形態からも明らかなように、プ
ラズマ処理はメサ部７の側面全体に施す必要はなく、一
部分でも差し支えない。特に、一部分に施す場合には、
アノード電極４のｎ-層２との接触端部１１における電
界集中を緩和するのにもっとも効果的な位置を実験的に
定め、その位置に施すのがよい。例えば、図８の実施形
態のように側面下部に設けるのがよい。また、メサ部７
の側面以外の領域にもプラズマ処理を施してもよいこと
は言うまでもない。
ラズマ処理はメサ部７の側面全体に施す必要はなく、一
部分でも差し支えない。特に、一部分に施す場合には、
アノード電極４のｎ-層２との接触端部１１における電
界集中を緩和するのにもっとも効果的な位置を実験的に
定め、その位置に施すのがよい。例えば、図８の実施形
態のように側面下部に設けるのがよい。また、メサ部７
の側面以外の領域にもプラズマ処理を施してもよいこと
は言うまでもない。
【００２５】
【発明の効果】本発明のショットキーバリアダイオード
によれば、上記のように電界集中を緩和して耐圧電圧を
向上させることができるので、素子の信頼性を向上させ
ることができる。
によれば、上記のように電界集中を緩和して耐圧電圧を
向上させることができるので、素子の信頼性を向上させ
ることができる。
【００２６】また、同等のスペックの耐圧電圧が求めら
れるショットキーバリアダイオードでは、活性層のキャ
リア濃度を上げたり、ｎ-層の厚みを薄くしたりするこ
とができるので、素子の順方向特性を向上させることが
できる。
れるショットキーバリアダイオードでは、活性層のキャ
リア濃度を上げたり、ｎ-層の厚みを薄くしたりするこ
とができるので、素子の順方向特性を向上させることが
できる。
【００２７】この結果、アノード電極の面積を小さくで
き、チップの縮小化が可能になる。また、チップの縮小
化に伴い、１枚のウエハで製造できるチップの個数も増
加させることができ、コストダウンを図ることができ
る。
き、チップの縮小化が可能になる。また、チップの縮小
化に伴い、１枚のウエハで製造できるチップの個数も増
加させることができ、コストダウンを図ることができ
る。
【図１】従来のショットキーバリアダイオードの構造を
示す断面図である。
示す断面図である。
【図２】従来のメサ部を有するショットキーバリアダイ
オードの構造を示す断面図である。
オードの構造を示す断面図である。
【図３】同上のショットキーバリアダイオードの逆バイ
アス電圧印加時の様子を示す作用説明図である。
アス電圧印加時の様子を示す作用説明図である。
【図４】本発明の一実施形態によるショットキーバリア
ダイオードの構造を示す断面図である。
ダイオードの構造を示す断面図である。
【図５】（ａ）〜（ｆ）は同上のショットキーバリアダ
イオードの製造プロセスを説明する図である。
イオードの製造プロセスを説明する図である。
【図６】同上のショットキーバリアダイオードの逆バイ
アス電圧印加時の様子を示す作用説明図である。
アス電圧印加時の様子を示す作用説明図である。
【図７】本発明の別な実施形態によるショットキーバリ
アダイオードの構造を示す断面図である。
アダイオードの構造を示す断面図である。
【図８】本発明のさらに別な実施形態によるショットキ
ーバリアダイオードの構造を示す断面図である。
ーバリアダイオードの構造を示す断面図である。
２ ｎ-層（活性層） ４ アノード電極 ６ 空乏層 ７ メサ部 ９ プラズマ照射層
Claims (3)
- 【請求項１】 半導体活性層に設けられたメサ部の段差
部分にプラズマ処理を施し、前記メサ部の上面にアノー
ド電極を形成したことを特徴とするショットキーバリア
ダイオード。 - 【請求項２】 アノード電極の、活性層との接触端部に
おける電界集中を緩和するように、前記メサ部の段差部
分の少なくとも一部にプラズマ処理を施したことを特徴
とする、請求項１に記載のショットキーバリアダイオー
ド。 - 【請求項３】 前記メサ部の段差部分の表面に絶縁膜を
形成し、絶縁膜の上からメサ部の段差部分へ前記アノー
ド電極を延出させたことを特徴とする、請求項１又は２
に記載のショットキーバリアダイオード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7240622A JPH0964381A (ja) | 1995-08-25 | 1995-08-25 | ショットキーバリアダイオード |
| DE69609268T DE69609268T2 (de) | 1995-08-25 | 1996-08-23 | Schottky-Sperrschichtdiode |
| KR1019960035133A KR100231797B1 (ko) | 1995-08-25 | 1996-08-23 | 쇼트키 장벽 다이오드 |
| EP96113586A EP0762512B1 (en) | 1995-08-25 | 1996-08-23 | Schottky barrier diode |
| US08/708,094 US5672904A (en) | 1995-08-25 | 1996-08-23 | Schottky carrier diode with plasma treated layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7240622A JPH0964381A (ja) | 1995-08-25 | 1995-08-25 | ショットキーバリアダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964381A true JPH0964381A (ja) | 1997-03-07 |
Family
ID=17062240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7240622A Pending JPH0964381A (ja) | 1995-08-25 | 1995-08-25 | ショットキーバリアダイオード |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5672904A (ja) |
| EP (1) | EP0762512B1 (ja) |
| JP (1) | JPH0964381A (ja) |
| KR (1) | KR100231797B1 (ja) |
| DE (1) | DE69609268T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004566A (ja) * | 2007-06-21 | 2009-01-08 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
| US8980732B2 (en) | 2011-11-07 | 2015-03-17 | Hyundai Motor Company | Method for manufacturing silicon carbide schottky barrier diode |
| CN104425630A (zh) * | 2013-09-10 | 2015-03-18 | 现代自动车株式会社 | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 |
| JP2018088539A (ja) * | 2015-02-11 | 2018-06-07 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | ショットキー接触部を有する半導体デバイスを製造するための方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051871A (en) * | 1998-06-30 | 2000-04-18 | The Whitaker Corporation | Heterojunction bipolar transistor having improved heat dissipation |
| US7211824B2 (en) * | 2004-09-27 | 2007-05-01 | Nitto Denko Corporation | Organic semiconductor diode |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3849789A (en) * | 1972-11-01 | 1974-11-19 | Gen Electric | Schottky barrier diodes |
| US3923975A (en) * | 1973-10-09 | 1975-12-02 | Cutler Hammer Inc | Tantalum-gallium arsenide schottky barrier semiconductor device |
| FR2384356A1 (fr) * | 1977-03-17 | 1978-10-13 | Lignes Telegraph Telephon | Composant hyperfrequence reciproque a semi-conducteur constituant une impedance variable a temps de reponse inferieur a 200 picosecondes |
| FR2460040A1 (fr) * | 1979-06-22 | 1981-01-16 | Thomson Csf | Procede pour realiser une diode schottky a tenue en tension amelioree |
| EP0074642B1 (en) * | 1981-09-11 | 1989-06-21 | Nippon Telegraph And Telephone Corporation | Low-loss and high-speed diodes |
| US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| EP0642175B1 (en) * | 1993-09-07 | 2004-04-28 | Murata Manufacturing Co., Ltd. | Semiconductor element with Schottky electrode and process for producing the same |
| JPH08139341A (ja) * | 1994-11-11 | 1996-05-31 | Murata Mfg Co Ltd | ショットキ−バリアダイオ−ド |
| JP3058040B2 (ja) * | 1995-01-18 | 2000-07-04 | 株式会社村田製作所 | 半導体装置 |
-
1995
- 1995-08-25 JP JP7240622A patent/JPH0964381A/ja active Pending
-
1996
- 1996-08-23 DE DE69609268T patent/DE69609268T2/de not_active Expired - Fee Related
- 1996-08-23 EP EP96113586A patent/EP0762512B1/en not_active Expired - Lifetime
- 1996-08-23 US US08/708,094 patent/US5672904A/en not_active Expired - Fee Related
- 1996-08-23 KR KR1019960035133A patent/KR100231797B1/ko not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004566A (ja) * | 2007-06-21 | 2009-01-08 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
| US8980732B2 (en) | 2011-11-07 | 2015-03-17 | Hyundai Motor Company | Method for manufacturing silicon carbide schottky barrier diode |
| CN104425630A (zh) * | 2013-09-10 | 2015-03-18 | 现代自动车株式会社 | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 |
| US9236500B2 (en) | 2013-09-10 | 2016-01-12 | Hyundai Motor Company | Schottky barrier diode and method for manufacturing schottky barrier diode |
| JP2018088539A (ja) * | 2015-02-11 | 2018-06-07 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | ショットキー接触部を有する半導体デバイスを製造するための方法 |
| US10763339B2 (en) | 2015-02-11 | 2020-09-01 | Infineon Technologies Austria Ag | Method for manufacturing a semiconductor device having a Schottky contact |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0762512B1 (en) | 2000-07-12 |
| KR970013149A (ko) | 1997-03-29 |
| EP0762512A1 (en) | 1997-03-12 |
| KR100231797B1 (ko) | 1999-12-01 |
| US5672904A (en) | 1997-09-30 |
| DE69609268D1 (de) | 2000-08-17 |
| DE69609268T2 (de) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10333006B2 (en) | Termination structure for gallium nitride Schottky diode including junction barriar diodes | |
| US8927402B2 (en) | Method for forming termination structure for gallium nitride Schottky diode | |
| US6448102B1 (en) | Method for nitride based laser diode with growth substrate removed | |
| US7247891B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI421917B (zh) | 用於半導體裝置的非活性防護環 | |
| JP5596495B2 (ja) | 半導体装置 | |
| JP2007329350A (ja) | 半導体装置 | |
| JP2008108870A (ja) | 整流器 | |
| US20230231022A1 (en) | High electron mobility transistor and method for fabricating the same | |
| JP2000252479A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JPH0964381A (ja) | ショットキーバリアダイオード | |
| CN101878546A (zh) | 光电子半导体本体和用于制造光电子半导体本体的方法 | |
| JPH08139341A (ja) | ショットキ−バリアダイオ−ド | |
| US7859015B2 (en) | Semiconductor device | |
| JP2008166639A (ja) | 整流素子およびそれを用いた電力変換装置 | |
| JP2004303927A (ja) | 半導体素子 | |
| CN108511520A (zh) | 半导体装置 | |
| CN114902423A (zh) | 场效应晶体管器件 | |
| JP7641927B2 (ja) | 半導体装置 | |
| JP2006269880A (ja) | 窒化物半導体装置 | |
| JPH07135222A (ja) | 半導体装置 |