JPH08139341A - ショットキ−バリアダイオ−ド - Google Patents
ショットキ−バリアダイオ−ドInfo
- Publication number
- JPH08139341A JPH08139341A JP6278035A JP27803594A JPH08139341A JP H08139341 A JPH08139341 A JP H08139341A JP 6278035 A JP6278035 A JP 6278035A JP 27803594 A JP27803594 A JP 27803594A JP H08139341 A JPH08139341 A JP H08139341A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- electric field
- edge
- anode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/60—Schottky-barrier diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】絶縁層の端縁に生じる電界集中を緩和させて逆
耐電圧を向上させたショットキーバリアダイオードを提
供する。 【構成】ｎ+ 層１およびｎ- 層２よりなる化合物半導体
基板のｎ- 層２がメサ型に形成され、メサ型の裾野部２
ａ、傾斜部２ｂおよび頂上周辺部２ｃのうち、少なくと
も裾野部２ａおよび傾斜部２ｂに絶縁層３が形成され、
この絶縁層３とｎ- 層２上にアノード電極４が形成さ
れ、およびカソード電極５がｎ+ 層１に形成されて、絶
縁層３の端縁ａに生じる集中電界を、傾斜部２ｂのアノ
ード電極４に形成される電界により打ち消し逆耐電圧を
向上させるようにしたショットキーバリアダイオード。
耐電圧を向上させたショットキーバリアダイオードを提
供する。 【構成】ｎ+ 層１およびｎ- 層２よりなる化合物半導体
基板のｎ- 層２がメサ型に形成され、メサ型の裾野部２
ａ、傾斜部２ｂおよび頂上周辺部２ｃのうち、少なくと
も裾野部２ａおよび傾斜部２ｂに絶縁層３が形成され、
この絶縁層３とｎ- 層２上にアノード電極４が形成さ
れ、およびカソード電極５がｎ+ 層１に形成されて、絶
縁層３の端縁ａに生じる集中電界を、傾斜部２ｂのアノ
ード電極４に形成される電界により打ち消し逆耐電圧を
向上させるようにしたショットキーバリアダイオード。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体基板の形
状をメサ型に形成して、このメサ型の傾斜部に形成され
ているアノ−ド電極の電界により、絶縁層の端縁に生じ
る集中電界のフリンジング成分を打ち消し逆耐電圧を向
上させたショットキ−バリアダイオ−ドに関する。
状をメサ型に形成して、このメサ型の傾斜部に形成され
ているアノ−ド電極の電界により、絶縁層の端縁に生じ
る集中電界のフリンジング成分を打ち消し逆耐電圧を向
上させたショットキ−バリアダイオ−ドに関する。
【０００２】
【従来の技術】従来のショットキ−バリアダイオ−ド
は、図５に示すように、ＧａＡｓ基板のｎ+ 層１１ａに
カソ−ド電極１２が形成され、ＧａＡｓ基板のｎ- 層１
１ｂにアノ−ド電極１３が形成された構造よりなる。し
かしながら、この従来構造のショットキ−バリアダイオ
−ドは、逆バイアス電圧が印加されると、電界のフリン
ジング効果により、アノ−ド電極１３の端縁１４で電界
の集中が起こり、低い逆バイアス電圧でブレイクダウン
が生じている。したがって、この電界集中を緩和するた
めに、従来の改良技術では、図６に示すように、ＧａＡ
ｓ基板のｎ- 層１１ｂとアノ−ド電極１３の間の周辺部
に、窒化膜などの絶縁層１５を介在させて、逆耐電圧を
向上させている。
は、図５に示すように、ＧａＡｓ基板のｎ+ 層１１ａに
カソ−ド電極１２が形成され、ＧａＡｓ基板のｎ- 層１
１ｂにアノ−ド電極１３が形成された構造よりなる。し
かしながら、この従来構造のショットキ−バリアダイオ
−ドは、逆バイアス電圧が印加されると、電界のフリン
ジング効果により、アノ−ド電極１３の端縁１４で電界
の集中が起こり、低い逆バイアス電圧でブレイクダウン
が生じている。したがって、この電界集中を緩和するた
めに、従来の改良技術では、図６に示すように、ＧａＡ
ｓ基板のｎ- 層１１ｂとアノ−ド電極１３の間の周辺部
に、窒化膜などの絶縁層１５を介在させて、逆耐電圧を
向上させている。
【０００３】
【発明が解決しようとする課題】しかしながら、この図
６に示す従来の改良されたショットキ−バリアダイオ−
ドは、図５に示す従来の改良前のショットキ−バリアダ
イオ−ドに比べて、逆耐電圧は幾分向上しているが、絶
縁層１５の端縁１６において、電界集中のフリンジング
成分を十分に抑圧することができず、逆耐電圧も不十分
であった。
６に示す従来の改良されたショットキ−バリアダイオ−
ドは、図５に示す従来の改良前のショットキ−バリアダ
イオ−ドに比べて、逆耐電圧は幾分向上しているが、絶
縁層１５の端縁１６において、電界集中のフリンジング
成分を十分に抑圧することができず、逆耐電圧も不十分
であった。
【０００４】したがって、本発明は、絶縁層の端縁に生
じる電界集中を緩和させて逆耐電圧を向上させたショッ
トキ−バリアダイオ−ドを提供することを目的とする。
じる電界集中を緩和させて逆耐電圧を向上させたショッ
トキ−バリアダイオ−ドを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の課題に対する解
決手段は以下の通りである。ｎ+ 層およびｎ- 層よりな
る化合物半導体基板のｎ- 層がメサ型に形成され、メサ
型の裾野部、傾斜部および頂上周辺部のうち、少なくと
も裾野部および傾斜部に絶縁層が形成され、アノ−ド電
極がｎ- 層と絶縁層上に形成され、およびカソ−ド電極
がｎ+ 層に形成されて、絶縁層の端縁に生じる集中電界
を、傾斜部のアノ−ド電極に形成される電界により打ち
消し逆耐電圧を向上させるようにしたショットキ−バリ
アダイオ−ド。
決手段は以下の通りである。ｎ+ 層およびｎ- 層よりな
る化合物半導体基板のｎ- 層がメサ型に形成され、メサ
型の裾野部、傾斜部および頂上周辺部のうち、少なくと
も裾野部および傾斜部に絶縁層が形成され、アノ−ド電
極がｎ- 層と絶縁層上に形成され、およびカソ−ド電極
がｎ+ 層に形成されて、絶縁層の端縁に生じる集中電界
を、傾斜部のアノ−ド電極に形成される電界により打ち
消し逆耐電圧を向上させるようにしたショットキ−バリ
アダイオ−ド。
【０００６】
【作用】本発明は、化合物半導体基板のｎ- 層をメサ型
に形成し、メサ型の裾野部、傾斜部および頂上周辺部の
うち、少なくとも裾野部および傾斜部に絶縁層を形成
し、この絶縁層とｎ- 層上にアノ−ド電極を形成してい
るので、絶縁層の端縁に生じる集中電界が、傾斜部のア
ノ−ド電極に形成される電界により打ち消され逆耐電圧
が向上する。
に形成し、メサ型の裾野部、傾斜部および頂上周辺部の
うち、少なくとも裾野部および傾斜部に絶縁層を形成
し、この絶縁層とｎ- 層上にアノ−ド電極を形成してい
るので、絶縁層の端縁に生じる集中電界が、傾斜部のア
ノ−ド電極に形成される電界により打ち消され逆耐電圧
が向上する。
【０００７】
【実施例】以下に、本発明の実施例について図面を参照
して説明する。図１は本発明の第１実施例を示すもので
ある。同図において、１はＧａＡｓ基板のｎ+ 層、２は
ＧａＡｓ基板のｎ- 層である。このＧａＡｓ基板のｎ-
層２は、メサ型に形成されている。そして、メサ型の裾
野部２ａ、傾斜部２ｂおよび頂上周辺部２ｃには、窒化
膜などの絶縁層３が形成されている。傾斜部２ｂの傾斜
角度θは、１０゜〜９０゜に形成される。そして、メサ
型のＧａＡｓ基板のｎ- 層２の頂上中央部および絶縁層
３上には、アノ−ド電極４が形成されている。また、Ｇ
ａＡｓ基板のｎ+ 層１下面には、カソ−ド電極５が形成
されている 本実施例の構造は、以上のようなものであるが、つぎ
に、本実施例の製造方法について説明する。ＧａＡｓ基
板に形成されているｎ- 層２をウエットエチングで、メ
サ型に形成する。その後、メサ型のＧａＡｓ基板のｎ-
層２上に、窒化膜などの絶縁層３を形成し、ＧａＡｓ基
板のｎ- 層２の中央部の絶縁層３をウエットエッチング
で除去して開口する。そして、アノ−ド電極４およびカ
ソ−ド電極５を蒸着などにより形成する。
して説明する。図１は本発明の第１実施例を示すもので
ある。同図において、１はＧａＡｓ基板のｎ+ 層、２は
ＧａＡｓ基板のｎ- 層である。このＧａＡｓ基板のｎ-
層２は、メサ型に形成されている。そして、メサ型の裾
野部２ａ、傾斜部２ｂおよび頂上周辺部２ｃには、窒化
膜などの絶縁層３が形成されている。傾斜部２ｂの傾斜
角度θは、１０゜〜９０゜に形成される。そして、メサ
型のＧａＡｓ基板のｎ- 層２の頂上中央部および絶縁層
３上には、アノ−ド電極４が形成されている。また、Ｇ
ａＡｓ基板のｎ+ 層１下面には、カソ−ド電極５が形成
されている 本実施例の構造は、以上のようなものであるが、つぎ
に、本実施例の製造方法について説明する。ＧａＡｓ基
板に形成されているｎ- 層２をウエットエチングで、メ
サ型に形成する。その後、メサ型のＧａＡｓ基板のｎ-
層２上に、窒化膜などの絶縁層３を形成し、ＧａＡｓ基
板のｎ- 層２の中央部の絶縁層３をウエットエッチング
で除去して開口する。そして、アノ−ド電極４およびカ
ソ−ド電極５を蒸着などにより形成する。
【０００８】つぎに、本実施例において絶縁層３の端縁
ａに生じる集中電界のフリンジング成分抑圧のメカニズ
ムについて、図２を参照して説明する。逆バイアス電圧
が印加された場合、絶縁層３の端縁ａにおける電界方向
は、アノ−ド電極４に垂直となるので、ベクトルＡのよ
うになる。このベクトルＡで表される電界を、その垂直
成分Ａ１と水平成分Ａ２に分解する。この水平成分Ａ２
が、端縁ａにおける集中電界のフリンジング成分であ
る。一方、アノ−ド電極４の傾斜点ｂにおける電界方向
は、アノ−ド電極４に垂直となるので、ベクトルＢのよ
うになる。このベクトルＢで表される電界を、その垂直
成分Ｂ１と水平成分Ｂ２に分解する。すると、端縁ａに
おける電界の水平成分（フリンジング成分）Ａ２と傾斜
点ｂにおける電界の水平成分Ｂ２とは、方向が反対とな
っている。したがって、端縁ａにおける電界の水平成分
（フリンジング成分）Ａ２は、メサ型の傾斜点ｂに形成
される電界で打ち消されて抑圧されることになり、端縁
ａにおける逆耐電圧が向上することになる。
ａに生じる集中電界のフリンジング成分抑圧のメカニズ
ムについて、図２を参照して説明する。逆バイアス電圧
が印加された場合、絶縁層３の端縁ａにおける電界方向
は、アノ−ド電極４に垂直となるので、ベクトルＡのよ
うになる。このベクトルＡで表される電界を、その垂直
成分Ａ１と水平成分Ａ２に分解する。この水平成分Ａ２
が、端縁ａにおける集中電界のフリンジング成分であ
る。一方、アノ−ド電極４の傾斜点ｂにおける電界方向
は、アノ−ド電極４に垂直となるので、ベクトルＢのよ
うになる。このベクトルＢで表される電界を、その垂直
成分Ｂ１と水平成分Ｂ２に分解する。すると、端縁ａに
おける電界の水平成分（フリンジング成分）Ａ２と傾斜
点ｂにおける電界の水平成分Ｂ２とは、方向が反対とな
っている。したがって、端縁ａにおける電界の水平成分
（フリンジング成分）Ａ２は、メサ型の傾斜点ｂに形成
される電界で打ち消されて抑圧されることになり、端縁
ａにおける逆耐電圧が向上することになる。
【０００９】つぎに、図３を参照して第２実施例につい
て説明する。この第２実施例におけるメサ型の形状は、
図１に示す第１実施例とほぼ同様である。したがって、
第１実施例と相当部分には第１実施例と同一番号を付す
ことにする。第２実施例が第１実施例と相違するところ
は、主として絶縁層３ａの形状である。この形状の異な
る絶縁層３ａは、第１実施例において説明した絶縁層の
エッチング時間を変えることにより形成される。特に、
メサ型の頂上と絶縁層３ａの端縁が平坦に形成されてい
るが、この平坦構造は、スピオングラス（ＳＯＧ）等の
レジストを用いてＲＩＥ（リアクチフ゛・イオン・エッチンク゛ ）によ
り、メサ型頂上の絶縁層を除去して形成することもでき
る。この第２実施例においては、絶縁層３ａがメサ型の
傾斜部２ｂと裾野部２ａとに形成され、アノ−ド電極４
ａがメサ型の頂上部と絶縁層３ａ上とに形成されてい
る。
て説明する。この第２実施例におけるメサ型の形状は、
図１に示す第１実施例とほぼ同様である。したがって、
第１実施例と相当部分には第１実施例と同一番号を付す
ことにする。第２実施例が第１実施例と相違するところ
は、主として絶縁層３ａの形状である。この形状の異な
る絶縁層３ａは、第１実施例において説明した絶縁層の
エッチング時間を変えることにより形成される。特に、
メサ型の頂上と絶縁層３ａの端縁が平坦に形成されてい
るが、この平坦構造は、スピオングラス（ＳＯＧ）等の
レジストを用いてＲＩＥ（リアクチフ゛・イオン・エッチンク゛ ）によ
り、メサ型頂上の絶縁層を除去して形成することもでき
る。この第２実施例においては、絶縁層３ａがメサ型の
傾斜部２ｂと裾野部２ａとに形成され、アノ−ド電極４
ａがメサ型の頂上部と絶縁層３ａ上とに形成されてい
る。
【００１０】この第２実施例において、電界集中は第１
実施例と同様に、絶縁層３ａの端縁ａに生じるが、メサ
型の傾斜部２ｂの絶縁層３ａ上に形成されたアノ−ド電
極４ａからの電界が、端縁ａにおける集中電界に作用し
て、図２に説明したメカニズムと同様に、集中電界のフ
リンジング成分が抑圧され、逆耐電圧が向上することに
なる。
実施例と同様に、絶縁層３ａの端縁ａに生じるが、メサ
型の傾斜部２ｂの絶縁層３ａ上に形成されたアノ−ド電
極４ａからの電界が、端縁ａにおける集中電界に作用し
て、図２に説明したメカニズムと同様に、集中電界のフ
リンジング成分が抑圧され、逆耐電圧が向上することに
なる。
【００１１】つぎに、図４を参照して第３実施例につい
て説明する。この第３実施例におけるメサ型の形状は、
図１に示す第１実施例とほぼ同様である。したがって、
第１実施例と相当部分には第１実施例と同一番号を付す
ことにする。第３実施例が第１実施例と相違するところ
は、主として絶縁層３ｂの形状である。この形状の異な
る絶縁層３ｂは、第１実施例において説明した絶縁層の
エッチング時間を変えることにより形成される。
て説明する。この第３実施例におけるメサ型の形状は、
図１に示す第１実施例とほぼ同様である。したがって、
第１実施例と相当部分には第１実施例と同一番号を付す
ことにする。第３実施例が第１実施例と相違するところ
は、主として絶縁層３ｂの形状である。この形状の異な
る絶縁層３ｂは、第１実施例において説明した絶縁層の
エッチング時間を変えることにより形成される。
【００１２】この第３実施例においては、絶縁層３ｂが
メサ型の傾斜部２ｂの下部と裾野部２ａとに形成され、
アノ−ド電極４ｂがメサ型の頂上部と傾斜部２ｂの上部
および絶縁層３ｂ上に形成されている。
メサ型の傾斜部２ｂの下部と裾野部２ａとに形成され、
アノ−ド電極４ｂがメサ型の頂上部と傾斜部２ｂの上部
および絶縁層３ｂ上に形成されている。
【００１３】この第３実施例において、電界集中は第１
実施例と同様に、絶縁層３ｂの端縁ａに生じるが、メサ
型傾斜部２ｂのＧａＡｓ基板のｎ- 層２の上部に直接形
成されたアノ−ド電極４ｂからの電界が、端縁ａにおけ
る集中電界に作用して、図２に説明したメカニズムと同
様に、集中電界のフリンジング成分が抑圧され、逆耐電
圧が向上することになる。
実施例と同様に、絶縁層３ｂの端縁ａに生じるが、メサ
型傾斜部２ｂのＧａＡｓ基板のｎ- 層２の上部に直接形
成されたアノ−ド電極４ｂからの電界が、端縁ａにおけ
る集中電界に作用して、図２に説明したメカニズムと同
様に、集中電界のフリンジング成分が抑圧され、逆耐電
圧が向上することになる。
【００１４】以下に、具体的実施例を掲げる。ＧａＡｓ
基板の条件を下記のように選び、実施例および従来例図
面に示す絶縁層およびアノ−ド電極の形状において、逆
耐電圧を計測した結果を以下に示す。参考のために、従
来例も掲げる。なお、逆耐電圧は、リ−ク電流が０．５
ｍＡのときの値である。
基板の条件を下記のように選び、実施例および従来例図
面に示す絶縁層およびアノ−ド電極の形状において、逆
耐電圧を計測した結果を以下に示す。参考のために、従
来例も掲げる。なお、逆耐電圧は、リ−ク電流が０．５
ｍＡのときの値である。
【００１５】 ＧａＡｓ基板の条件 アノ−ド電極面積 ： ０．４×０．４ｍｍ2 メサ深さ（傾斜部の基板高さ）： ０．３〜１．５μｍ ＧａＡｓ基板厚さ ： ２００μｍ ｎ- 層の厚さ ： ９．７μｍ ｎ- 層のキャリア濃度 ： ２．２６×１０15ｃｍ-3 実例 ： 逆耐電圧 図６に示す従来例 ： ８８．２Ｖ 図１に示す第１実施例 ： ９５．７Ｖ 図３に示す第２実施例 ： １０１．０Ｖ 図４に示す第３実施例 ： １０６．４Ｖ なお、図１に示す第１実施例においては、交差幅ｘが３
μｍ以下のとき、効果が大きい。
μｍ以下のとき、効果が大きい。
【００１６】
【発明の効果】本発明は、化合物半導体基板のｎ- 層を
メサ型に形成し、メサ型の裾野部、傾斜部および頂上周
辺部のうち、少なくとも裾野部および傾斜部に絶縁層を
形成し、この絶縁層とｎ- 層上にアノード電極を形成し
ているので、絶縁層の端縁に生じる集中電界が、傾斜部
のアノード電極に形成される電界により打ち消され逆耐
電圧が向上する。
メサ型に形成し、メサ型の裾野部、傾斜部および頂上周
辺部のうち、少なくとも裾野部および傾斜部に絶縁層を
形成し、この絶縁層とｎ- 層上にアノード電極を形成し
ているので、絶縁層の端縁に生じる集中電界が、傾斜部
のアノード電極に形成される電界により打ち消され逆耐
電圧が向上する。
【００１７】また、逆耐電圧が向上することにより、信
頼性が向上する。従来と同様の逆耐電圧が要求された場
合には、ｎ- 層のキャリア濃度を上げたり、若しくはｎ
- 層の厚さを薄くすることによって、順方向特性を改善
することができる。
頼性が向上する。従来と同様の逆耐電圧が要求された場
合には、ｎ- 層のキャリア濃度を上げたり、若しくはｎ
- 層の厚さを薄くすることによって、順方向特性を改善
することができる。
【００１８】これらの効果により、アノード面積を小さ
くすることができ、チップの縮小化が可能である。この
チップの縮小化に伴い、一枚のウエハで取得できるチッ
プの個数も増加して、コスト低減を図ることができる。
くすることができ、チップの縮小化が可能である。この
チップの縮小化に伴い、一枚のウエハで取得できるチッ
プの個数も増加して、コスト低減を図ることができる。
【図１】 第１実施例の形態図
【図２】 電界集中を抑圧するメカニズムの説明図
【図３】 第２実施例の形態図
【図４】 第３実施例の形態図
【図５】 従来例の形態図
【図６】 他の従来例の形態図
１ ＧａＡｓ基板ｎ+ 層 ２ ＧａＡｓ基板ｎ- 層 ２ａ 裾野部 ２ｂ 傾斜部 ２ｃ 頂上周辺部 ３、３ａ、３ｂ 絶縁層 ４、４ａ、４ｂ アノード電極 ａ 端縁 ｂ 傾斜点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 末吉 正昭 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項１】ｎ+ 層およびｎ- 層よりなる化合物半導体
基板のｎ- 層がメサ型に形成され、メサ型の裾野部、傾
斜部および頂上周辺部のうち、少なくとも裾野部および
傾斜部に絶縁層が形成され、この絶縁層とｎ- 層上にア
ノ−ド電極が形成され、およびカソ−ド電極がｎ+ 層に
形成されて、絶縁層の端縁に生じる集中電界を、傾斜部
のアノ−ド電極に形成される電界により打ち消し逆耐電
圧を向上させるようにしたショットキ−バリアダイオ−
ド。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278035A JPH08139341A (ja) | 1994-11-11 | 1994-11-11 | ショットキ−バリアダイオ−ド |
| EP95117710A EP0712167A3 (en) | 1994-11-11 | 1995-11-09 | Schottky barrier diode |
| FI955395A FI955395A7 (fi) | 1994-11-11 | 1995-11-09 | Shottky-kynnysjännitediodi |
| KR1019950040795A KR100212203B1 (ko) | 1994-11-11 | 1995-11-10 | 쇼트키 장벽 다이오드 |
| US08/777,570 US5686753A (en) | 1994-11-11 | 1996-12-31 | Schottky barrier diode having a mesa structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6278035A JPH08139341A (ja) | 1994-11-11 | 1994-11-11 | ショットキ−バリアダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139341A true JPH08139341A (ja) | 1996-05-31 |
Family
ID=17591746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6278035A Pending JPH08139341A (ja) | 1994-11-11 | 1994-11-11 | ショットキ−バリアダイオ−ド |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0712167A3 (ja) |
| JP (1) | JPH08139341A (ja) |
| KR (1) | KR100212203B1 (ja) |
| FI (1) | FI955395A7 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
| JP2014241436A (ja) * | 2007-03-26 | 2014-12-25 | 住友電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
| KR20150040632A (ko) * | 2013-10-07 | 2015-04-15 | 엘지이노텍 주식회사 | 반도체 소자 |
| JP2016162785A (ja) * | 2015-02-27 | 2016-09-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP2016162786A (ja) * | 2015-02-27 | 2016-09-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP2017139289A (ja) * | 2016-02-02 | 2017-08-10 | トヨタ自動車株式会社 | ダイオード |
| US9972725B2 (en) | 2016-09-02 | 2018-05-15 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method of the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0964381A (ja) * | 1995-08-25 | 1997-03-07 | Murata Mfg Co Ltd | ショットキーバリアダイオード |
| KR101072992B1 (ko) | 2004-12-30 | 2011-10-12 | 매그나칩 반도체 유한회사 | 쇼트키 다이오드 및 그 형성 방법 |
| KR101461886B1 (ko) | 2013-09-10 | 2014-11-13 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| CN111129165B (zh) * | 2019-12-05 | 2023-11-28 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
| CN111129164B (zh) * | 2019-12-05 | 2023-09-26 | 中国电子科技集团公司第十三研究所 | 肖特基二极管及其制备方法 |
| CN115483274B (zh) * | 2022-08-12 | 2026-06-05 | 西安电子科技大学 | 一种基于sog的氧化镓场终端功率二极管及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128879A (en) * | 1979-03-27 | 1980-10-06 | Nec Corp | Semiconductor device |
| CA2064146C (en) * | 1991-03-28 | 1997-08-12 | Hisashi Ariyoshi | Schottky barrier diode and a method of manufacturing thereof |
| US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
-
1994
- 1994-11-11 JP JP6278035A patent/JPH08139341A/ja active Pending
-
1995
- 1995-11-09 FI FI955395A patent/FI955395A7/fi unknown
- 1995-11-09 EP EP95117710A patent/EP0712167A3/en not_active Withdrawn
- 1995-11-10 KR KR1019950040795A patent/KR100212203B1/ko not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014241436A (ja) * | 2007-03-26 | 2014-12-25 | 住友電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
| JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
| KR20150040632A (ko) * | 2013-10-07 | 2015-04-15 | 엘지이노텍 주식회사 | 반도체 소자 |
| JP2016162785A (ja) * | 2015-02-27 | 2016-09-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| JP2016162786A (ja) * | 2015-02-27 | 2016-09-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| US9559218B2 (en) | 2015-02-27 | 2017-01-31 | Toyoda Gosei Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2017139289A (ja) * | 2016-02-02 | 2017-08-10 | トヨタ自動車株式会社 | ダイオード |
| US9972725B2 (en) | 2016-09-02 | 2018-05-15 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| FI955395A0 (fi) | 1995-11-09 |
| EP0712167A2 (en) | 1996-05-15 |
| KR960019807A (ko) | 1996-06-17 |
| EP0712167A3 (en) | 1996-07-31 |
| FI955395L (fi) | 1996-05-12 |
| KR100212203B1 (ko) | 1999-08-02 |
| FI955395A7 (fi) | 1996-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262669A (en) | Semiconductor rectifier having high breakdown voltage and high speed operation | |
| US11251282B2 (en) | Power semiconductor device | |
| KR100212203B1 (ko) | 쇼트키 장벽 다이오드 | |
| US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
| JP3173117B2 (ja) | ショットキーバリア半導体装置 | |
| JP2002368214A (ja) | Ｍｏｓトランジスタ | |
| GB2135511A (en) | Semiconductor device | |
| JP2000252479A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| EP0057135B1 (en) | Low resistance schottky diode on polysilicon/metal-silicide | |
| US6388276B1 (en) | Reverse conducting thyristor | |
| KR100231797B1 (ko) | 쇼트키 장벽 다이오드 | |
| US5686753A (en) | Schottky barrier diode having a mesa structure | |
| JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
| JP6570599B2 (ja) | スタック状のショットキーダイオード | |
| JPH0629557A (ja) | 半導体装置の製造方法 | |
| US4665416A (en) | Semiconductor device having a protection breakdown diode on a semi-insulative substrate | |
| JP2003115596A (ja) | 半導体装置 | |
| JPH05110062A (ja) | 整流用半導体装置 | |
| JPH0845874A (ja) | 半導体装置 | |
| US5387806A (en) | GTO-thyristor | |
| US5079175A (en) | Process for the manufacture of short circuits on the anode side of thyristors | |
| JPH0581067B2 (ja) | ||
| CN117981090A (zh) | 功率二极管和用于生产功率二极管的方法 | |
| JPH03120833A (ja) | 縦型バイポーラトランジスタ | |
| JPH06291339A (ja) | 半導体素子 |