JPH0964404A - 薄膜半導体素子 - Google Patents
薄膜半導体素子Info
- Publication number
- JPH0964404A JPH0964404A JP21911295A JP21911295A JPH0964404A JP H0964404 A JPH0964404 A JP H0964404A JP 21911295 A JP21911295 A JP 21911295A JP 21911295 A JP21911295 A JP 21911295A JP H0964404 A JPH0964404 A JP H0964404A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- type
- layer
- film semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 137
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 23
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 18
- 238000010030 laminating Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 70
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】温度変化や歪みに高感度な薄膜半導体素子を提
供する。 【解決手段】 絶縁基板１上で薄膜ｐｉｎダイオードＤ
と薄膜半導体抵抗体ｒとを並列に接続している。薄膜ｐ
ｉｎダイオードＤは、絶縁基板１上に設けられた第１の
電極２と、第１の電極２上に積層された第１のｐ形ａ−
Ｓｉ層６ａ、第１のｉ形ａ−Ｓｉ層５ａ、第１のｎ形ａ
−Ｓｉ層４ａと、第１のｎ形ａ−Ｓｉ層４ａ上に積層さ
れた第２の電極３とで構成される。一方、薄膜半導体抵
抗体ｒは、絶縁基板１上および第１の電極２上に形成さ
れた第２のｐ形ａ−Ｓｉ層６ｂと、第２のｐ形ａ−Ｓｉ
層６ｂ上に積層された第２のｉ形ａ−Ｓｉ層５ｂ、第２
のｎ形ａ−Ｓｉ層４ｂとで構成される。薄膜半導体抵抗
体ｒは、第２のｎ形ａ−Ｓｉ層４ｂが高抵抗な第２のｉ
形ａ−Ｓｉ層５ｂにより絶縁分離され、実質的には第２
のｐ形ａ−Ｓｉ層６ｂの抵抗値をもつのと同等である。
供する。 【解決手段】 絶縁基板１上で薄膜ｐｉｎダイオードＤ
と薄膜半導体抵抗体ｒとを並列に接続している。薄膜ｐ
ｉｎダイオードＤは、絶縁基板１上に設けられた第１の
電極２と、第１の電極２上に積層された第１のｐ形ａ−
Ｓｉ層６ａ、第１のｉ形ａ−Ｓｉ層５ａ、第１のｎ形ａ
−Ｓｉ層４ａと、第１のｎ形ａ−Ｓｉ層４ａ上に積層さ
れた第２の電極３とで構成される。一方、薄膜半導体抵
抗体ｒは、絶縁基板１上および第１の電極２上に形成さ
れた第２のｐ形ａ−Ｓｉ層６ｂと、第２のｐ形ａ−Ｓｉ
層６ｂ上に積層された第２のｉ形ａ−Ｓｉ層５ｂ、第２
のｎ形ａ−Ｓｉ層４ｂとで構成される。薄膜半導体抵抗
体ｒは、第２のｎ形ａ−Ｓｉ層４ｂが高抵抗な第２のｉ
形ａ−Ｓｉ層５ｂにより絶縁分離され、実質的には第２
のｐ形ａ−Ｓｉ層６ｂの抵抗値をもつのと同等である。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜半導体素子に
関し、特に、シリコン薄膜又は炭化シリコン薄膜により
温度センサおよび歪みセンサを構成する薄膜半導体素子
に関するものである。
関し、特に、シリコン薄膜又は炭化シリコン薄膜により
温度センサおよび歪みセンサを構成する薄膜半導体素子
に関するものである。
【０００２】
【従来の技術】一般に、半導体は温度変化や歪みによっ
て電気的特性が変化するため温度センサや歪みセンサ等
に用いられている。特に、結晶シリコン（以下、結晶Ｓ
ｉと称す）における拡散抵抗や、ｐｎ接合ダイオードを
温度センサや歪みセンサ等に応用したものが知られてい
る。
て電気的特性が変化するため温度センサや歪みセンサ等
に用いられている。特に、結晶シリコン（以下、結晶Ｓ
ｉと称す）における拡散抵抗や、ｐｎ接合ダイオードを
温度センサや歪みセンサ等に応用したものが知られてい
る。
【０００３】近年では、結晶Ｓｉに代わるものとして、
アモルファスＳｉ（以下、ａ−Ｓｉと称す）をはじめと
する薄膜半導体を応用するセンサの開発が活発になって
きている。特に、ａ−Ｓｉ薄膜は、比較的低温で形成が
可能で、結晶Ｓｉを用いたセンサに比べて、センサの製
造工程が容易であり、低コスト化が図れる、ガラス等の
任意の基板（絶縁性基板）上に形成できるという特徴が
ある。
アモルファスＳｉ（以下、ａ−Ｓｉと称す）をはじめと
する薄膜半導体を応用するセンサの開発が活発になって
きている。特に、ａ−Ｓｉ薄膜は、比較的低温で形成が
可能で、結晶Ｓｉを用いたセンサに比べて、センサの製
造工程が容易であり、低コスト化が図れる、ガラス等の
任意の基板（絶縁性基板）上に形成できるという特徴が
ある。
【０００４】ａ−Ｓｉ薄膜は上記特徴を有するため、ａ
−Ｓｉ薄膜を用いたセンサでは、結晶Ｓｉを用いたセン
サと同様に、薄膜抵抗素子のサーミスタやピエゾ素子、
温度変化や歪みに敏感なｐｉｎダイオード等の薄膜半導
体素子が開発されている。
−Ｓｉ薄膜を用いたセンサでは、結晶Ｓｉを用いたセン
サと同様に、薄膜抵抗素子のサーミスタやピエゾ素子、
温度変化や歪みに敏感なｐｉｎダイオード等の薄膜半導
体素子が開発されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記薄
膜半導体素子で構成したセンサは、結晶Ｓｉを用いたセ
ンサと比較して感度が低いという問題があった。本発明
は上記事由に鑑みて為されたものであり、その目的は、
温度変化や歪みに高感度な薄膜半導体素子を提供するこ
とにある。
膜半導体素子で構成したセンサは、結晶Ｓｉを用いたセ
ンサと比較して感度が低いという問題があった。本発明
は上記事由に鑑みて為されたものであり、その目的は、
温度変化や歪みに高感度な薄膜半導体素子を提供するこ
とにある。
【０００６】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、絶縁基板上に形成された第１の
電極と、前記第１の電極上に形成されたｐ形、ｉ形、ｎ
形のシリコン薄膜又は炭化シリコン薄膜を積層して構成
した第１の薄膜半導体層からなるｐｉｎダイオード要素
と、前記第１の薄膜半導体層上に形成された第２の電極
と、ｐ形、ｉ形、ｎ形のシリコン薄膜又は炭化シリコン
薄膜を積層して構成した第２の薄膜半導体層の最下層ま
たは最上層のいずれか一方に２つの電極が設けられ且つ
前記絶縁基板上に形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオード要素と前記半導体抵抗体とが
並列に接続されて成ることを特徴とするので、前記ｐｉ
ｎダイオード要素及び前記半導体抵抗体に定電圧を印加
した場合、温度変化に対する電流変化率が大きい。
目的を達成するために、絶縁基板上に形成された第１の
電極と、前記第１の電極上に形成されたｐ形、ｉ形、ｎ
形のシリコン薄膜又は炭化シリコン薄膜を積層して構成
した第１の薄膜半導体層からなるｐｉｎダイオード要素
と、前記第１の薄膜半導体層上に形成された第２の電極
と、ｐ形、ｉ形、ｎ形のシリコン薄膜又は炭化シリコン
薄膜を積層して構成した第２の薄膜半導体層の最下層ま
たは最上層のいずれか一方に２つの電極が設けられ且つ
前記絶縁基板上に形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオード要素と前記半導体抵抗体とが
並列に接続されて成ることを特徴とするので、前記ｐｉ
ｎダイオード要素及び前記半導体抵抗体に定電圧を印加
した場合、温度変化に対する電流変化率が大きい。
【０００７】請求項２の発明は、絶縁基板上に形成され
た第１の電極と、前記第１の電極上に形成されたｐ形、
ｉ形、ｎ形のシリコン薄膜又は炭化シリコン薄膜を順次
積層して構成した第１の薄膜半導体層からなるｐｉｎダ
イオード要素と、前記第１の薄膜半導体層上に形成され
た第２の電極と、ｐ形、ｉ形、ｎ形のシリコン薄膜又は
炭化シリコン薄膜を順次積層して構成した第２の薄膜半
導体層のｐ形シリコン薄膜またはｐ形炭化シリコン薄膜
に２つの電極が形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオードと前記半導体抵抗体とが並列
に接続されて成ることを特徴とするので、前記ｐｉｎダ
イオード要素及び前記半導体抵抗体に定電圧を印加した
場合、温度変化や歪みに対する電流変化率が大きい。
た第１の電極と、前記第１の電極上に形成されたｐ形、
ｉ形、ｎ形のシリコン薄膜又は炭化シリコン薄膜を順次
積層して構成した第１の薄膜半導体層からなるｐｉｎダ
イオード要素と、前記第１の薄膜半導体層上に形成され
た第２の電極と、ｐ形、ｉ形、ｎ形のシリコン薄膜又は
炭化シリコン薄膜を順次積層して構成した第２の薄膜半
導体層のｐ形シリコン薄膜またはｐ形炭化シリコン薄膜
に２つの電極が形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオードと前記半導体抵抗体とが並列
に接続されて成ることを特徴とするので、前記ｐｉｎダ
イオード要素及び前記半導体抵抗体に定電圧を印加した
場合、温度変化や歪みに対する電流変化率が大きい。
【０００８】請求項３の発明は、絶縁基板上に形成され
た第１の電極と、前記第１の電極上に形成されたｎ形、
ｉ形、ｐ形のシリコン薄膜又は炭化シリコン薄膜を順次
積層して構成した第１の薄膜半導体層からなるｐｉｎダ
イオード要素と、前記第１の薄膜半導体層上に形成され
た第２の電極と、ｎ形、ｉ形、ｐ形のシリコン薄膜又は
炭化シリコン薄膜を順次積層して構成した第２の薄膜半
導体層のｐ形シリコン薄膜またはｐ形炭化シリコン薄膜
に２つの電極が形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオードと前記半導体抵抗体とが並列
に接続されて成ることを特徴とするので、前記ｐｉｎダ
イオード要素及び前記半導体抵抗体に定電圧を印加した
場合、温度変化や歪みに対する電流変化率が大きい。
た第１の電極と、前記第１の電極上に形成されたｎ形、
ｉ形、ｐ形のシリコン薄膜又は炭化シリコン薄膜を順次
積層して構成した第１の薄膜半導体層からなるｐｉｎダ
イオード要素と、前記第１の薄膜半導体層上に形成され
た第２の電極と、ｎ形、ｉ形、ｐ形のシリコン薄膜又は
炭化シリコン薄膜を順次積層して構成した第２の薄膜半
導体層のｐ形シリコン薄膜またはｐ形炭化シリコン薄膜
に２つの電極が形成された半導体抵抗体とを備えて成
り、前記ｐｉｎダイオードと前記半導体抵抗体とが並列
に接続されて成ることを特徴とするので、前記ｐｉｎダ
イオード要素及び前記半導体抵抗体に定電圧を印加した
場合、温度変化や歪みに対する電流変化率が大きい。
【０００９】請求項４の発明は、ｐ形シリコン薄膜また
はｐ形炭化シリコン薄膜が微結晶相を含む薄膜半導体で
あることを特徴とするので、請求項２および請求項３の
発明よりも歪みに対する電流変化率が大きい。請求項５
の発明は、温度センサを構成したことを特徴とするの
で、高感度の温度センサとして使用できる。
はｐ形炭化シリコン薄膜が微結晶相を含む薄膜半導体で
あることを特徴とするので、請求項２および請求項３の
発明よりも歪みに対する電流変化率が大きい。請求項５
の発明は、温度センサを構成したことを特徴とするの
で、高感度の温度センサとして使用できる。
【００１０】請求項６の発明は、歪みセンサを構成した
ことを特徴とするので、高感度の歪みセンサとして使用
できる。
ことを特徴とするので、高感度の歪みセンサとして使用
できる。
【００１１】
【発明の実施の形態】以下、本発明を実施の形態により
説明する。 （実施の形態１）本実施の形態は、請求項１および請求
項２および請求項５の発明に対応するものであり、以
下、図１および図２により説明する。
説明する。 （実施の形態１）本実施の形態は、請求項１および請求
項２および請求項５の発明に対応するものであり、以
下、図１および図２により説明する。
【００１２】本実施の形態の薄膜半導体素子は、図１に
示すように、絶縁基板１上で薄膜ｐｉｎダイオードＤと
薄膜半導体抵抗体ｒとを並列に接続している（等価回路
を図２に示す）。ここで、薄膜ｐｉｎダイオードＤは、
絶縁基板１上に設けられた第１の電極２と、第１の電極
２上に積層された第１のｐ形ａ−Ｓｉ層６ａ、第１のｉ
形ａ−Ｓｉ層５ａ、第１のｎ形ａ−Ｓｉ層４ａと、第１
のｎ形ａ−Ｓｉ層４ａ上に積層された第２の電極３とで
構成される。一方、薄膜半導体抵抗体ｒは、絶縁基板１
上および第１の電極２上に形成された第２のｐ形ａ−Ｓ
ｉ層６ｂと、第２のｐ形ａ−Ｓｉ層６ｂ上に積層された
第２のｉ形ａ−Ｓｉ層５ｂ、第２のｎ形ａ−Ｓｉ層４ｂ
とで構成される。
示すように、絶縁基板１上で薄膜ｐｉｎダイオードＤと
薄膜半導体抵抗体ｒとを並列に接続している（等価回路
を図２に示す）。ここで、薄膜ｐｉｎダイオードＤは、
絶縁基板１上に設けられた第１の電極２と、第１の電極
２上に積層された第１のｐ形ａ−Ｓｉ層６ａ、第１のｉ
形ａ−Ｓｉ層５ａ、第１のｎ形ａ−Ｓｉ層４ａと、第１
のｎ形ａ−Ｓｉ層４ａ上に積層された第２の電極３とで
構成される。一方、薄膜半導体抵抗体ｒは、絶縁基板１
上および第１の電極２上に形成された第２のｐ形ａ−Ｓ
ｉ層６ｂと、第２のｐ形ａ−Ｓｉ層６ｂ上に積層された
第２のｉ形ａ−Ｓｉ層５ｂ、第２のｎ形ａ−Ｓｉ層４ｂ
とで構成される。
【００１３】薄膜半導体抵抗体ｒは、図１に示すよう
に、ａ−Ｓｉによるｐｉｎダイオード要素を有するが、
このｐｉｎダイオード要素は、第２のｐ形ａ−Ｓｉ層６
ｂのみに第１の電極２が（２ヶ所）接触するように構成
されている。このため、薄膜半導体抵抗体ｒは、第２の
ｎ形ａ−Ｓｉ層４ｂが高抵抗な第２のｉ形ａ−Ｓｉ層５
ｂにより絶縁分離され、実質的には第２のｐ形ａ−Ｓｉ
層６ｂの抵抗値をもつのと同等である。
に、ａ−Ｓｉによるｐｉｎダイオード要素を有するが、
このｐｉｎダイオード要素は、第２のｐ形ａ−Ｓｉ層６
ｂのみに第１の電極２が（２ヶ所）接触するように構成
されている。このため、薄膜半導体抵抗体ｒは、第２の
ｎ形ａ−Ｓｉ層４ｂが高抵抗な第２のｉ形ａ−Ｓｉ層５
ｂにより絶縁分離され、実質的には第２のｐ形ａ−Ｓｉ
層６ｂの抵抗値をもつのと同等である。
【００１４】ところで、薄膜ｐｉｎダイオードＤへの印
加電圧Ｖと、薄膜ｐｉｎダイオードＤに流れる電流Ｉd
との関係は、薄膜ｐｉｎダイオードＤの逆方向飽和電流
をＩ 0 、電子の電荷をｑ、ダイオード因子をｎ1 、ボル
ツマン定数をｋ、絶対温度をＴとすると、 Ｉd ＝Ｉ0 ｛ｅｘｐ（ｑＶ／ｎ1 ｋＴ）−１｝ と表される。
加電圧Ｖと、薄膜ｐｉｎダイオードＤに流れる電流Ｉd
との関係は、薄膜ｐｉｎダイオードＤの逆方向飽和電流
をＩ 0 、電子の電荷をｑ、ダイオード因子をｎ1 、ボル
ツマン定数をｋ、絶対温度をＴとすると、 Ｉd ＝Ｉ0 ｛ｅｘｐ（ｑＶ／ｎ1 ｋＴ）−１｝ と表される。
【００１５】また、第２のｐ形ａ−Ｓｉ層６ｂの抵抗値
をＲ、第２のｐ形ａ−Ｓｉ層６ｂへの印加電圧をＶ、第
２のｐ形ａ−Ｓｉ層６ｂに流れる電流をＩRとすると、
ＩR ＝Ｖ／Ｒとなる。したがって、図２のように、薄膜
ｐｉｎダイオードＤと第２のｐ形ａ−Ｓｉ層６ｂとを並
列接続した場合，全体の電流をＩとすると、 Ｉ＝Ｉ0 ｛ｅｘｐ（ｑＶ／ｎ1 ｋＴ）−１｝＋Ｖ／Ｒ となる。
をＲ、第２のｐ形ａ−Ｓｉ層６ｂへの印加電圧をＶ、第
２のｐ形ａ−Ｓｉ層６ｂに流れる電流をＩRとすると、
ＩR ＝Ｖ／Ｒとなる。したがって、図２のように、薄膜
ｐｉｎダイオードＤと第２のｐ形ａ−Ｓｉ層６ｂとを並
列接続した場合，全体の電流をＩとすると、 Ｉ＝Ｉ0 ｛ｅｘｐ（ｑＶ／ｎ1 ｋＴ）−１｝＋Ｖ／Ｒ となる。
【００１６】このため、上記薄膜半導体素子で温度セン
サを構成するには、例えば、端子Ｔ 1 ，Ｔ2 間に定電圧
源を接続し、温度変化に伴う電流Ｉの変化を検出すれば
よい。つまり、印加電圧が一定で温度が上昇すると薄膜
ｐｉｎダイオードＤを流れる電流Ｉd が増加する。ま
た、第２のｐ形ａ−Ｓｉ層６ｂは抵抗値Ｒが減じるの
で、電流ＩR が増加する。すなわち、薄膜ｐｉｎダイオ
ードＤと第２のｐ形ａ−Ｓｉ層６ｂよりなる薄膜半導体
抵抗体との夫々を単独で用いた場合より、電流の変化率
が大きくなり、高感度の温度センサが得られるのであ
る。
サを構成するには、例えば、端子Ｔ 1 ，Ｔ2 間に定電圧
源を接続し、温度変化に伴う電流Ｉの変化を検出すれば
よい。つまり、印加電圧が一定で温度が上昇すると薄膜
ｐｉｎダイオードＤを流れる電流Ｉd が増加する。ま
た、第２のｐ形ａ−Ｓｉ層６ｂは抵抗値Ｒが減じるの
で、電流ＩR が増加する。すなわち、薄膜ｐｉｎダイオ
ードＤと第２のｐ形ａ−Ｓｉ層６ｂよりなる薄膜半導体
抵抗体との夫々を単独で用いた場合より、電流の変化率
が大きくなり、高感度の温度センサが得られるのであ
る。
【００１７】以下、上記薄膜半導体素子の製造方法を簡
単に説明する。絶縁性基板１上にクロム（Ｃｒ），アル
ミニウム（Ａｌ）等の金属薄膜よりなる第１の電極２を
所定の形状に形成する。次に、例えば、プラズマＣＶＤ
装置などによりＳｉＨ4 ，Ｂ2 Ｈ6 ，Ｈ2 等の混合ガス
を用いてｐ形ａ−Ｓｉ層を成膜し、その後、ＳｉＨ4 ，
Ｈ2 等の混合ガスを用いて（ドーピングなしの）ｉ形ａ
−Ｓｉ層を順次成膜する。連続して、ＳｉＨ4 ，Ｈ2 ，
ＰＨ3 等の混合ガスを用いて、ｉ形ａ−Ｓｉ層上にｎ形
ａ−Ｓｉ層を成膜する。その後、前記ｐ形ａ−Ｓｉ層、
ｉ形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層を薄膜ｐｉｎダイオー
ドＤ用、薄膜半導体抵抗体ｒ用の形状に加工する。
単に説明する。絶縁性基板１上にクロム（Ｃｒ），アル
ミニウム（Ａｌ）等の金属薄膜よりなる第１の電極２を
所定の形状に形成する。次に、例えば、プラズマＣＶＤ
装置などによりＳｉＨ4 ，Ｂ2 Ｈ6 ，Ｈ2 等の混合ガス
を用いてｐ形ａ−Ｓｉ層を成膜し、その後、ＳｉＨ4 ，
Ｈ2 等の混合ガスを用いて（ドーピングなしの）ｉ形ａ
−Ｓｉ層を順次成膜する。連続して、ＳｉＨ4 ，Ｈ2 ，
ＰＨ3 等の混合ガスを用いて、ｉ形ａ−Ｓｉ層上にｎ形
ａ−Ｓｉ層を成膜する。その後、前記ｐ形ａ−Ｓｉ層、
ｉ形ａ−Ｓｉ層、ｎ形ａ−Ｓｉ層を薄膜ｐｉｎダイオー
ドＤ用、薄膜半導体抵抗体ｒ用の形状に加工する。
【００１８】次に、第２の電極３を第１のｎ形ａ−Ｓｉ
層４ａ上および所定領域に形成することにより図１に示
す構造が得られる。上記製造方法によれば、薄膜ｐｉｎ
ダイオードＤと第２のｐ形ａ−Ｓｉ層６ｂよりなる薄膜
半導体抵抗体ｒとが同時に形成される。なお、上記構成
において、ａ−Ｓｉ層を第１の電極２上にｎ，ｉ，ｐの
順に積層してもよく、この場合は、ｎ形ａ−Ｓｉ層より
なる薄膜半導体抵抗体ｒが形成される。また、ａ−Ｓｉ
の代わりにアモルファス炭化シリコン（以下、ａ−Ｓｉ
Ｃと称す）を用いても良く、ａ−ＳｉＣを用いると、ａ
−Ｓｉを用いた場合に比べて、更に、電流の変化率が大
きくなるので、検出感度が向上する。
層４ａ上および所定領域に形成することにより図１に示
す構造が得られる。上記製造方法によれば、薄膜ｐｉｎ
ダイオードＤと第２のｐ形ａ−Ｓｉ層６ｂよりなる薄膜
半導体抵抗体ｒとが同時に形成される。なお、上記構成
において、ａ−Ｓｉ層を第１の電極２上にｎ，ｉ，ｐの
順に積層してもよく、この場合は、ｎ形ａ−Ｓｉ層より
なる薄膜半導体抵抗体ｒが形成される。また、ａ−Ｓｉ
の代わりにアモルファス炭化シリコン（以下、ａ−Ｓｉ
Ｃと称す）を用いても良く、ａ−ＳｉＣを用いると、ａ
−Ｓｉを用いた場合に比べて、更に、電流の変化率が大
きくなるので、検出感度が向上する。
【００１９】（実施の形態２）本実施の形態は、請求項
１および請求項３乃至請求項６の発明に対応するもので
あり、以下、図３により説明する。本実施の形態の薄膜
半導体素子は、図３に示すように、図１同様、絶縁基板
１上で薄膜ｐｉｎダイオードＤと薄膜半導体抵抗体ｒと
を並列に接続している。
１および請求項３乃至請求項６の発明に対応するもので
あり、以下、図３により説明する。本実施の形態の薄膜
半導体素子は、図３に示すように、図１同様、絶縁基板
１上で薄膜ｐｉｎダイオードＤと薄膜半導体抵抗体ｒと
を並列に接続している。
【００２０】ここで、薄膜ｐｉｎダイオードＤは、絶縁
基板１上に設けられた第１の電極２と、第１の電極２上
に積層された第１のｎ形ａ−Ｓｉ層４ａ、第１のｉ形ａ
−Ｓｉ層５ａ、第１のｐ形ａ−Ｓｉ層６ａと、第１のｐ
形ａ−Ｓｉ層６ａ上に積層された第２の電極３とで構成
される。一方、薄膜半導体抵抗体ｒは、絶縁基板１上に
積層された第２のｎ形ａ−Ｓｉ層４ｂ、第２のｉ形ａ−
Ｓｉ層５ｂ、第２のｐ形ａ−Ｓｉ層６ｂと、第２のｐ形
ａ−Ｓｉ層６ｂの両端に形成された第２の電極３とで構
成される。
基板１上に設けられた第１の電極２と、第１の電極２上
に積層された第１のｎ形ａ−Ｓｉ層４ａ、第１のｉ形ａ
−Ｓｉ層５ａ、第１のｐ形ａ−Ｓｉ層６ａと、第１のｐ
形ａ−Ｓｉ層６ａ上に積層された第２の電極３とで構成
される。一方、薄膜半導体抵抗体ｒは、絶縁基板１上に
積層された第２のｎ形ａ−Ｓｉ層４ｂ、第２のｉ形ａ−
Ｓｉ層５ｂ、第２のｐ形ａ−Ｓｉ層６ｂと、第２のｐ形
ａ−Ｓｉ層６ｂの両端に形成された第２の電極３とで構
成される。
【００２１】薄膜半導体抵抗体ｒは、図３に示すよう
に、ａ−Ｓｉによるｐｉｎダイオード要素を有するが、
このｐｉｎダイオード要素は、第２のｐ形ａ−Ｓｉ層６
ｂのみに第２の電極３が（２ヶ所）接触するように構成
されている。このため、薄膜半導体抵抗体ｒは、第２の
ｎ形ａ−Ｓｉ層４ｂが高抵抗な第２のｉ形ａ−Ｓｉ層５
ｂにより絶縁分離され、実質的には第２のｐ形ａ−Ｓｉ
層６ｂの抵抗値をもつのと同等である。
に、ａ−Ｓｉによるｐｉｎダイオード要素を有するが、
このｐｉｎダイオード要素は、第２のｐ形ａ−Ｓｉ層６
ｂのみに第２の電極３が（２ヶ所）接触するように構成
されている。このため、薄膜半導体抵抗体ｒは、第２の
ｎ形ａ−Ｓｉ層４ｂが高抵抗な第２のｉ形ａ−Ｓｉ層５
ｂにより絶縁分離され、実質的には第２のｐ形ａ−Ｓｉ
層６ｂの抵抗値をもつのと同等である。
【００２２】以下、上記薄膜半導体素子の製造方法を簡
単に説明する。絶縁基板１上にＣｒ，Ａｌ等の金属薄膜
よりなる第１の電極２を所定の形状に形成する。次に、
例えば、プラズマＣＶＤ装置などによりＳｉＨ4 ，
Ｈ2 ，ＰＨ 3 等の混合ガスを用いてｎ形ａ−Ｓｉ層を成
膜し、その後、ＳｉＨ4 ，Ｈ2 の混合ガスを用いてｉ形
ａ−Ｓｉ層を成膜する。連続して、ＳｉＨ4 ，Ｈ2 ，Ｂ
2 Ｈ 6 等の混合ガスを用いてｉ形ａ−Ｓｉ層上にｐ形ａ
−Ｓｉ層を成膜する。その後、前記ｎ形ａ−Ｓｉ層、ｉ
形ａ−Ｓｉ層、ｐ形ａ−Ｓｉ層を薄膜ｐｉｎダイオード
Ｄ用、薄膜半導体抵抗体ｒ用として所定の形状に加工す
る。
単に説明する。絶縁基板１上にＣｒ，Ａｌ等の金属薄膜
よりなる第１の電極２を所定の形状に形成する。次に、
例えば、プラズマＣＶＤ装置などによりＳｉＨ4 ，
Ｈ2 ，ＰＨ 3 等の混合ガスを用いてｎ形ａ−Ｓｉ層を成
膜し、その後、ＳｉＨ4 ，Ｈ2 の混合ガスを用いてｉ形
ａ−Ｓｉ層を成膜する。連続して、ＳｉＨ4 ，Ｈ2 ，Ｂ
2 Ｈ 6 等の混合ガスを用いてｉ形ａ−Ｓｉ層上にｐ形ａ
−Ｓｉ層を成膜する。その後、前記ｎ形ａ−Ｓｉ層、ｉ
形ａ−Ｓｉ層、ｐ形ａ−Ｓｉ層を薄膜ｐｉｎダイオード
Ｄ用、薄膜半導体抵抗体ｒ用として所定の形状に加工す
る。
【００２３】次に、第２の電極３を第１のｐ形ａ−Ｓｉ
層６ａおよび第２のｐ形ａ−Ｓｉ層の両端上とその他の
所定領域とに形成することにより図３に示す構造が得ら
れる。上記製造方法によれば、薄膜ｐｉｎダイオードＤ
とｐ形ａ−Ｓｉ層６ｂよりなる薄膜半導体抵抗体ｒとが
同時に形成される。
層６ａおよび第２のｐ形ａ−Ｓｉ層の両端上とその他の
所定領域とに形成することにより図３に示す構造が得ら
れる。上記製造方法によれば、薄膜ｐｉｎダイオードＤ
とｐ形ａ−Ｓｉ層６ｂよりなる薄膜半導体抵抗体ｒとが
同時に形成される。
【００２４】なお、本半導体薄膜素子は実施の形態１と
同様の原理で温度センサを構成することができる。本薄
膜半導体素子を歪みセンサとして使用する場合、ｐ形ａ
−Ｓｉ層６ｂの抵抗は歪みに対する変化率が小さい。こ
のため、薄膜ｐｉｎダイオードＤに薄膜半導体抵抗体ｒ
を並列接続した効果が小さい。ところで、ｐ形微結晶Ｓ
ｉは、ｐ形ａ−Ｓｉ層６ｂに比べて歪みに対する抵抗変
化率が大きい。歪みの場合、歪みを受ける方向、つま
り、圧縮方向と引張方向とで電流値の増減の傾向が異な
るので薄膜ｐｉｎダイオードＤに流れる電流Ｉd と薄膜
半導体抵抗体ｒに流れる電流Ｉ R とが同じ傾向で変化す
るように選ばなければならない。歪みの方向による電流
の増減傾向をまとめると表１のようになる。
同様の原理で温度センサを構成することができる。本薄
膜半導体素子を歪みセンサとして使用する場合、ｐ形ａ
−Ｓｉ層６ｂの抵抗は歪みに対する変化率が小さい。こ
のため、薄膜ｐｉｎダイオードＤに薄膜半導体抵抗体ｒ
を並列接続した効果が小さい。ところで、ｐ形微結晶Ｓ
ｉは、ｐ形ａ−Ｓｉ層６ｂに比べて歪みに対する抵抗変
化率が大きい。歪みの場合、歪みを受ける方向、つま
り、圧縮方向と引張方向とで電流値の増減の傾向が異な
るので薄膜ｐｉｎダイオードＤに流れる電流Ｉd と薄膜
半導体抵抗体ｒに流れる電流Ｉ R とが同じ傾向で変化す
るように選ばなければならない。歪みの方向による電流
の増減傾向をまとめると表１のようになる。
【００２５】
【表１】
【００２６】表１より、薄膜ｐｉｎダイオードＤとｐ形
微結晶Ｓｉよりなる薄膜半導体抵抗体ｒとを並列接続す
ることによって電流変化率を大きくすることができるこ
とが分かる。このため、薄膜半導体抵抗ｒの抵抗要素と
してｐ形微結晶Ｓｉを形成することにより、歪みセンサ
の感度を向上させることができる。この場合、上記製造
方法に準ずれば、薄膜ｐｉｎダイオードＤとｐ形微結晶
Ｓｉ層６ｂのピエゾ抵抗素子とが同時に形成される。
微結晶Ｓｉよりなる薄膜半導体抵抗体ｒとを並列接続す
ることによって電流変化率を大きくすることができるこ
とが分かる。このため、薄膜半導体抵抗ｒの抵抗要素と
してｐ形微結晶Ｓｉを形成することにより、歪みセンサ
の感度を向上させることができる。この場合、上記製造
方法に準ずれば、薄膜ｐｉｎダイオードＤとｐ形微結晶
Ｓｉ層６ｂのピエゾ抵抗素子とが同時に形成される。
【００２７】なお、本実施の形態の薄膜半導体素子が、
温度センサを構成できることは勿論である。また、温度
センサを構成する場合は、薄膜半導体抵抗体の抵抗要素
（電極に接続される層）をｎ形ａ−Ｓｉ層またはｎ形微
結晶Ｓｉで構成しても良い。また、微結晶Ｓｉの代わり
に微結晶ＳｉＣを用いても良く、微結晶ＳｉＣを用いる
と、微結晶Ｓｉを用いた場合に比べて電流の変化率を大
きくとることができるので温度センサおよび歪みセンサ
の感度が向上する。
温度センサを構成できることは勿論である。また、温度
センサを構成する場合は、薄膜半導体抵抗体の抵抗要素
（電極に接続される層）をｎ形ａ−Ｓｉ層またはｎ形微
結晶Ｓｉで構成しても良い。また、微結晶Ｓｉの代わり
に微結晶ＳｉＣを用いても良く、微結晶ＳｉＣを用いる
と、微結晶Ｓｉを用いた場合に比べて電流の変化率を大
きくとることができるので温度センサおよび歪みセンサ
の感度が向上する。
【００２８】（実施の形態３）本実施の形態は、実施の
形態１を応用した薄膜半導体素子である。本薄膜半導体
素子は、図４に示すように、実施の形態１で述べた薄膜
ｐｉｎダイオードが２つ（Ｄ1 ，Ｄ2 ）直列に接続され
たものである（図５に等価回路を示す）。製造方法は、
実施の形態１および実施の形態２に準ずる。
形態１を応用した薄膜半導体素子である。本薄膜半導体
素子は、図４に示すように、実施の形態１で述べた薄膜
ｐｉｎダイオードが２つ（Ｄ1 ，Ｄ2 ）直列に接続され
たものである（図５に等価回路を示す）。製造方法は、
実施の形態１および実施の形態２に準ずる。
【００２９】ところで、実施の形態１の薄膜半導体素子
で構成したセンサを定電圧で使用する場合、ダイオード
電流が急激に立ち上がる領域では扱いにくいため、それ
より小さな電圧領域で使用することが望ましい。そこ
で、本実施の形態では、薄膜ｐｉｎダイードを２つ直列
接続をすることによって使用電圧範囲を広くしている。
なお、本薄膜半導体素子では、２つの薄膜ｐｉｎダイオ
ードＤ1 ，Ｄ2 を横に配置して電極部を介して直列接続
しているが、第１の電極／ｐｉｎダイオード要素／ｐｉ
ｎダイオード要素／第２の電極のように縦に積層するこ
とにより２つの薄膜ｐｉｎダイオードＤ1 ，Ｄ2 を直列
接続しても良い。また、直列に接続する薄膜ｐｉｎダイ
ードの数は２つに限定するものではなく、２つ以上でも
よい。
で構成したセンサを定電圧で使用する場合、ダイオード
電流が急激に立ち上がる領域では扱いにくいため、それ
より小さな電圧領域で使用することが望ましい。そこ
で、本実施の形態では、薄膜ｐｉｎダイードを２つ直列
接続をすることによって使用電圧範囲を広くしている。
なお、本薄膜半導体素子では、２つの薄膜ｐｉｎダイオ
ードＤ1 ，Ｄ2 を横に配置して電極部を介して直列接続
しているが、第１の電極／ｐｉｎダイオード要素／ｐｉ
ｎダイオード要素／第２の電極のように縦に積層するこ
とにより２つの薄膜ｐｉｎダイオードＤ1 ，Ｄ2 を直列
接続しても良い。また、直列に接続する薄膜ｐｉｎダイ
ードの数は２つに限定するものではなく、２つ以上でも
よい。
【００３０】
【発明の効果】請求項１の発明は、ｐｉｎダイオード要
素と半導体抵抗体とが並列に接続されているので、前記
ｐｉｎダイオード及び前記半導体抵抗体に定電圧を印加
した場合、温度変化に対する電流変化率が大きいという
効果がある。請求項２の発明は、ｐｉｎダイオード要素
と半導体抵抗体とが並列に接続されているので、前記ｐ
ｉｎダイオード及び前記半導体抵抗体に定電圧を印加し
た場合、温度変化や歪みに対する電流変化率が大きいと
いう効果がある。
素と半導体抵抗体とが並列に接続されているので、前記
ｐｉｎダイオード及び前記半導体抵抗体に定電圧を印加
した場合、温度変化に対する電流変化率が大きいという
効果がある。請求項２の発明は、ｐｉｎダイオード要素
と半導体抵抗体とが並列に接続されているので、前記ｐ
ｉｎダイオード及び前記半導体抵抗体に定電圧を印加し
た場合、温度変化や歪みに対する電流変化率が大きいと
いう効果がある。
【００３１】請求項３の発明は、請求項２の発明と同じ
効果がある。請求項４の発明は、ｐ形シリコン薄膜また
はｐ形炭化シリコン薄膜が微結晶相を含む薄膜半導体な
ので、請求項２および請求項３の発明よりも歪みに対す
る電流変化率が大きいという効果がある。請求項５の発
明は、温度センサを構成したので、高感度の温度センサ
として使用できるという効果がある。
効果がある。請求項４の発明は、ｐ形シリコン薄膜また
はｐ形炭化シリコン薄膜が微結晶相を含む薄膜半導体な
ので、請求項２および請求項３の発明よりも歪みに対す
る電流変化率が大きいという効果がある。請求項５の発
明は、温度センサを構成したので、高感度の温度センサ
として使用できるという効果がある。
【００３２】請求項６の発明は、歪みセンサを構成した
ので、高感度の歪みセンサとして使用できるという効果
がある。
ので、高感度の歪みセンサとして使用できるという効果
がある。
【図１】（ａ）実施の形態１の上面図である。 （ｂ）同上の断面図である。
【図２】同上の等価回路図である。
【図３】（ａ）実施の形態２の上面図である。 （ｂ）同上の断面図である。
【図４】（ａ）実施の形態３の上面図である。 （ｂ）同上の断面図である。
【図５】同上の等価回路図である。
１ 絶縁基板 ２ 第１の電極 ３ 第２の電極 ４ａ 第１のｎ形ａ−Ｓｉ層 ４ｂ 第２のｎ形ａ−Ｓｉ層 ５ａ 第１のｉ形ａ−Ｓｉ層 ５ｂ 第２のｉ形ａ−Ｓｉ層 ６ａ 第１のｐ形ａ−Ｓｉ層 ６ｂ 第２のｐ形ａ−Ｓｉ層 Ｄ 薄膜ｐｉｎダイオード ｒ 薄膜半導体抵抗体
Claims (6)
- 【請求項１】 絶縁基板上に形成された第１の電極と、
前記第１の電極上に形成されたｐ形、ｉ形、ｎ形のシリ
コン薄膜又は炭化シリコン薄膜を積層して構成した第１
の薄膜半導体層からなるｐｉｎダイオード要素と、前記
第１の薄膜半導体層上に形成された第２の電極と、ｐ
形、ｉ形、ｎ形のシリコン薄膜又は炭化シリコン薄膜を
積層して構成した第２の薄膜半導体層の最下層または最
上層のいずれか一方に２つの電極が設けられ且つ前記絶
縁基板上に形成された半導体抵抗体とを備えて成り、前
記ｐｉｎダイオード要素と前記半導体抵抗体とが並列に
接続されて成ることを特徴とする薄膜半導体素子。 - 【請求項２】 絶縁基板上に形成された第１の電極と、
前記第１の電極上に形成されたｐ形、ｉ形、ｎ形のシリ
コン薄膜又は炭化シリコン薄膜を順次積層して構成した
第１の薄膜半導体層からなるｐｉｎダイオード要素と、
前記第１の薄膜半導体層上に形成された第２の電極と、
ｐ形、ｉ形、ｎ形のシリコン薄膜又は炭化シリコン薄膜
を順次積層して構成した第２の薄膜半導体層のｐ形シリ
コン薄膜またはｐ形炭化シリコン薄膜に２つの電極が形
成された半導体抵抗体とを備えて成り、前記ｐｉｎダイ
オードと前記半導体抵抗体とが並列に接続されて成るこ
とを特徴とする薄膜半導体素子。 - 【請求項３】 絶縁基板上に形成された第１の電極と、
前記第１の電極上に形成されたｎ形、ｉ形、ｐ形のシリ
コン薄膜又は炭化シリコン薄膜を順次積層して構成した
第１の薄膜半導体層からなるｐｉｎダイオード要素と、
前記第１の薄膜半導体層上に形成された第２の電極と、
ｎ形、ｉ形、ｐ形のシリコン薄膜又は炭化シリコン薄膜
を順次積層して構成した第２の薄膜半導体層のｐ形シリ
コン薄膜またはｐ形炭化シリコン薄膜に２つの電極が形
成された半導体抵抗体とを備えて成り、前記ｐｉｎダイ
オードと前記半導体抵抗体とが並列に接続されて成るこ
とを特徴とする薄膜半導体素子。 - 【請求項４】 ｐ形シリコン薄膜またはｐ形炭化シリコ
ン薄膜が微結晶相を含む薄膜半導体であることを特徴と
する請求項２または請求項３記載の薄膜半導体素子。 - 【請求項５】 温度センサを構成したことを特徴とする
請求項１記載の薄膜半導体素子。 - 【請求項６】 歪みセンサを構成したことを特徴とする
請求項２または請求項３記載の薄膜半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21911295A JPH0964404A (ja) | 1995-08-28 | 1995-08-28 | 薄膜半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21911295A JPH0964404A (ja) | 1995-08-28 | 1995-08-28 | 薄膜半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964404A true JPH0964404A (ja) | 1997-03-07 |
Family
ID=16730445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21911295A Withdrawn JPH0964404A (ja) | 1995-08-28 | 1995-08-28 | 薄膜半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964404A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006163244A (ja) * | 2004-12-10 | 2006-06-22 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法 |
| WO2008114760A1 (en) * | 2007-03-13 | 2008-09-25 | Sharp Kabushiki Kaisha | Piezo-diode cantilever mems |
| US8324624B2 (en) | 2008-12-26 | 2012-12-04 | Samsung Display Co., Ltd. | Thin film transistor array substrate for an X-ray detector and method of fabricating the same |
| US9240358B2 (en) | 2013-05-29 | 2016-01-19 | Mitsubishi Electric Corporation | Semiconductor device provided with temperature sensing diode and manufacturing method thereof |
| CN112798126A (zh) * | 2021-04-08 | 2021-05-14 | 成都蓉矽半导体有限公司 | 一种高灵敏度的碳化硅可集成温度传感器 |
-
1995
- 1995-08-28 JP JP21911295A patent/JPH0964404A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7763947B2 (en) | 2002-04-23 | 2010-07-27 | Sharp Laboratories Of America, Inc. | Piezo-diode cantilever MEMS |
| JP2006163244A (ja) * | 2004-12-10 | 2006-06-22 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法 |
| WO2008114760A1 (en) * | 2007-03-13 | 2008-09-25 | Sharp Kabushiki Kaisha | Piezo-diode cantilever mems |
| US8324624B2 (en) | 2008-12-26 | 2012-12-04 | Samsung Display Co., Ltd. | Thin film transistor array substrate for an X-ray detector and method of fabricating the same |
| US9240358B2 (en) | 2013-05-29 | 2016-01-19 | Mitsubishi Electric Corporation | Semiconductor device provided with temperature sensing diode and manufacturing method thereof |
| CN112798126A (zh) * | 2021-04-08 | 2021-05-14 | 成都蓉矽半导体有限公司 | 一种高灵敏度的碳化硅可集成温度传感器 |
| CN112798126B (zh) * | 2021-04-08 | 2021-07-02 | 成都蓉矽半导体有限公司 | 一种高灵敏度的碳化硅可集成温度传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2890601B2 (ja) | 半導体センサ | |
| US4618873A (en) | Thin film device | |
| JP2010109073A (ja) | 赤外線検知素子及びセンサ並びに赤外線検知素子の製造方法 | |
| CN112563405B (zh) | 压力传感器单元以及多维压力传感器及其制造方法 | |
| JPH0964404A (ja) | 薄膜半導体素子 | |
| JPH03252164A (ja) | 薄膜トランジスタ | |
| JPH05299705A (ja) | ダイヤモンド薄膜電子デバイス及びその製造方法 | |
| JP3440583B2 (ja) | 半導体装置及び赤外線検出素子 | |
| JPH01303761A (ja) | 半導体装置 | |
| JP2566910B2 (ja) | 平面センサ− | |
| JP2987946B2 (ja) | 積層型光起電力装置 | |
| JPH08125127A (ja) | 抵抗素子及び温度センサー | |
| JPH0786618A (ja) | 半導体圧力センサ | |
| JPS6141156B2 (ja) | ||
| JPH0992845A (ja) | 半導体装置 | |
| JP3474891B2 (ja) | 光起電力装置の製造方法 | |
| JPH06268239A (ja) | サージ吸収用ダイオード | |
| JPH03252169A (ja) | 歪抵抗装置及びその製造構造 | |
| JP3343282B2 (ja) | 混成集積回路部品 | |
| JPS5610954A (en) | Semiconductor device | |
| JPH1032105A (ja) | 薄膜バリスタ | |
| KR100242390B1 (ko) | 고저항 소자 및 그의 제조방법 | |
| JPS61224447A (ja) | 半導体抵抗装置 | |
| JP3057846B2 (ja) | 半導体装置 | |
| JPH0262928A (ja) | 薄膜圧力センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |