JPH0964603A - 温度補償型位相遅延回路 - Google Patents
温度補償型位相遅延回路Info
- Publication number
- JPH0964603A JPH0964603A JP24084295A JP24084295A JPH0964603A JP H0964603 A JPH0964603 A JP H0964603A JP 24084295 A JP24084295 A JP 24084295A JP 24084295 A JP24084295 A JP 24084295A JP H0964603 A JPH0964603 A JP H0964603A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- phase delay
- dielectric constant
- delay circuit
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000000919 ceramic Substances 0.000 claims abstract description 19
- 239000004809 Teflon Substances 0.000 claims description 11
- 229920006362 Teflon® Polymers 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 208000017482 infantile neuronal ceroid lipofuscinosis Diseases 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】 セラミック基板上に設けたストリップライン
パターンで構成される位相遅延回路において、温度変化
によりセラミック基板の誘電率が変動し、位相差が変動
される。 【解決手段】 正の温度係数の誘電率をもつセラミック
基板にそれぞれ形成された第１及び第２の伝送線路１
０，２０からなる位相遅延回路において、一方の伝送線
路１０に正の温度係数の誘電率をもつセラミック基板に
形成された第３の伝送線路を接続し、他方の伝送線路２
０に負の温度係数の誘電率をもつ基板に形成された第４
の伝送線路４０を接続する。正の温度係数の誘電率が温
度変化によって変動することにより生じる位相差変動
を、負の温度係数の誘電率が温度変化によって変動する
ことにより生じる位相差変動によって相殺し、温度変化
に伴う位相差変動を抑制ないし解消する。
パターンで構成される位相遅延回路において、温度変化
によりセラミック基板の誘電率が変動し、位相差が変動
される。 【解決手段】 正の温度係数の誘電率をもつセラミック
基板にそれぞれ形成された第１及び第２の伝送線路１
０，２０からなる位相遅延回路において、一方の伝送線
路１０に正の温度係数の誘電率をもつセラミック基板に
形成された第３の伝送線路を接続し、他方の伝送線路２
０に負の温度係数の誘電率をもつ基板に形成された第４
の伝送線路４０を接続する。正の温度係数の誘電率が温
度変化によって変動することにより生じる位相差変動
を、負の温度係数の誘電率が温度変化によって変動する
ことにより生じる位相差変動によって相殺し、温度変化
に伴う位相差変動を抑制ないし解消する。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロ波帯以上で
使用するストリップラインで形成した位相遅延回路に関
し、特に温度変化に伴う位相変化を補償する温度補償機
能を有する位相遅延回路に関する。
使用するストリップラインで形成した位相遅延回路に関
し、特に温度変化に伴う位相変化を補償する温度補償機
能を有する位相遅延回路に関する。
【０００２】
【従来の技術】従来のこの種の位相遅延回路の一例を図
５に示す。同図のように、入力端子ＩＮ１と出力端子Ｏ
ＵＴ１との間に、セラミック基板上に形成された長さＬ
のストリップラインパターンからなる伝送線路１０が接
続され、入力端子ＩＮ２と出力端子ＯＵＴ２との間に、
セラミック基板上に形成された長さＬ＋ΔＬのストリッ
プラインパターンからなる伝送線路２０が接続されてい
る。
５に示す。同図のように、入力端子ＩＮ１と出力端子Ｏ
ＵＴ１との間に、セラミック基板上に形成された長さＬ
のストリップラインパターンからなる伝送線路１０が接
続され、入力端子ＩＮ２と出力端子ＯＵＴ２との間に、
セラミック基板上に形成された長さＬ＋ΔＬのストリッ
プラインパターンからなる伝送線路２０が接続されてい
る。
【０００３】したがって、入出力端子ＩＮ１−ＯＵＴ１
と入出力端子ＩＮ２−ＯＵＴ２との間では、伝送線路１
０，２０間にΔＬの経路差が生じているため、 Δθ＝ΔＬ／λｇ×３６０（ｄｅｇ） の位相遅延を得ることができる。なお、λｇは誘電率Ｚ
の短縮率を考慮したストリップライン上の波長である。
と入出力端子ＩＮ２−ＯＵＴ２との間では、伝送線路１
０，２０間にΔＬの経路差が生じているため、 Δθ＝ΔＬ／λｇ×３６０（ｄｅｇ） の位相遅延を得ることができる。なお、λｇは誘電率Ｚ
の短縮率を考慮したストリップライン上の波長である。
【０００４】〔発明が解決しようとする課題〕このよう
な従来の位相遅延回路では、伝送線路１０，２０はいず
れも正の温度係数の誘電率を有しているため、常温にお
いて両入出力端子間の位相差が所定のΔθであっても、
周囲温度の変動によって位相差Δθが変動してしまうと
いう問題がある。
な従来の位相遅延回路では、伝送線路１０，２０はいず
れも正の温度係数の誘電率を有しているため、常温にお
いて両入出力端子間の位相差が所定のΔθであっても、
周囲温度の変動によって位相差Δθが変動してしまうと
いう問題がある。
【０００５】基本的に前記したセラミック基板（アルミ
ナセラミック：Ａｌ2 Ｏ3 ）の線熱膨張係数は７×１０
-6／℃程度であり、この線熱膨張係数による位相差Δθ
の温度変動は少ない。例えば、実例としては次の通りと
なる。 基板素材：アルミナセラミック基板（基板厚さ ０．６３５ｍｍ） 比誘電率：εｒ＝１０．８ ΔＬ：５０ｍｍ 解析周波数：１３．０ＧＨｚ −３０℃での位相差：１２５９．１（ｄｅｇ） ＋７０℃での位相差：１２６０．０（ｄｅｇ） したがって、−３０℃〜＋７０℃での位相差は１（ｄｅ
ｇ）以内となり、殆ど無視できる。
ナセラミック：Ａｌ2 Ｏ3 ）の線熱膨張係数は７×１０
-6／℃程度であり、この線熱膨張係数による位相差Δθ
の温度変動は少ない。例えば、実例としては次の通りと
なる。 基板素材：アルミナセラミック基板（基板厚さ ０．６３５ｍｍ） 比誘電率：εｒ＝１０．８ ΔＬ：５０ｍｍ 解析周波数：１３．０ＧＨｚ −３０℃での位相差：１２５９．１（ｄｅｇ） ＋７０℃での位相差：１２６０．０（ｄｅｇ） したがって、−３０℃〜＋７０℃での位相差は１（ｄｅ
ｇ）以内となり、殆ど無視できる。
【０００６】しかしながら、比誘電率について考慮する
と、常温で１０．８の比誘電率をもつセラミック基板
は、温度−２０℃では１０．７程度であり、温度＋６０
℃では１０．９程度となる。したがって、前記した試料
について比誘電率による位相差の変動をみると、 すなわち、−２０℃〜＋５０℃で約位相差は９（ｄｅ
ｇ）の位相差変動となり、大きな影響が生じる。本発明
の目的は、このような温度変化に伴う位相差変動を補償
することを可能とした温度補償型位相遅延回路を提供す
ることにある。
と、常温で１０．８の比誘電率をもつセラミック基板
は、温度−２０℃では１０．７程度であり、温度＋６０
℃では１０．９程度となる。したがって、前記した試料
について比誘電率による位相差の変動をみると、 すなわち、−２０℃〜＋５０℃で約位相差は９（ｄｅ
ｇ）の位相差変動となり、大きな影響が生じる。本発明
の目的は、このような温度変化に伴う位相差変動を補償
することを可能とした温度補償型位相遅延回路を提供す
ることにある。
【０００７】
【課題を解決するための手段】本発明の温度補償型位相
遅延回路は、セラミック基板上にそれぞれストリップラ
インパターンにより形成された一対の伝送線路を有し、
これら伝送線路間で位相遅延を生じるように構成した位
相遅延回路において、前記各伝送線路の一方にテフロン
基板上にストリップラインパターンにより形成された温
度補償伝送線路を接続したことを特徴とする。
遅延回路は、セラミック基板上にそれぞれストリップラ
インパターンにより形成された一対の伝送線路を有し、
これら伝送線路間で位相遅延を生じるように構成した位
相遅延回路において、前記各伝送線路の一方にテフロン
基板上にストリップラインパターンにより形成された温
度補償伝送線路を接続したことを特徴とする。
【０００８】例えば、正の温度係数の誘電率を持つセラ
ミック基板上にストリップラインパターンにより形成さ
れたそれぞれの長さがＬ，Ｌ＋ΔＬの第１及び第２の伝
送線路と、正の温度係数の誘電率をもつセラミック基板
上にストリップラインパターンにより形成されて前記第
１の伝送線路に接続される第３の伝送線路と、負の温度
係数の誘電率をもつテフロン基板上にストリップライン
パターンにより形成されて前記第２の伝送線路に接続さ
れる第４の伝送線路とで構成される。
ミック基板上にストリップラインパターンにより形成さ
れたそれぞれの長さがＬ，Ｌ＋ΔＬの第１及び第２の伝
送線路と、正の温度係数の誘電率をもつセラミック基板
上にストリップラインパターンにより形成されて前記第
１の伝送線路に接続される第３の伝送線路と、負の温度
係数の誘電率をもつテフロン基板上にストリップライン
パターンにより形成されて前記第２の伝送線路に接続さ
れる第４の伝送線路とで構成される。
【０００９】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の一実施形態の平面構
成図である。入力端子ＩＮ１には、正の温度係数の誘電
率をもつセラミック基板に長さＬのストリップラインパ
ターンを形成した伝送線路（第１の伝送線路）１０を接
続する。また、入力端子ＩＮ２には、同様に正の温度係
数の誘電率をもつセラミック基板に長さＬ＋ΔＬのスト
リップラインパターンを形成した伝送線路（第２伝送線
路）２０を接続する。
参照して説明する。図１は本発明の一実施形態の平面構
成図である。入力端子ＩＮ１には、正の温度係数の誘電
率をもつセラミック基板に長さＬのストリップラインパ
ターンを形成した伝送線路（第１の伝送線路）１０を接
続する。また、入力端子ＩＮ２には、同様に正の温度係
数の誘電率をもつセラミック基板に長さＬ＋ΔＬのスト
リップラインパターンを形成した伝送線路（第２伝送線
路）２０を接続する。
【００１０】したがって、常温ではこれら伝送線路１
０，２０の経路差ΔＬによって、 Δθ＝ΔＬ／λｇ×３６０（ｄｅｇ） の位相遅延を得ることができることはこれまでと同じで
ある。また、温度変化に伴なう比誘電率の変化によって
位相差が変動されることも前記した通りであり、その一
例を図２に示す。
０，２０の経路差ΔＬによって、 Δθ＝ΔＬ／λｇ×３６０（ｄｅｇ） の位相遅延を得ることができることはこれまでと同じで
ある。また、温度変化に伴なう比誘電率の変化によって
位相差が変動されることも前記した通りであり、その一
例を図２に示す。
【００１１】そして、温度補償用のストリップラインパ
ターンとして、前記伝送線路１０には、同じく正の温度
係数の誘電率をもつセラミック基板に長さＬ１で位相遅
延θ１をもつストリップラインパターンを形成した伝送
線路（第３の伝送線路）３０を接続する。一方、前記伝
送線路２０には、負の温度係数の誘電率をもつテフロン
基板に長さＬ２で位相遅延θ１を持つストリップパター
ンを形成した伝送線路（第４の伝送線路）４０を接続す
る。そして、前記伝送線路３０には出力端子ＯＵＴ１を
接続し、伝送線路４０には出力端子ＯＵＴ２を接続す
る。
ターンとして、前記伝送線路１０には、同じく正の温度
係数の誘電率をもつセラミック基板に長さＬ１で位相遅
延θ１をもつストリップラインパターンを形成した伝送
線路（第３の伝送線路）３０を接続する。一方、前記伝
送線路２０には、負の温度係数の誘電率をもつテフロン
基板に長さＬ２で位相遅延θ１を持つストリップパター
ンを形成した伝送線路（第４の伝送線路）４０を接続す
る。そして、前記伝送線路３０には出力端子ＯＵＴ１を
接続し、伝送線路４０には出力端子ＯＵＴ２を接続す
る。
【００１２】ここで、前記テフロン基板（ＡＲＬＯＮ
ＩＮＣ社製 ＤＩＣＬＡＤ５２２）の温度変化に対する
比誘電率の特性の一例を図３に示す。ここでは、常温に
てεｒ＝２．４５であるが、＋７０℃では２．４３５程
度に変化される。すなわち、０．０１４％／℃の温度変
化率を有している。
ＩＮＣ社製 ＤＩＣＬＡＤ５２２）の温度変化に対する
比誘電率の特性の一例を図３に示す。ここでは、常温に
てεｒ＝２．４５であるが、＋７０℃では２．４３５程
度に変化される。すなわち、０．０１４％／℃の温度変
化率を有している。
【００１３】そして、このテフロン基板で構成されるス
トリップラインパターンの位相変化特性は図４に示すよ
うになる。 基板素材：テフロン基板（ＤＩＣＬＡＤ５２２） 基板厚さ ０．８ｍｍ 比誘電率：εｒ＝２．５前後 測定周波数：１３．０ＧＨｚ −２０℃での位相差：約−７（ｄｅｇ） ＋５０℃での位相差：約０（ｄｅｇ） したがって、−２０℃〜＋５０℃での位相差変動は約−
７（ｄｅｇ）となる。
トリップラインパターンの位相変化特性は図４に示すよ
うになる。 基板素材：テフロン基板（ＤＩＣＬＡＤ５２２） 基板厚さ ０．８ｍｍ 比誘電率：εｒ＝２．５前後 測定周波数：１３．０ＧＨｚ −２０℃での位相差：約−７（ｄｅｇ） ＋５０℃での位相差：約０（ｄｅｇ） したがって、−２０℃〜＋５０℃での位相差変動は約−
７（ｄｅｇ）となる。
【００１４】これにより、図１の回路では、セラミック
基板で構成した伝送線路３０と、テフロン基板で構成し
た伝送線路４０の各位相遅延はいずれも常温でθ１であ
るが、両伝送線路３０，４０間においては、伝送線路４
０には伝送線路３０に対して前記した−７（ｄｅｇ）の
位相差変動が生じることになる。この値は前記したよう
に伝送線路３０，４０の長さをそれぞれＬ１，Ｌ２とし
た場合であり、伝送線路３０，４０の長さを適宜に変化
させることで、この位相差変動の値を更に大きく、或い
は小さくすることが可能となる。
基板で構成した伝送線路３０と、テフロン基板で構成し
た伝送線路４０の各位相遅延はいずれも常温でθ１であ
るが、両伝送線路３０，４０間においては、伝送線路４
０には伝送線路３０に対して前記した−７（ｄｅｇ）の
位相差変動が生じることになる。この値は前記したよう
に伝送線路３０，４０の長さをそれぞれＬ１，Ｌ２とし
た場合であり、伝送線路３０，４０の長さを適宜に変化
させることで、この位相差変動の値を更に大きく、或い
は小さくすることが可能となる。
【００１５】したがって、図１の回路の伝送線路１０，
２０間に生じる温度変化に伴う位相差の変動を、この伝
送線路４０による位相差の変動によって抑制し、或いは
相殺して解消することができる。前記したように、伝送
線路１０，２０の間の位相差変動がΔＬ＝５０ｍｍのと
きに、−２０℃〜＋５０℃で＋９（ｄｅｇ）とすれば、
伝送線路４０によって少なくとも−２０℃〜＋５０℃で
−７（ｄｅｇ）の位相差変動を抑制することができ、位
相差の変動を温度補償することが可能となる。
２０間に生じる温度変化に伴う位相差の変動を、この伝
送線路４０による位相差の変動によって抑制し、或いは
相殺して解消することができる。前記したように、伝送
線路１０，２０の間の位相差変動がΔＬ＝５０ｍｍのと
きに、−２０℃〜＋５０℃で＋９（ｄｅｇ）とすれば、
伝送線路４０によって少なくとも−２０℃〜＋５０℃で
−７（ｄｅｇ）の位相差変動を抑制することができ、位
相差の変動を温度補償することが可能となる。
【００１６】なお、前記実施形態は本発明の一例を示し
たものであり、必要に応じて温度補償用の伝送線路を複
数段にわたって接続し、或いは異なる長さのものを各伝
送線路に接続するように構成して、位相差変動を微細に
補償することができるように構成することも可能であ
る。
たものであり、必要に応じて温度補償用の伝送線路を複
数段にわたって接続し、或いは異なる長さのものを各伝
送線路に接続するように構成して、位相差変動を微細に
補償することができるように構成することも可能であ
る。
【００１７】
【発明の効果】以上説明したように本発明は、正の温度
係数の誘電率をもつ基板に形成された伝送線路からなる
位相遅延回路に、負の温度係数の誘電率をもつ基板に形
成された伝送線路を接続することで、正の温度係数の誘
電率が温度変化によって変動することにより生じる位相
差変動を、負の温度係数の誘電率が温度変化によって変
動することにより生じる位相差変動によって相殺し、結
果として温度変化に伴う位相差変動を抑制ないし解消す
ることができる効果がある。
係数の誘電率をもつ基板に形成された伝送線路からなる
位相遅延回路に、負の温度係数の誘電率をもつ基板に形
成された伝送線路を接続することで、正の温度係数の誘
電率が温度変化によって変動することにより生じる位相
差変動を、負の温度係数の誘電率が温度変化によって変
動することにより生じる位相差変動によって相殺し、結
果として温度変化に伴う位相差変動を抑制ないし解消す
ることができる効果がある。
【図１】本発明の一実施形態の平面図である。
【図２】セラミック基板の伝送線路における位相差変動
の特性を示す図である。
の特性を示す図である。
【図３】テフロン基板の伝送線路における比誘電率の温
度変化特性を示す図である。
度変化特性を示す図である。
【図４】テフロン基板の伝送線路における位相差変動の
特性を示す図である。
特性を示す図である。
【図５】従来の位相遅延回路の一例を示す平面図であ
る。
る。
１０ 伝送線路（第１の伝送線路） ２０ 伝送線路（第２の伝送線路） ３０ 伝送線路（第３の伝送線路） ４０ 伝送線路（第４の伝送線路）
Claims (4)
- 【請求項１】 セラミック基板上にそれぞれストリップ
ラインパターンにより形成された一対の伝送線路を有
し、これら伝送線路間で位相遅延を生じるように構成し
た位相遅延回路において、前記各伝送線路の一方にテフ
ロン基板上にストリップラインパターンにより形成され
た温度補償伝送線路を接続したことを特徴とする温度補
償型位相遅延回路。 - 【請求項２】 正の温度係数の誘電率をもつ基板上にそ
れぞれストリップラインパターンにより形成された一対
の伝送線路を有し、これら伝送線路間で位相遅延を生じ
るように構成した位相遅延回路において、負の温度係数
の誘電率を持つ基板上にストリップラインパターンによ
り形成された温度補償伝送線路を前記伝送線路の一方に
接続したことを特徴とする温度補償型位相遅延回路。 - 【請求項３】 正の温度係数の誘電率を持つセラミック
基板上にストリップラインパターンにより形成されたそ
れぞれの長さがＬ，Ｌ＋ΔＬの第１及び第２の伝送線路
と、正の温度係数の誘電率をもつセラミック基板上にス
トリップラインパターンにより形成されて前記第１の伝
送線路に接続される第３の伝送線路と、負の温度係数の
誘電率をもつテフロン基板上にストリップラインパター
ンにより形成されて前記第２の伝送線路に接続される第
４の伝送線路とを備えることを特徴とする温度補償型位
相遅延回路。 - 【請求項４】 第３の伝送線路と第４の伝送線路は位相
遅延が等しい請求項３の温度補償型位相遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24084295A JPH0964603A (ja) | 1995-08-26 | 1995-08-26 | 温度補償型位相遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24084295A JPH0964603A (ja) | 1995-08-26 | 1995-08-26 | 温度補償型位相遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964603A true JPH0964603A (ja) | 1997-03-07 |
Family
ID=17065521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24084295A Pending JPH0964603A (ja) | 1995-08-26 | 1995-08-26 | 温度補償型位相遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964603A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200021300A (ko) * | 2018-08-20 | 2020-02-28 | 고려대학교 산학협력단 | 수신장치 및 그 동작 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593304A (en) * | 1978-12-28 | 1980-07-15 | Cselt Centro Studi Lab Telecom | Method of and device for compensating thermal phase change of transfer function of distributed parameter bidirectional device |
| JPS5710104B2 (ja) * | 1972-04-17 | 1982-02-24 |
-
1995
- 1995-08-26 JP JP24084295A patent/JPH0964603A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710104B2 (ja) * | 1972-04-17 | 1982-02-24 | ||
| JPS5593304A (en) * | 1978-12-28 | 1980-07-15 | Cselt Centro Studi Lab Telecom | Method of and device for compensating thermal phase change of transfer function of distributed parameter bidirectional device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200021300A (ko) * | 2018-08-20 | 2020-02-28 | 고려대학교 산학협력단 | 수신장치 및 그 동작 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bhat et al. | Stripline-like transmission lines for microwave integrated circuits | |
| US6590468B2 (en) | Tunable microwave devices with auto-adjusting matching circuit | |
| US4484382A (en) | Method of adjusting resonant frequency of a coupling resonator | |
| US3512110A (en) | Microstrip-microwave coupler | |
| US3778735A (en) | Transmission line of low characteristic impedance | |
| US7183882B2 (en) | Microstrip band pass filter using end-coupled SIRs | |
| EP3624257B1 (en) | Power divider/combiner | |
| GB2170358A (en) | Microwave power divider | |
| JPH0964603A (ja) | 温度補償型位相遅延回路 | |
| US4218664A (en) | Temperature-compensated microwave integrated circuit delay line | |
| Couker et al. | A microstrip phase-trim device using a dielectric overlay | |
| US4293830A (en) | Microstrip delay line compensated for thermal phase variations | |
| CA1052873A (en) | Wide band hybrid ring | |
| Chin et al. | Closed-form equations of conventional microstrip couplers applied to design couplers and filters constructed with floating-plate overlay | |
| US5235298A (en) | Temperature compensated stripline filter for microwaves | |
| JPH05335815A (ja) | 導波管−マイクロストリップ変換器 | |
| JP2000196301A (ja) | 誘電体導波管線路と方形導波管との接続構造 | |
| EP0318067B1 (en) | Wideband microwave hybrid circuit with in phase or phase inverted outputs | |
| KR20050034275A (ko) | 마이크로 스트립 선로형 가변형 마이크로파 위상변환필터 | |
| US6023206A (en) | Slot line band pass filter | |
| JPH0472804A (ja) | ストリップラインフィルター | |
| JP2833963B2 (ja) | 半導体集積回路 | |
| JPH10256801A (ja) | マイクロ波回路 | |
| Garg | The effect of tolerances on microstripline and slotline performances | |
| JPH05183301A (ja) | 極超短波帯用パッケージ入出力部の構造 |