JPH0964656A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0964656A JPH0964656A JP22125595A JP22125595A JPH0964656A JP H0964656 A JPH0964656 A JP H0964656A JP 22125595 A JP22125595 A JP 22125595A JP 22125595 A JP22125595 A JP 22125595A JP H0964656 A JPH0964656 A JP H0964656A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier circuit
- input signal
- pulse width
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 歪みが小さく高増幅効率の低消費電力型増幅
回路を提供。 【解決手段】 パラメータ３のデューティ比が１０倍に
設定されると、入力信号１の任意のＡ点／Ｂ点における
電圧が０．５Ｖ／１．６Ｖで、パラメータ３から５倍に
増幅する信号が増幅手段２に与えられ、この増幅手段２
に与えられた信号をパルス幅変調手段４がパルス幅変調
してスイッチングトランジスタ６にデューティ比０．２
５／０．８のパルス信号を送り、このパルス信号を入力
電源５に基づいてスイッチングトランジスタ６がスイッ
チングし、変換手段７が２．５Ｖ／８Ｖの出力信号８に
変換して出力する。
回路を提供。 【解決手段】 パラメータ３のデューティ比が１０倍に
設定されると、入力信号１の任意のＡ点／Ｂ点における
電圧が０．５Ｖ／１．６Ｖで、パラメータ３から５倍に
増幅する信号が増幅手段２に与えられ、この増幅手段２
に与えられた信号をパルス幅変調手段４がパルス幅変調
してスイッチングトランジスタ６にデューティ比０．２
５／０．８のパルス信号を送り、このパルス信号を入力
電源５に基づいてスイッチングトランジスタ６がスイッ
チングし、変換手段７が２．５Ｖ／８Ｖの出力信号８に
変換して出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅回路に係り、
特に、電池駆動型の携帯機器に利用される低消費電力型
の増幅回路に関する。
特に、電池駆動型の携帯機器に利用される低消費電力型
の増幅回路に関する。
【０００２】
【従来の技術】従来（図示せず）の増幅回路は、オーデ
ィオ信号などの増幅用としてＡ級増幅回路とＢ級増幅回
路があり、１個のトランジスタで動作する低周波増幅に
適したＡ級増幅回路では、歪みは小さいが増幅効率が５
０％以下となっている。
ィオ信号などの増幅用としてＡ級増幅回路とＢ級増幅回
路があり、１個のトランジスタで動作する低周波増幅に
適したＡ級増幅回路では、歪みは小さいが増幅効率が５
０％以下となっている。
【０００３】一方、バイアス電圧とトランジスタの動作
点を近付けて直流バイアス電流を少なくする高周波増幅
に適したＢ級増幅回路は、Ａ級増幅回路に比べ増幅効率
が７８％程度と高いが、歪みがやや大きくなっている。
点を近付けて直流バイアス電流を少なくする高周波増幅
に適したＢ級増幅回路は、Ａ級増幅回路に比べ増幅効率
が７８％程度と高いが、歪みがやや大きくなっている。
【０００４】このＡ級増幅回路及びＢ級増幅回路は、一
定の入力電圧の電源を必要とするため、入力電圧と出力
電圧に差が生じて差の部分が無駄に電力消費され、これ
以上の増幅効率アップには限界があった。
定の入力電圧の電源を必要とするため、入力電圧と出力
電圧に差が生じて差の部分が無駄に電力消費され、これ
以上の増幅効率アップには限界があった。
【０００５】
【発明が解決しようとする課題】しかし、電池駆動型の
携帯機器の製品に関して長寿命が求められ、従来の増幅
回路は、歪みが大きく増幅効率アップの限界が課題とな
っていた。
携帯機器の製品に関して長寿命が求められ、従来の増幅
回路は、歪みが大きく増幅効率アップの限界が課題とな
っていた。
【０００６】そこで、本発明の目的は、歪みが小さく高
増幅効率の低消費電力型増幅回路を提供することにあ
る。
増幅効率の低消費電力型増幅回路を提供することにあ
る。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明の増幅回路は、予め設定されたデューティ
比のパラメータに基づいて入力信号を増幅する増幅手段
と、この増幅手段で増幅された入力信号のパルス幅を変
調するパルス幅変調手段と、このパルス幅変調手段で変
調された入力信号を入力電源に基づいてスイッチングす
るスイッチングトランジスタと、このスイッチングトラ
ンジスタでスイッチングされた入力信号を送出する変換
手段とを備え、上記パラメータのデューティ比に基づ
き、上記入力信号をスイッチングして増幅することを特
徴とする。
めに、本発明の増幅回路は、予め設定されたデューティ
比のパラメータに基づいて入力信号を増幅する増幅手段
と、この増幅手段で増幅された入力信号のパルス幅を変
調するパルス幅変調手段と、このパルス幅変調手段で変
調された入力信号を入力電源に基づいてスイッチングす
るスイッチングトランジスタと、このスイッチングトラ
ンジスタでスイッチングされた入力信号を送出する変換
手段とを備え、上記パラメータのデューティ比に基づ
き、上記入力信号をスイッチングして増幅することを特
徴とする。
【０００８】
【発明の実施の形態】本発明の一実施の形態による増幅
回路を、図面を参照して説明する。
回路を、図面を参照して説明する。
【０００９】図１は、本発明の一実施の形態による増幅
回路のブロック構成図である。
回路のブロック構成図である。
【００１０】図２は、本発明の一実施の形態による増幅
回路の入力信号波形（Ａ）及び出力信号波形（Ｂ）であ
る。
回路の入力信号波形（Ａ）及び出力信号波形（Ｂ）であ
る。
【００１１】本発明の一実施の形態による増幅回路は、
図１に示すように、予め設定されたデューティ比のパラ
メータ３に基づいて入力信号１を増幅する増幅手段２
と、この増幅手段２で増幅された入力信号１のパルス幅
を変調するパルス幅変調手段４と、このパルス幅変調手
段４で変調された入力信号１を入力電源５に基づいてス
イッチングするスイッチングトランジスタ６と、このス
イッチングトランジスタ６でスイッチングされた入力信
号１をコンデンサＣ，ダイオードＤ，コイルＬで形成さ
れる回路によって送出する変換手段７とで構成される。
図１に示すように、予め設定されたデューティ比のパラ
メータ３に基づいて入力信号１を増幅する増幅手段２
と、この増幅手段２で増幅された入力信号１のパルス幅
を変調するパルス幅変調手段４と、このパルス幅変調手
段４で変調された入力信号１を入力電源５に基づいてス
イッチングするスイッチングトランジスタ６と、このス
イッチングトランジスタ６でスイッチングされた入力信
号１をコンデンサＣ，ダイオードＤ，コイルＬで形成さ
れる回路によって送出する変換手段７とで構成される。
【００１２】次に、本発明の一実施の形態による増幅回
路の動作を、図面を参照して説明する。
路の動作を、図面を参照して説明する。
【００１３】本発明の一実施の形態による増幅回路の動
作は、図１に示すように、パラメータ３のデューティ比
が１０倍に設定されると、図２の（Ａ）に示すように、
入力信号１の任意のＡ点／Ｂ点における電圧が０．５Ｖ
／１．６Ｖで、パラメータ３から５倍に増幅する信号が
増幅手段２に与えられ、この増幅手段２に与えられた信
号をパルス幅変調手段４がパルス幅変調してスイッチン
グトランジスタ６にデューティ比０．２５／０．８のパ
ルス信号を送り、このパルス信号を入力電源５に基づい
てスイッチングトランジスタ６がスイッチングし、図２
の（Ｂ）に示すように、変換手段７が２．５Ｖ／８Ｖの
出力信号８に変換して出力する。
作は、図１に示すように、パラメータ３のデューティ比
が１０倍に設定されると、図２の（Ａ）に示すように、
入力信号１の任意のＡ点／Ｂ点における電圧が０．５Ｖ
／１．６Ｖで、パラメータ３から５倍に増幅する信号が
増幅手段２に与えられ、この増幅手段２に与えられた信
号をパルス幅変調手段４がパルス幅変調してスイッチン
グトランジスタ６にデューティ比０．２５／０．８のパ
ルス信号を送り、このパルス信号を入力電源５に基づい
てスイッチングトランジスタ６がスイッチングし、図２
の（Ｂ）に示すように、変換手段７が２．５Ｖ／８Ｖの
出力信号８に変換して出力する。
【００１４】従って、パルス幅変調手段４からスイッチ
ングトランジスタ６に送られる制御信号は、変換手段７
で目的の出力電圧を得られるようなデューティ比のディ
ジタル信号を送ればよく、デューティ比とはスイッチン
グトランジスタ６が制御信号の一周期中どれだけの時間
ＯＮしていたかを示し、（ＯＮの時間）÷（ＯＮの時間
＋ＯＦＦの時間） で表わされる。
ングトランジスタ６に送られる制御信号は、変換手段７
で目的の出力電圧を得られるようなデューティ比のディ
ジタル信号を送ればよく、デューティ比とはスイッチン
グトランジスタ６が制御信号の一周期中どれだけの時間
ＯＮしていたかを示し、（ＯＮの時間）÷（ＯＮの時間
＋ＯＦＦの時間） で表わされる。
【００１５】なお、パルス幅変調手段４からスイッチン
グトランジスタ６に送られる制御信号を入力信号１の周
波数よりも充分高い周波数を使い、パルス幅変調手段４
でアナログ電圧をパルス幅信号に変調する分解能が高い
程、歪みが小さく忠実な増幅回路が実現できる。
グトランジスタ６に送られる制御信号を入力信号１の周
波数よりも充分高い周波数を使い、パルス幅変調手段４
でアナログ電圧をパルス幅信号に変調する分解能が高い
程、歪みが小さく忠実な増幅回路が実現できる。
【００１６】
【発明の効果】以上説明したように、本発明の増幅回路
によれば、入力電圧と出力電圧の差がなくなり増幅効率
が向上するため、電池駆動型の装置でも使用時間の延長
が実現でき、かつ入力信号が無い場合には、変換手段が
作動しないので、消費電力を自動的に低減する効果があ
る。
によれば、入力電圧と出力電圧の差がなくなり増幅効率
が向上するため、電池駆動型の装置でも使用時間の延長
が実現でき、かつ入力信号が無い場合には、変換手段が
作動しないので、消費電力を自動的に低減する効果があ
る。
【図１】本発明の一実施の形態による増幅回路のブロッ
ク構成図である。
ク構成図である。
【図２】本発明の一実施の形態による増幅回路の入力信
号波形（Ａ）及び出力信号波形（Ｂ）である。
号波形（Ａ）及び出力信号波形（Ｂ）である。
１ 入力信号 ２ 増幅手段 ３ パラメータ ４ パルス幅変調手段 ５ 入力電源 ６ スイッチングトランジスタ ７ 変換手段 ８ 変換手段（出力信号） Ｃ 変換手段（コンデンサ） Ｄ 変換手段（ダイオード） Ｌ 変換手段（コイル）
Claims (1)
- 【請求項１】 予め設定されたデューティ比のパラメー
タに基づいて入力信号を増幅する増幅手段と、この増幅
手段で増幅された入力信号のパルス幅を変調するパルス
幅変調手段と、このパルス幅変調手段で変調された入力
信号を入力電源に基づいてスイッチングするスイッチン
グトランジスタと、このスイッチングトランジスタでス
イッチングされた入力信号を送出する変換手段とを備
え、上記パラメータのデューティ比に基づき、上記入力
信号をスイッチングして増幅することを特徴とする増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22125595A JPH0964656A (ja) | 1995-08-30 | 1995-08-30 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22125595A JPH0964656A (ja) | 1995-08-30 | 1995-08-30 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964656A true JPH0964656A (ja) | 1997-03-07 |
Family
ID=16763910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22125595A Pending JPH0964656A (ja) | 1995-08-30 | 1995-08-30 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964656A (ja) |
-
1995
- 1995-08-30 JP JP22125595A patent/JPH0964656A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781452B2 (en) | Power supply processing for power amplifiers | |
| US20040203988A1 (en) | Wireless information device with its transmission power level adjustable | |
| EP1578011A4 (en) | PERFORMANCE ENHANCING DEVICE | |
| WO2000048307A8 (en) | High-efficiency modulating rf amplifier | |
| WO2004062145A3 (en) | Multiple mode transmitter | |
| WO2002001309A3 (en) | Power factor correction control circuit for switching power supply | |
| JP2005348452A (ja) | 電源からの直接音声 | |
| JP2007515897A (ja) | ソフト・スタート／ストップ機能を有するゲート制御回路 | |
| JP3776752B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS6115620Y2 (ja) | ||
| JP2008124715A (ja) | 高周波電力増幅器 | |
| US5781067A (en) | Electronic inductive switching power amplifier | |
| EP1429455A1 (en) | Linearization of a PDM class-D amplifier | |
| WO2003096525B1 (en) | Polyphase impedance transformation amplifier | |
| JPH0964656A (ja) | 増幅回路 | |
| US6970051B2 (en) | Pulse width modulator circuit having negative bias | |
| CN1728551B (zh) | 一种可以调节控制脉冲的宽度的控制器 | |
| JPH02164113A (ja) | 電力増幅器 | |
| JPH1079630A (ja) | 電源回路 | |
| JP2790770B2 (ja) | 振幅変調方式 | |
| JPH09130160A (ja) | アナログ信号増幅装置及びオーディオ信号増幅装置 | |
| JP2009284413A (ja) | ディジタル電力増幅器 | |
| JP2839558B2 (ja) | Ｐｗｍ駆動回路 | |
| RU1794282C (ru) | Слуховой аппарат | |
| JPH11355052A (ja) | 電力増幅装置 |