JPH0964783A - スペクトラム拡散通信装置 - Google Patents
スペクトラム拡散通信装置Info
- Publication number
- JPH0964783A JPH0964783A JP7220514A JP22051495A JPH0964783A JP H0964783 A JPH0964783 A JP H0964783A JP 7220514 A JP7220514 A JP 7220514A JP 22051495 A JP22051495 A JP 22051495A JP H0964783 A JPH0964783 A JP H0964783A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- digital
- spread spectrum
- correlating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 スペクトラム拡散された信号を受信するため
の同期回路の構成を小型化する。 【解決手段】 相関器１５、１６の合成出力と、その遅
延回路１８の遅延出力の減算回路１８の減算結果に応じ
て、Ａ／Ｄ変換器１３、１４に与えるサンプリングクロ
ックを制御する。
の同期回路の構成を小型化する。 【解決手段】 相関器１５、１６の合成出力と、その遅
延回路１８の遅延出力の減算回路１８の減算結果に応じ
て、Ａ／Ｄ変換器１３、１４に与えるサンプリングクロ
ックを制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、スペクトラム拡散
通信装置に関するものであり、特に、ディジタル相関器
を用いた受信装置に関する。
通信装置に関するものであり、特に、ディジタル相関器
を用いた受信装置に関する。
【０００２】
【従来の技術】スペクトラム拡散通信方式は、通常伝送
するディジタル信号から、擬似雑音符号（ＰＮ符号）等
の拡散符号系列を用いて、原データに比べてきわめて広
い帯域幅を持つ信号を生成し、ＲＦ（無線周波数）信号
に変換して伝送する。
するディジタル信号から、擬似雑音符号（ＰＮ符号）等
の拡散符号系列を用いて、原データに比べてきわめて広
い帯域幅を持つ信号を生成し、ＲＦ（無線周波数）信号
に変換して伝送する。
【０００３】送信データは、符号発生器から出力される
送信データに比べて広い帯域の拡散符号により、拡散変
調された後、搬送波により所定の周波数に変換され、送
信される。
送信データに比べて広い帯域の拡散符号により、拡散変
調された後、搬送波により所定の周波数に変換され、送
信される。
【０００４】受信側では、送信側と同一の復調用拡散符
号を用いて受信信号との相関をとる逆拡散（拡散復調）
を行って受信信号を原データに対応した帯域幅を持つ狭
帯域信号に変換する。続いて通常のデータ復調を行い、
原データに再生する。
号を用いて受信信号との相関をとる逆拡散（拡散復調）
を行って受信信号を原データに対応した帯域幅を持つ狭
帯域信号に変換する。続いて通常のデータ復調を行い、
原データに再生する。
【０００５】図１４に従来の復調回路を示す。受信信号
は増幅、フィルタリングなどの信号処理が施され、場合
によっては中間周波数に周波数変換された後、２分岐さ
れ、それぞれ直交した搬送波によりベースバンド帯域の
信号（Ｉｃｈ．Ｑｃｈ）に変換される。各ベースバンド
帯域の信号はそれぞれ復調用相関器１５、１６、進み位
相相関器３１、３２、遅れ位相相関器３３、３４にて相
関演算が行われる。ここで、進み位相相関器３１、３２
は復調用相関器１５、１６に対してΔチップ進んだ位相
で相関演算を行い、遅れ位相相関器３３、３４は復調用
相関器１５、１６に対してΔチップ遅れた位相で相関演
算を行う。Ｉｃｈ用進み位相相関器３１とＱｃｈ用進み
位相相関器３２の出力から演算器３５で進み移動相関値
を算出し、Ｉｃｈ用遅れ位相相関器３３とＱｃｈ用遅れ
位相相関器３４の出力から演算器３６で遅れ位相相関値
を算出し、進み位相相関値から遅れ位相相関値を減算器
３９で減算することにより、位相ずれを検出し、制御回
路３０で必要に応じてフィルタを通して電圧制御発振器
に制御信号が入力され、同期保持が行われる。同期保持
状態において、Ｉｃｈ復調用相関器１５とＱｃｈ復調用
相関器１６の出力からデータ再生部２１で振幅／位相を
演算してデータ復調される。
は増幅、フィルタリングなどの信号処理が施され、場合
によっては中間周波数に周波数変換された後、２分岐さ
れ、それぞれ直交した搬送波によりベースバンド帯域の
信号（Ｉｃｈ．Ｑｃｈ）に変換される。各ベースバンド
帯域の信号はそれぞれ復調用相関器１５、１６、進み位
相相関器３１、３２、遅れ位相相関器３３、３４にて相
関演算が行われる。ここで、進み位相相関器３１、３２
は復調用相関器１５、１６に対してΔチップ進んだ位相
で相関演算を行い、遅れ位相相関器３３、３４は復調用
相関器１５、１６に対してΔチップ遅れた位相で相関演
算を行う。Ｉｃｈ用進み位相相関器３１とＱｃｈ用進み
位相相関器３２の出力から演算器３５で進み移動相関値
を算出し、Ｉｃｈ用遅れ位相相関器３３とＱｃｈ用遅れ
位相相関器３４の出力から演算器３６で遅れ位相相関値
を算出し、進み位相相関値から遅れ位相相関値を減算器
３９で減算することにより、位相ずれを検出し、制御回
路３０で必要に応じてフィルタを通して電圧制御発振器
に制御信号が入力され、同期保持が行われる。同期保持
状態において、Ｉｃｈ復調用相関器１５とＱｃｈ復調用
相関器１６の出力からデータ再生部２１で振幅／位相を
演算してデータ復調される。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例においてはディジタル相関器が数多く必要となり、
回路規模が大きいという問題点があった。
来例においてはディジタル相関器が数多く必要となり、
回路規模が大きいという問題点があった。
【０００７】
【課題を解決するための手段】本発明によれば、ベース
バンド帯域に変換された信号と所望の信号との相関をと
るディジタル相関手段と、該相関手段出力を遅延させる
遅延手段と、該相関手段出力と遅延手段出力とを減算す
る減算手段と、該減算手段出力を受けて、上記Ａ／Ｄ変
換手段に入力されるサンプリングクロックの位相を制御
する制御手段を備えることを特徴とする。
バンド帯域に変換された信号と所望の信号との相関をと
るディジタル相関手段と、該相関手段出力を遅延させる
遅延手段と、該相関手段出力と遅延手段出力とを減算す
る減算手段と、該減算手段出力を受けて、上記Ａ／Ｄ変
換手段に入力されるサンプリングクロックの位相を制御
する制御手段を備えることを特徴とする。
【０００８】本構成により、ディジタル相関器の数を少
なくすることができ、回路規模を小さくすることができ
る。
なくすることができ、回路規模を小さくすることができ
る。
【０００９】
【発明の実施の形態】図１は、本発明を実施した第１の
スペクトラム拡散通信装置の復調回路である。図１にお
いて、２は高周波信号処理部１１、１２は受信信号をベ
ースバンド帯域の信号に変換する第１および第２の周波
数変換器である。周波数変換部１１は発振器１１Ａとミ
キサ１１Ｂ、フィルタ１１Ｃにより構成され、周波数変
換器１２は上記発振器出力を９０度移相する１２Ａとミ
キサ１２Ｂ、フィルタ１２Ｃにより構成される。１３、
１４はアナログ／ディジタル変換器、１５、１６は所望
の拡散符号との相関をとる相関器、１７は２つの相関器
１５、１６の相関出力を合成する合成回路、１８は合成
回路１７の出力を所定時間遅延する遅延回路、１９は合
成回路１７の出力と遅延回路１８の出力を減算する減算
回路、２０は減算回路１９の出力を受けて、アナログ／
ディジタル変換器１３、１４に入力するサンプリングク
ロックの位相を制御するクロック制御回路、２１は、２
つの相関器１５、１６の相関出力を受けてデータを再生
するデータ再生部２００はクロック出力部である。
スペクトラム拡散通信装置の復調回路である。図１にお
いて、２は高周波信号処理部１１、１２は受信信号をベ
ースバンド帯域の信号に変換する第１および第２の周波
数変換器である。周波数変換部１１は発振器１１Ａとミ
キサ１１Ｂ、フィルタ１１Ｃにより構成され、周波数変
換器１２は上記発振器出力を９０度移相する１２Ａとミ
キサ１２Ｂ、フィルタ１２Ｃにより構成される。１３、
１４はアナログ／ディジタル変換器、１５、１６は所望
の拡散符号との相関をとる相関器、１７は２つの相関器
１５、１６の相関出力を合成する合成回路、１８は合成
回路１７の出力を所定時間遅延する遅延回路、１９は合
成回路１７の出力と遅延回路１８の出力を減算する減算
回路、２０は減算回路１９の出力を受けて、アナログ／
ディジタル変換器１３、１４に入力するサンプリングク
ロックの位相を制御するクロック制御回路、２１は、２
つの相関器１５、１６の相関出力を受けてデータを再生
するデータ再生部２００はクロック出力部である。
【００１０】図１を用いて本装置の動作を説明する。高
周波部２により増幅、フィルタリングなどの処理を施さ
れ、入力周波数のまま、または中間周波数に変換された
受信信号ｒ（ｔ）・ｅｘｐ（ｊωｔ）が、２分岐され、
それぞれ第１の周波数変換器１１と第２の周波数変換器
１２に入力され、互いに直交したベースバンド帯域の信
号ｒ1 （ｔ），ｒQ （ｔ）が出力される。ここで、受信
信号と発振器１１Ａの出力信号との位相差をαとする
と、 ｒ1 （ｔ）＝ｒ（ｔ）ｃｏｓα，ｒQ （ｔ）＝ｒ（ｔ）
ｓｉｎα と表わされる。
周波部２により増幅、フィルタリングなどの処理を施さ
れ、入力周波数のまま、または中間周波数に変換された
受信信号ｒ（ｔ）・ｅｘｐ（ｊωｔ）が、２分岐され、
それぞれ第１の周波数変換器１１と第２の周波数変換器
１２に入力され、互いに直交したベースバンド帯域の信
号ｒ1 （ｔ），ｒQ （ｔ）が出力される。ここで、受信
信号と発振器１１Ａの出力信号との位相差をαとする
と、 ｒ1 （ｔ）＝ｒ（ｔ）ｃｏｓα，ｒQ （ｔ）＝ｒ（ｔ）
ｓｉｎα と表わされる。
【００１１】次にベースバンド帯域の信号ｒ1 （ｔ），
ｒQ （ｔ）をそれぞれアナログ／ディジタル変換器１
３、１４で拡散符号のチップ速度の２倍以上の周波数で
サンプリングし、相関器１５、１６に入力して所定の拡
散符号との相関演算が行われる。ここで、所定の拡散符
号とは通常、送信側で拡散変調に用いられた拡散符号と
同じ符号である。相関器１５、１６の出力をそれぞれｃ
1 （ｔ）、ｃQ （ｔ）とすると、 Ｃ1 （ｔ1 ）＝ｃ（ｔ）ｃｏｓα，ｃQ （ｔ）＝ｃ
（ｔ）ｓｉｎα と表わされる。ただし、ｃ（ｔ）は信号ｒ（ｔ）を相関
器１５及び１６に入力した場合の出力である。
ｒQ （ｔ）をそれぞれアナログ／ディジタル変換器１
３、１４で拡散符号のチップ速度の２倍以上の周波数で
サンプリングし、相関器１５、１６に入力して所定の拡
散符号との相関演算が行われる。ここで、所定の拡散符
号とは通常、送信側で拡散変調に用いられた拡散符号と
同じ符号である。相関器１５、１６の出力をそれぞれｃ
1 （ｔ）、ｃQ （ｔ）とすると、 Ｃ1 （ｔ1 ）＝ｃ（ｔ）ｃｏｓα，ｃQ （ｔ）＝ｃ
（ｔ）ｓｉｎα と表わされる。ただし、ｃ（ｔ）は信号ｒ（ｔ）を相関
器１５及び１６に入力した場合の出力である。
【００１２】２つの相関器１５、１６の出力ｃ1
（ｔ）、ｃQ （ｔ）を合成回路１７にて合成する。合成
回路１７の１例を図２に示す。図２（Ａ）において、２
つの相関器１５、１６の出力ｃ1 （ｔ）、ｃQ （ｔ）は
それぞれ２乗された後加算され、平方根演算が行われ
る。この演算によりｃ（ｔ）の絶対値出力が得られる。
合成回路１７の他の例を図２（Ｂ）、（Ｃ）、（Ｄ）に
示す。図２（Ｂ）では図２（Ａ）の平方根演算を省略す
ることにより、演算量を減らしている。図２（Ｃ）で
は、２乗演算の代わりに絶対値演算とすることにより、
図２（Ｂ）よりさらに演算量を減らしている。図２
（Ｄ）では、加算の代わりに２信号のうちの一方を選択
するセレクタを設けることにより図２（Ｃ）よりさらに
演算量を減らすことができる。
（ｔ）、ｃQ （ｔ）を合成回路１７にて合成する。合成
回路１７の１例を図２に示す。図２（Ａ）において、２
つの相関器１５、１６の出力ｃ1 （ｔ）、ｃQ （ｔ）は
それぞれ２乗された後加算され、平方根演算が行われ
る。この演算によりｃ（ｔ）の絶対値出力が得られる。
合成回路１７の他の例を図２（Ｂ）、（Ｃ）、（Ｄ）に
示す。図２（Ｂ）では図２（Ａ）の平方根演算を省略す
ることにより、演算量を減らしている。図２（Ｃ）で
は、２乗演算の代わりに絶対値演算とすることにより、
図２（Ｂ）よりさらに演算量を減らしている。図２
（Ｄ）では、加算の代わりに２信号のうちの一方を選択
するセレクタを設けることにより図２（Ｃ）よりさらに
演算量を減らすことができる。
【００１３】さて、合成回路１７の出力は２分岐され、
遅延回路１８を通した信号と遅延回路１８を通さない信
号との減算が減算回路１９にて行われる。ここで図３を
用いて動作を詳しく説明する。図３では、１例として、
１チップ２サンプリングで遅延回路１８の遅延量が１チ
ップ、すなわち２サンプリングとし、図中黒丸にてサン
プリング点を表わしている。また、点線にてアナログ
量、すなわちサンプリング周波数が無限大の場合につい
て記している。まず、サンプリングクロックの位相が遅
れている場合には図３（Ａ）、合成回路１７の出力が１
周期内で最大となる点ｔ０から遅延回路１８の半分の遅
延量、すなわち１／２チップ（１サンプリング）後の点
ｔ１における減算回路１９の出力は負となる。また、サ
ンプリングクロックの位相が進んでいる場合には（図３
（Ｂ）、点ｔ１における減算回路１９の出力は正とな
る。しかもその大きさはずれの程度を表わすので、点ｔ
１における減算回路１９の出力が０に近づくように制御
することにより、クロック位相同期をとることができ
る。
遅延回路１８を通した信号と遅延回路１８を通さない信
号との減算が減算回路１９にて行われる。ここで図３を
用いて動作を詳しく説明する。図３では、１例として、
１チップ２サンプリングで遅延回路１８の遅延量が１チ
ップ、すなわち２サンプリングとし、図中黒丸にてサン
プリング点を表わしている。また、点線にてアナログ
量、すなわちサンプリング周波数が無限大の場合につい
て記している。まず、サンプリングクロックの位相が遅
れている場合には図３（Ａ）、合成回路１７の出力が１
周期内で最大となる点ｔ０から遅延回路１８の半分の遅
延量、すなわち１／２チップ（１サンプリング）後の点
ｔ１における減算回路１９の出力は負となる。また、サ
ンプリングクロックの位相が進んでいる場合には（図３
（Ｂ）、点ｔ１における減算回路１９の出力は正とな
る。しかもその大きさはずれの程度を表わすので、点ｔ
１における減算回路１９の出力が０に近づくように制御
することにより、クロック位相同期をとることができ
る。
【００１４】そこで、点ｔ１（すなわち、合成回路１９
の出力の１周期内における最大値を与える時点（ピーク
検出回路２５により検出される）から、遅延回路１８の
遅延量１／２後の時点）における減算回路１９の出力を
受けて、クロック制御回路２０によりサンプリングクロ
ックの位相を制御することにより、クロック同期が保持
される。
の出力の１周期内における最大値を与える時点（ピーク
検出回路２５により検出される）から、遅延回路１８の
遅延量１／２後の時点）における減算回路１９の出力を
受けて、クロック制御回路２０によりサンプリングクロ
ックの位相を制御することにより、クロック同期が保持
される。
【００１５】クロック制御回路２０は、例えば図４
（Ａ）に示すように遅延回路２０Ａ、ラッチ２０Ｂ、フ
ィルタ２０Ｃ、ディジタルアナログ変換器（Ｄ／Ａ）２
０Ｄ、電圧制御発振器（ＶＣＯ）２０Ｅにて構成され
る。ここで、フィルタ２０Ｃとディジタル変換器（Ｄ／
Ａ）２０Ｄは順序が入れ替わっていてもよい。また、ク
ロック制御回路２０の他の例として、図４（Ｂ）に示す
ように基準信号発生器２０Ｆから出力される信号を減算
回路１９からの出力により位相シフトして、クロックと
して出力する構成でもよい。
（Ａ）に示すように遅延回路２０Ａ、ラッチ２０Ｂ、フ
ィルタ２０Ｃ、ディジタルアナログ変換器（Ｄ／Ａ）２
０Ｄ、電圧制御発振器（ＶＣＯ）２０Ｅにて構成され
る。ここで、フィルタ２０Ｃとディジタル変換器（Ｄ／
Ａ）２０Ｄは順序が入れ替わっていてもよい。また、ク
ロック制御回路２０の他の例として、図４（Ｂ）に示す
ように基準信号発生器２０Ｆから出力される信号を減算
回路１９からの出力により位相シフトして、クロックと
して出力する構成でもよい。
【００１６】遅延回路２０Ａによる遅延時間は、遅延回
路１８による遅延時間の半分である。ラッチ２０Ｂは、
合成回路１７の出力のピークから遅延回路２０Ａによる
遅延時間が経過した時に、減算回路１９の出力をラッチ
する。そして、クロック制御回路２０は、ラッチ２０Ｂ
の出力が小さくなる様に、クロックを制御する。
路１８による遅延時間の半分である。ラッチ２０Ｂは、
合成回路１７の出力のピークから遅延回路２０Ａによる
遅延時間が経過した時に、減算回路１９の出力をラッチ
する。そして、クロック制御回路２０は、ラッチ２０Ｂ
の出力が小さくなる様に、クロックを制御する。
【００１７】クロック同期が保持されている時、データ
再生部２１では、２つの相関器１５および１６からの出
力を点ｔ１において取り出し、２つの信号から振幅およ
び／あるいは位相を求め、データ復調を行う。
再生部２１では、２つの相関器１５および１６からの出
力を点ｔ１において取り出し、２つの信号から振幅およ
び／あるいは位相を求め、データ復調を行う。
【００１８】次に、複数の並列データを異なる拡散符号
により変調し、多重化して伝送する符号分割多重通信シ
ステムにおける実施形態を説明する。
により変調し、多重化して伝送する符号分割多重通信シ
ステムにおける実施形態を説明する。
【００１９】図５は、符号分割多重通信システムの送信
装置のブロック図である。図５においてｎこの並列送信
データに対して、ｎ個の異なる拡散符号により拡散変調
した後、合成し、所望の周波数に変換して送信する。
装置のブロック図である。図５においてｎこの並列送信
データに対して、ｎ個の異なる拡散符号により拡散変調
した後、合成し、所望の周波数に変換して送信する。
【００２０】図６に本発明の受信装置の第２の実施形態
を表す構成図を示す。
を表す構成図を示す。
【００２１】１３、１４は図１の周波数変換器１１、１
２により変換されたベースバンド信号ｒ1 （ｔ）、ｒQ
（ｔ）をディジタル変換するアナログ／ディジタル変換
器、２００はクロック出力部、１５、１６は所望の拡散
符号ＰＮr との相関をとる相関器、１７は２つの相関器
１５、１６の相関出力を合成する合成回路、１８は合成
回路１７の出力を所定時間（拡散符号の１〜２チップ程
度に相当する時間）遅延する遅延回路、１９は合成回路
１７の出力と遅延回路１８の出力を減算する減算回路、
２０は減算回路１９の出力を受けて、アナログ／ディジ
タル変換器１３、１４に入力するサンプリングクロック
の位相を制御するクロック制御回路、２３−１〜２３−
ｎは入力信号と拡散符号ＰＮ1 〜ＰＮn の相関を取る相
関器、２４−１〜２４−ｎはデータ判定回路、２５は合
成回路１７の出力のピークを検出するピーク検出回路で
ある。
２により変換されたベースバンド信号ｒ1 （ｔ）、ｒQ
（ｔ）をディジタル変換するアナログ／ディジタル変換
器、２００はクロック出力部、１５、１６は所望の拡散
符号ＰＮr との相関をとる相関器、１７は２つの相関器
１５、１６の相関出力を合成する合成回路、１８は合成
回路１７の出力を所定時間（拡散符号の１〜２チップ程
度に相当する時間）遅延する遅延回路、１９は合成回路
１７の出力と遅延回路１８の出力を減算する減算回路、
２０は減算回路１９の出力を受けて、アナログ／ディジ
タル変換器１３、１４に入力するサンプリングクロック
の位相を制御するクロック制御回路、２３−１〜２３−
ｎは入力信号と拡散符号ＰＮ1 〜ＰＮn の相関を取る相
関器、２４−１〜２４−ｎはデータ判定回路、２５は合
成回路１７の出力のピークを検出するピーク検出回路で
ある。
【００２２】本実施の形態でも、ベースバンド帯域の信
号ｒ1 （ｔ），ｒQ （ｔ）をそれぞれアナログ／ディジ
タル変換器１３、１４で拡散符号のチップ速度の２倍以
上の周波数でサンプリングし、相関器１５、１６に入力
して所望の拡散符号ＰＮr との相関演算が行われる。こ
こで、所定の拡散符号ＰＮr は通常、送信側で拡散変調
に用いられた拡散符号と同じ符号であり、ＰＮ1 〜ＰＮ
n のいずれかと同じ符号Ｄはそれ以外の同期専用符号で
ある。
号ｒ1 （ｔ），ｒQ （ｔ）をそれぞれアナログ／ディジ
タル変換器１３、１４で拡散符号のチップ速度の２倍以
上の周波数でサンプリングし、相関器１５、１６に入力
して所望の拡散符号ＰＮr との相関演算が行われる。こ
こで、所定の拡散符号ＰＮr は通常、送信側で拡散変調
に用いられた拡散符号と同じ符号であり、ＰＮ1 〜ＰＮ
n のいずれかと同じ符号Ｄはそれ以外の同期専用符号で
ある。
【００２３】本実施の形態では、同期が確立していると
き、２つのアナログ／ディジタル変換器１３、１４から
の出力は、間引き／合成回路２２により１チップ１サン
プリングに間引かれ、受信信号と発振器出力信号との位
相差αが補正される。合成は、例えば位相差αより、ｒ
1 （ｔ）ｃｏｓα＋ｒQ （ｔ）ｓｉｎαなる演算にて行
われる。間引き／合成回路２２の出力はｎ個に分岐さ
れ、ｎ個の相関器２３−１〜２３−ｎにて、それぞれ送
信側で拡散変調に用いられたｎ個の個となる拡散符号Ｐ
Ｎ1 〜ＰＮn との相関が取られた後、それぞれデータ判
定回路２４−１〜２４−ｎにより復調され、ｎ個の復調
デーが得られる。データ判定回路２４−１〜２４−ｎ
は、ピーク検出回路２５により検出されるピークに同期
して拡散符号一周期毎にデータ判定を行う。
き、２つのアナログ／ディジタル変換器１３、１４から
の出力は、間引き／合成回路２２により１チップ１サン
プリングに間引かれ、受信信号と発振器出力信号との位
相差αが補正される。合成は、例えば位相差αより、ｒ
1 （ｔ）ｃｏｓα＋ｒQ （ｔ）ｓｉｎαなる演算にて行
われる。間引き／合成回路２２の出力はｎ個に分岐さ
れ、ｎ個の相関器２３−１〜２３−ｎにて、それぞれ送
信側で拡散変調に用いられたｎ個の個となる拡散符号Ｐ
Ｎ1 〜ＰＮn との相関が取られた後、それぞれデータ判
定回路２４−１〜２４−ｎにより復調され、ｎ個の復調
デーが得られる。データ判定回路２４−１〜２４−ｎ
は、ピーク検出回路２５により検出されるピークに同期
して拡散符号一周期毎にデータ判定を行う。
【００２４】本構成により、サンプリングクロックのず
れを小規模な構成で補正できると共に、間引き／合成回
路２２により１チップ１サンプリングに間引くので、そ
の後のｎ個の相関器２３−１〜２３−ｎの回路規模を小
さくすることができる。
れを小規模な構成で補正できると共に、間引き／合成回
路２２により１チップ１サンプリングに間引くので、そ
の後のｎ個の相関器２３−１〜２３−ｎの回路規模を小
さくすることができる。
【００２５】上記第２実施形態において、送信側に高速
データを複数の並列データに変換する直並列変換器を付
加し、受信側に復調された複数の並列データを直列デー
タに変換する並直列変換器を付加することにより、高速
データ伝送が可能となる。
データを複数の並列データに変換する直並列変換器を付
加し、受信側に復調された複数の並列データを直列デー
タに変換する並直列変換器を付加することにより、高速
データ伝送が可能となる。
【００２６】また、上記第１、２の実施形態において、
情報を直交変調にて伝送することも可能である。直交変
調信号の場合には、間引き／合成回路２２により位相差
αが補正された直交信号に変換されて、それぞれｎ個ず
つの相関器にて相関をとりデータ判定が行われる。
情報を直交変調にて伝送することも可能である。直交変
調信号の場合には、間引き／合成回路２２により位相差
αが補正された直交信号に変換されて、それぞれｎ個ず
つの相関器にて相関をとりデータ判定が行われる。
【００２７】図７に１チップ２サンプリングの場合の相
関器１５、１６の構成を示す。拡散符号をｍビツトとす
ると、１５Ａは、２×ｍビツトのシフトレジスタであ
り、Ａ／Ｄ変換器１３、１４の出力をクロック制御回路
２０からのクロックＣＬＫに同期して１ビットずつシフ
トする。相関器１５、１６は、更に、シフトレジスタ１
５Ａに格納されたデータと拡散符号（ａ1 、ａ2 、ａ
3 、…、ａｍ）を乗算する２×ｍ個の乗算器と、乗算器
１５Ｂの出力を加算し、相関値として出力する加算器１
５Ｃを有する。
関器１５、１６の構成を示す。拡散符号をｍビツトとす
ると、１５Ａは、２×ｍビツトのシフトレジスタであ
り、Ａ／Ｄ変換器１３、１４の出力をクロック制御回路
２０からのクロックＣＬＫに同期して１ビットずつシフ
トする。相関器１５、１６は、更に、シフトレジスタ１
５Ａに格納されたデータと拡散符号（ａ1 、ａ2 、ａ
3 、…、ａｍ）を乗算する２×ｍ個の乗算器と、乗算器
１５Ｂの出力を加算し、相関値として出力する加算器１
５Ｃを有する。
【００２８】また、図８に相関器２３−１〜２３−ｎの
構成を示す。２３Ａはｍビットのシフトレジスタ、２３
Ｂは、シフトレジスタ２３Ａに格納されたデータと拡散
符号（ａ1 、ａ2 、ａ3 、…ａｍ）を乗算するｍ個の乗
算器、２３Ｃは乗算器２３Ｂの出力を加算し、相関器と
して出力する加算器である。加算器２３Ｃはピーク検出
回路２５によるピーク検出に応じて拡散符号−周期毎に
加算器を出力する。
構成を示す。２３Ａはｍビットのシフトレジスタ、２３
Ｂは、シフトレジスタ２３Ａに格納されたデータと拡散
符号（ａ1 、ａ2 、ａ3 、…ａｍ）を乗算するｍ個の乗
算器、２３Ｃは乗算器２３Ｂの出力を加算し、相関器と
して出力する加算器である。加算器２３Ｃはピーク検出
回路２５によるピーク検出に応じて拡散符号−周期毎に
加算器を出力する。
【００２９】尚、相関器２３−１〜２３−ｎの夫々に入
力される拡散符号は異なる。一方、相関器１５、１６に
入力される拡散符号は共通である。
力される拡散符号は異なる。一方、相関器１５、１６に
入力される拡散符号は共通である。
【００３０】尚、相関器１５、１６は、クロック制御回
路２０の出力クロックＣＬＫを用いて相関演算を行う。
すなわち、クロック制御回路２０の出力クロックの周波
数をｆc とすると、相関器１５、１６は周波数ｆc のク
ロックＣＬＫに同期して相関演算を行う。
路２０の出力クロックＣＬＫを用いて相関演算を行う。
すなわち、クロック制御回路２０の出力クロックの周波
数をｆc とすると、相関器１５、１６は周波数ｆc のク
ロックＣＬＫに同期して相関演算を行う。
【００３１】一方、相関器２３−１〜２３−ｎは、クロ
ック制御回路２０の出力クロックＣＬＫを半分に分周し
て生成したクロックを用いて相関演算を行う。すなわ
ち、相関器２３−１〜２３−ｎは周波数ｆｃの半分（１
チップｌサンプリングとすると１／ｌ）のクロックに同
期して相関演算を行う。
ック制御回路２０の出力クロックＣＬＫを半分に分周し
て生成したクロックを用いて相関演算を行う。すなわ
ち、相関器２３−１〜２３−ｎは周波数ｆｃの半分（１
チップｌサンプリングとすると１／ｌ）のクロックに同
期して相関演算を行う。
【００３２】尚、相関器２３−１〜２３−ｎに入力され
るクロックは、合成回路１７の出力にピークが生じる時
に（図１０（Ｃ）の時刻ｔ0 ）、相関演算が行われる様
に、クロック制御回路２０の出力クロックを分周して生
成される。
るクロックは、合成回路１７の出力にピークが生じる時
に（図１０（Ｃ）の時刻ｔ0 ）、相関演算が行われる様
に、クロック制御回路２０の出力クロックを分周して生
成される。
【００３３】また、間引き／合成回路２２は、合成回路
１７の出力にピークが生じるときのＡ／Ｄ変換器１３、
１４の出力が合成して出力される様に、Ａ／Ｄ変換器１
３、１４の出力を１クロック１サンプリングに間引きも
合成する。
１７の出力にピークが生じるときのＡ／Ｄ変換器１３、
１４の出力が合成して出力される様に、Ａ／Ｄ変換器１
３、１４の出力を１クロック１サンプリングに間引きも
合成する。
【００３４】以上説明した様に、受信信号を正しくサン
プリングするための相関器１５、１６のクロック周波数
より、逆拡散のための相関器２３−１〜２３−ｎのクロ
ックの周波数を低くしているので、サンプリングを正確
に行うと共に、逆拡散を小規模な構成で実現できる。
プリングするための相関器１５、１６のクロック周波数
より、逆拡散のための相関器２３−１〜２３−ｎのクロ
ックの周波数を低くしているので、サンプリングを正確
に行うと共に、逆拡散を小規模な構成で実現できる。
【００３５】尚、遅延回路１８による遅延量は、先に述
べた様に、拡散符号の１〜２チップ程度に相当する時間
が望ましい。１チップ２サンプリング程度であれば、遅
延量は、１チップでよいが、サンプリング周波数がより
高い場合は、遅延量は２チップが好ましい。
べた様に、拡散符号の１〜２チップ程度に相当する時間
が望ましい。１チップ２サンプリング程度であれば、遅
延量は、１チップでよいが、サンプリング周波数がより
高い場合は、遅延量は２チップが好ましい。
【００３６】次に、図９に、クロック出力部２００（図
１、図６）の他の形態を示す。
１、図６）の他の形態を示す。
【００３７】２０Ｉは合成回路１７の出力からピークず
れ量を検出するピークずれ検出回路。２０Ｆは基準信号
発生回路、２０Ｈはピークずれ検出回路２０Ｉの出力を
受けて基準信号発生回路２０Ｆの出力信号の位相をシフ
トさせ、アナログ／ディジタル変換器１３、１４に供給
するサンプリングクロックを発生する位相シフト回路で
ある。
れ量を検出するピークずれ検出回路。２０Ｆは基準信号
発生回路、２０Ｈはピークずれ検出回路２０Ｉの出力を
受けて基準信号発生回路２０Ｆの出力信号の位相をシフ
トさせ、アナログ／ディジタル変換器１３、１４に供給
するサンプリングクロックを発生する位相シフト回路で
ある。
【００３８】合成回路１７の出力はピークずれ検出回路
２０Ｉに入力され、ピークずれ量が出力される。ここで
図１０を用いて動作を詳しく説明する。図１５では、１
例として、１チップ２サンプリングとし、ピーク出力近
傍について図中黒丸にてサンプリング点を表わしてい
る。また、点線にて連続時間サンプリングの場合につい
て記している。連続時間サンプリングを仮定すると点線
で示すように二等辺三角形の相関ピークとなる。しか
し、Ａ／Ｄ変換により離散時間サンプリングになってい
るために図中黒丸で示すようにサンプリング周期Ｔs の
離散値となっている。そこで、合成回路１７の出力の１
周期内における最大値α0 を検出し、最大値α0 をとる
時点の前後のサンプリング点における値α- 、α+ から
最大値α0 をとる時点と真のピーク位置のずれΔＴを、
次式により求める。
２０Ｉに入力され、ピークずれ量が出力される。ここで
図１０を用いて動作を詳しく説明する。図１５では、１
例として、１チップ２サンプリングとし、ピーク出力近
傍について図中黒丸にてサンプリング点を表わしてい
る。また、点線にて連続時間サンプリングの場合につい
て記している。連続時間サンプリングを仮定すると点線
で示すように二等辺三角形の相関ピークとなる。しか
し、Ａ／Ｄ変換により離散時間サンプリングになってい
るために図中黒丸で示すようにサンプリング周期Ｔs の
離散値となっている。そこで、合成回路１７の出力の１
周期内における最大値α0 を検出し、最大値α0 をとる
時点の前後のサンプリング点における値α- 、α+ から
最大値α0 をとる時点と真のピーク位置のずれΔＴを、
次式により求める。
【００３９】 ΔＴ／Ｔs ＝（α- −α+ ）／（２・Δα）
【００４０】ここで、Δαは（α0 −α- ）と（α0 −
α+ ）のうちの小さくない方である。
α+ ）のうちの小さくない方である。
【００４１】位相シフト回路２０Ｈでは、ピークずれ検
出回路２０Ｉから出力されるずれ量に応じて、基準信号
発生器２０Ｆの出力信号の位相をシフトして、同期が確
立したサンプリングクロックをアナログ／ディジタル変
換器１３、１４に出力する。
出回路２０Ｉから出力されるずれ量に応じて、基準信号
発生器２０Ｆの出力信号の位相をシフトして、同期が確
立したサンプリングクロックをアナログ／ディジタル変
換器１３、１４に出力する。
【００４２】位相シフト回路２０Ｈの１例を図１１に示
す。図では、遅延回路を縦続接続して遅延量の異なる複
数の信号を生成し、その中から１つをセレクタにより選
択する。
す。図では、遅延回路を縦続接続して遅延量の異なる複
数の信号を生成し、その中から１つをセレクタにより選
択する。
【００４３】ここで、基準信号発生器２０Ｆとして、Ｔ
ＣＸＯ（温度補償型水晶発振器）などの高安定な発振器
を用い、遅延量の異なる８〜１６以上の信号からクロッ
クを選択することにより非常に高精度同期を確立するこ
とができる。特に、パケット伝送など、データ長に制限
された伝送に有効である。
ＣＸＯ（温度補償型水晶発振器）などの高安定な発振器
を用い、遅延量の異なる８〜１６以上の信号からクロッ
クを選択することにより非常に高精度同期を確立するこ
とができる。特に、パケット伝送など、データ長に制限
された伝送に有効である。
【００４４】クロック同期が確立している時、データ再
生部２１では、２つの相関器１５および１６からの出力
を点ｔ１において取り出し、２つの信号から振幅および
／あるいは位相を求め、データ復調を行う。
生部２１では、２つの相関器１５および１６からの出力
を点ｔ１において取り出し、２つの信号から振幅および
／あるいは位相を求め、データ復調を行う。
【００４５】また、ピークずれ検出回路２０Ｉによるピ
ークずれ検出を、複数回行って平均値または中央値、最
多頻度を検出することにより、ノイズの影響を低減する
ことができる。
ークずれ検出を、複数回行って平均値または中央値、最
多頻度を検出することにより、ノイズの影響を低減する
ことができる。
【００４６】図１２に、本発明の受信装置の第３の実施
形態を表す構成図を示す。本実施形態によって第６図示
の第２の実施形態と共通の構成要素には同一の番号を付
す。本実施形態では、準ベースバンド変換回路の代わり
に、ベースバンド変換回路６及びキャリア再生回路５を
設けている。又、本実施形態では、ピーク検出回路２５
は相関器１５のピークを検出する。遅延回路１８は相関
器１５の出力を遅延し、減算回路１９は、相関器１５の
出力から遅延回路１８の出力を減算する。
形態を表す構成図を示す。本実施形態によって第６図示
の第２の実施形態と共通の構成要素には同一の番号を付
す。本実施形態では、準ベースバンド変換回路の代わり
に、ベースバンド変換回路６及びキャリア再生回路５を
設けている。又、本実施形態では、ピーク検出回路２５
は相関器１５のピークを検出する。遅延回路１８は相関
器１５の出力を遅延し、減算回路１９は、相関器１５の
出力から遅延回路１８の出力を減算する。
【００４７】又、間引き回路２２Ａは、Ａ／Ｄ変換器１
３の出力を半分に間引く。間引き回路２２Ａは、相関器
１５の出力にピークが生じる時のＡ／Ｄ変換器１３の出
力が相関器２３−１〜２３−ｎに出力される様に、Ａ／
Ｄ変換器１３の出力を間引く。
３の出力を半分に間引く。間引き回路２２Ａは、相関器
１５の出力にピークが生じる時のＡ／Ｄ変換器１３の出
力が相関器２３−１〜２３−ｎに出力される様に、Ａ／
Ｄ変換器１３の出力を間引く。
【００４８】Ａ／Ｄ変換器１３、クロック制御回路２
０、相関器２３−１〜２３−ｎ、データ判定回路２４−
１〜２４−ｎの動作は図６示の第２実施形態と共通であ
る。
０、相関器２３−１〜２３−ｎ、データ判定回路２４−
１〜２４−ｎの動作は図６示の第２実施形態と共通であ
る。
【００４９】又、図１２において、クロック出力部２０
０Ａは、図９に準じて構成してもよい。この場合、Ｑｃ
ｈがないので、相関器１６、合成回路１７は不要であ
る。
０Ａは、図９に準じて構成してもよい。この場合、Ｑｃ
ｈがないので、相関器１６、合成回路１７は不要であ
る。
【００５０】本実施例では、ピークずれ検出回路２０Ｉ
は、相関器１５の出力の最大値α0（図１０）と真のピ
ーク値とのずれΔＴを求める。位相シフト回路２０Ｈ
は、そのずれΔＴに応じて基準信号発生器２０Ｆの出力
クロックをシフトする。
は、相関器１５の出力の最大値α0（図１０）と真のピ
ーク値とのずれΔＴを求める。位相シフト回路２０Ｈ
は、そのずれΔＴに応じて基準信号発生器２０Ｆの出力
クロックをシフトする。
【００５１】キャリア再生回路５の構成を図１３に示
す。
す。
【００５２】入力信号を２乗回路２６１により２乗し、
フィルタ２６２により２倍の周波数のキャリアを抽出
し、ＰＬＬ２６３により２分周することにより、キャリ
アを再生する。再生されたキャリアはベースバンド変換
回路６に入力され、高周波信号処理部２からの出力はベ
ースバンド信号に変換される。
フィルタ２６２により２倍の周波数のキャリアを抽出
し、ＰＬＬ２６３により２分周することにより、キャリ
アを再生する。再生されたキャリアはベースバンド変換
回路６に入力され、高周波信号処理部２からの出力はベ
ースバンド信号に変換される。
【００５３】
【発明の効果】本発明によれば、遅延回路を通した信号
を通さない信号の差からサンプリングクロックの位相を
制御することにより、又、サンプリングした相関ピーク
のずれ量に応じてサンプリングクロックを位相を制御す
ることにより、回路規模を小さくすることができる。
を通さない信号の差からサンプリングクロックの位相を
制御することにより、又、サンプリングした相関ピーク
のずれ量に応じてサンプリングクロックを位相を制御す
ることにより、回路規模を小さくすることができる。
【００５４】また、クロック位相制御を位相シフトによ
り行うことにより、フィードバック制御が不要となり、
高速に周期確立ができる。
り行うことにより、フィードバック制御が不要となり、
高速に周期確立ができる。
【００５５】また、符号分割多重された通信することに
より、高速通信が可能になる。
より、高速通信が可能になる。
【００５６】また、同期のための受信信号を間引いてか
ら復調することにより、正確な同期を確保しつつ、復調
のための構成を小型化することができる。
ら復調することにより、正確な同期を確保しつつ、復調
のための構成を小型化することができる。
【図１】本発明の第１の実施形態の構成図である。
【図２】合成回路の回路図である。
【図３】合成回路、遅延回路、減算回路の出力信号図で
ある。
ある。
【図４】クロック制御回路の回路図である。
【図５】符号分割多重通信システムの送信装置の構成図
である。
である。
【図６】第２の実施形態の構成図である。
【図７】同期用の相関器の回路図である。
【図８】復調用の相関器の回路図である。
【図９】クロック出力部の他の形態の回路図である。
【図１０】合成回路の出力波形図である。
【図１１】位相シフト回路の回路図である。
【図１２】第３の実施形態の構成図である。
【図１３】キャリア再生回路の回路図である。
【図１４】従来のスペクトラム拡散装置の構成図であ
る。
る。
１３ アナログ／ディジタル変換器 １５ 相関器 １８ 遅延回路 １９ 減算回路 ２０ クロック制御回路 ２５ ピーク検出回路 ２００ クロック出力部
Claims (15)
- 【請求項１】 拡散符号によりスペクトラム拡散変調さ
れた信号により通信するスペクトラム拡散通信装置にお
いて、 受信信号をベースバンド帯域の信号に変換する周波数変
換手段と、 該ベースバンド帯域の信号をディジタル信号に変換する
Ａ／Ｄ変換手段と、 該ディジタル信号と所定の信号との相関をとるディジタ
ル相関手段と、 該相関手段出力を遅延させる遅延手段と、 該相関手段出力と遅延手段出力とを減算する減算手段
と、 該減算手段出力を受けて、上記Ａ／Ｄ変換手段に入力さ
れるサンプリングクロックの位相を制御する制御手段、
を備えることを特徴とするスペクトラム拡散通信装置。 - 【請求項２】 更に、該相関手段出力からピークを検出
するピーク検出手段を備え、上記制御手段は、該減算手
段出力及びピーク検出手段出力を受けて、上記Ａ／Ｄ変
換手段に入力されるサンプリングクロックの位相を制御
することを特徴とする請求項１のスペクトラム拡散通信
装置。 - 【請求項３】 上記周波数変換手段は、受信信号をベー
スバンド帯域の直交した信号に変換する第１、第２の周
波数変換手段を有し、上記Ａ／Ｄ変換手段は、該第１お
よび第２の周波数変換手段からの出力を第１および第２
のディジタル信号に変換する第１および第２のＡ／Ｄ変
換手段を有し、 上記ディジタル相関手段は、該第１および第２のディジ
タル信号と所定の信号との相関をとる第１および第２の
ディジタル相関手段と、該第１および第２の相関手段出
力を合成する合成手段を有し、 上記遅延手段は該合成手段出力を遅延させ、 上記減算手段は、該合成手段出力と遅延手段出力とを減
算することを特徴とする請求項１のスペクトラム拡散通
信装置。 - 【請求項４】 上記制御手段が、 ディジタルアナログ変換手段と、 フィルタ手段と、 電圧制御発振器、を有することを特徴とする請求項１の
スペクトラム拡散通信装置。 - 【請求項５】 上記制御手段が、 フィルタ手段と、 クロック位相シフト手段、を有することを特徴とする請
求項１〜７に記載のスペクトラム拡散通信装置。 - 【請求項６】 更に、上記Ａ／Ｄ変換手段の出力を複数
の拡散符号により逆拡散することにより、符号分割多重
された受信信号を復調する復調手段を備えることを特徴
とする請求項１のスペクトラム拡散通信装置。 - 【請求項７】 拡散符号によりスペクトラム拡散変調さ
れた信号により通信するスペクトラム方式において、 受信信号をベースバンド帯域の信号に変換し、 該ベースバンド帯域信号をサンプリング信号に応じてデ
ィジタル信号に変換し、 該ディジタル信号列と所定信号列との相関をとり、 該相関出力と該相関出力を遅延させた信号との差をと
り、 該差信号を受けて上記サンプリング信号のタイミングを
制御する、ことを特徴とするスペクトラム拡散通信方
法。 - 【請求項８】 拡散符号によりスペクトラム拡散変調さ
れた信号により通信するスペクトラム拡散通信装置にお
いて、 受信信号をベースバンド帯域の信号に変換する周波数変
換手段と、 該ベースバンド帯域の信号をディジタル信号に変換する
Ａ／Ｄ変換手段と、 該ディジタル信号と所定の信号との相関をとるディジタ
ル相関手段と、 該相関手段出力からピークずれ量を検出するピークずれ
検出手段と、 該ピークずれ検出手段出力を受けて、上記Ａ／Ｄ変換手
段に入力されるサンプリングクロックの位相を制御する
制御手段、を備えることを特徴とするスペクトラム拡散
通信装置。 - 【請求項９】 上記周波数変換手段は、受信信号をベー
スバンド帯域の直交した信号に変換する第１、第２の周
波数変換手段を有し、 上記Ａ／Ｄ変換手段は、該第１および第２の周波数変換
手段からの出力を第１および第２のディジタル信号に変
換する第１のおよび第２のディジタル信号と所望の信号
との相関をとる第１および第２のディジタル相関手段
と、該第１および第２の相関手段出力を合成する合成手
段を有し、 上記ピークずれ検出手段は、該合成手段出力からピーク
ずれ量を検出することを特徴とする請求項８のスペクト
ラム拡散通信装置。 - 【請求項１０】 上記ピークずれ検出手段が、上記拡散
符号１周期ないにおける最大値を検出し、最大値を与え
る点の前後の値とからピークずれ量を算出することを特
徴とする請求項８のスペクトラム拡散通信装置。 - 【請求項１１】 上記制御手段が、クロック位相シフト
手段を有することを特徴とする請求項８のスペクトラム
拡散通信装置。 - 【請求項１２】 更に、上記Ａ／Ｄ変換手段の出力を複
数の拡散符号により逆拡散することにより、符号分割多
重された受信信号を復調する復調手段を備えることを特
徴とする請求項８のスペクトラム拡散通信装置。 - 【請求項１３】 拡散符号によりスペクトラム拡散変調
された信号により通信するスペクトラム方式において、 受信信号をベースバンド帯域の信号に変換し、 該ベースバンド帯域信号をサンプリング信号に応じてデ
ィジタル信号に変換し、 該ディジタル信号列と所定信号列との相関をとり、 該相関出力からピークずれ量を検出し、 該ピークずれ量を受けて上記サンプリング信号のタイミ
ングを制御することを特徴とするスペクトラム拡散通信
方法。 - 【請求項１４】 受信信号をベースバンド帯域の信号に
変換する周波数変換手段と、 上記ベースバンド帯域の信号をディジタル信号に変換す
るＡ／Ｄ変換手段と、 上記ディジタル信号と所定の信号との相関をとるディジ
タル相関手段と、 上記ディジタル相関手段の出力に応じて上記Ａ／Ｄ変換
手段に入力されるサンプリングクロックを制御する制御
手段と、 上記ディジタル信号を間引く間引き手段と、 上記間引き手段の出力と拡散符号に基づいて受信信号を
復調する復調手段とを有することを特徴とするスペクト
ラム拡散通信装置。 - 【請求項１５】 受信信号をベースバンド帯域の信号に
変換し、 上記ベースバンド帯域の信号をディジタル信号に変換
し、 上記ディジタル信号と所定の信号との相関をとり、 上記相関の結果に応じて上記Ａ／Ｄ変換手段に入力され
るサンプリングクロックを制御し、 上記ディジタル信号を間引き、 上記間引き出力を拡散符号に基づいて受信信号を復調す
ることを特徴とするスペクトラム拡散通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7220514A JPH0964783A (ja) | 1995-08-29 | 1995-08-29 | スペクトラム拡散通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7220514A JPH0964783A (ja) | 1995-08-29 | 1995-08-29 | スペクトラム拡散通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964783A true JPH0964783A (ja) | 1997-03-07 |
Family
ID=16752219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7220514A Pending JPH0964783A (ja) | 1995-08-29 | 1995-08-29 | スペクトラム拡散通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964783A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511955A (ja) * | 1999-10-13 | 2003-03-25 | ユー−ナブ マイクロエレクトロニクス コーポレーション | スペクトル拡散受信機用信号獲得システム |
| US8320968B2 (en) | 2002-11-27 | 2012-11-27 | Qualcomm Atheros Technology Ltd. | System and method for providing secure communication between network nodes |
-
1995
- 1995-08-29 JP JP7220514A patent/JPH0964783A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511955A (ja) * | 1999-10-13 | 2003-03-25 | ユー−ナブ マイクロエレクトロニクス コーポレーション | スペクトル拡散受信機用信号獲得システム |
| US8320968B2 (en) | 2002-11-27 | 2012-11-27 | Qualcomm Atheros Technology Ltd. | System and method for providing secure communication between network nodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3581448B2 (ja) | スペクトラム拡散通信装置 | |
| EP0682427B1 (en) | Correlation detector and communication apparatus | |
| JP2705613B2 (ja) | 周波数オフセット補正装置 | |
| CA2148366C (en) | Code division multiple access transmitter and receiver | |
| US5625641A (en) | Correlator, synchronizer provided with the correlator, and fast frequency hopping spread spectrum receiver provided with the synchronizer | |
| EP0675606A1 (en) | Receiver for spread spectrum communication | |
| JPH06296171A (ja) | 広帯域伝送システム | |
| JPH0646032A (ja) | スペクトル拡散通信方式 | |
| US6094449A (en) | Spread spectrum communication synchronization acquisition decoding apparatus | |
| JPH0799487A (ja) | スペクトラム拡散通信装置および無線通信装置 | |
| US6212222B1 (en) | Initial acquisition circuit | |
| US6522684B2 (en) | Delay lock loop, receiver, and spectrum spreading communication system | |
| US20020085652A1 (en) | Automatic frequency control unit and spectrum spread receiving apparatus | |
| JP2001230702A (ja) | スペクトラム拡散通信同期捕捉回路 | |
| JPH0964783A (ja) | スペクトラム拡散通信装置 | |
| JP3320655B2 (ja) | スペクトル拡散無線通信装置 | |
| JP3243776B2 (ja) | 周波数ホッピング伝送方法 | |
| JP3388212B2 (ja) | スペクトル拡散通信装置 | |
| JPH0865207A (ja) | 同期装置 | |
| JP3666623B2 (ja) | 相関器 | |
| JPH04347944A (ja) | スペクトル拡散復調装置 | |
| JP3417024B2 (ja) | パイロット信号検出回路 | |
| JPH0677931A (ja) | スペクトル拡散信号の受信機 | |
| JPH08265216A (ja) | 信号処理装置 | |
| JP2724949B2 (ja) | スペクトル拡散通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020528 |