JPH0965210A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0965210A JPH0965210A JP21456195A JP21456195A JPH0965210A JP H0965210 A JPH0965210 A JP H0965210A JP 21456195 A JP21456195 A JP 21456195A JP 21456195 A JP21456195 A JP 21456195A JP H0965210 A JPH0965210 A JP H0965210A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- floating gate
- conversion device
- gate
- control pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【課題】 光電変換装置においてリセットノイズ抑制と
高感度化を、及び画素の微細化を課題とする。 【解決手段】 複数の光電変換素子を有するＸＹアドレ
ス型増幅型光電変換装置において、ＸＹアドレス型の各
画素にはソースフォロワ増幅器のフローティングゲート
と、上記光電変換素子からフローティングゲート下に電
荷を転送する転送ゲートと、電荷排出用のドレインと制
御ゲートとを備え、上記フローティングゲート上には上
記フローティングゲートの電位を容量結合で制御する電
極を設け、上記フローティングゲートの電位変化をソー
スフォロワ動作で読み出すことを特徴とする。また上記
光電変換装置において、上記光電変換素子がフォトゲー
トで制御される空乏層からなることを特徴とする。
高感度化を、及び画素の微細化を課題とする。 【解決手段】 複数の光電変換素子を有するＸＹアドレ
ス型増幅型光電変換装置において、ＸＹアドレス型の各
画素にはソースフォロワ増幅器のフローティングゲート
と、上記光電変換素子からフローティングゲート下に電
荷を転送する転送ゲートと、電荷排出用のドレインと制
御ゲートとを備え、上記フローティングゲート上には上
記フローティングゲートの電位を容量結合で制御する電
極を設け、上記フローティングゲートの電位変化をソー
スフォロワ動作で読み出すことを特徴とする。また上記
光電変換装置において、上記光電変換素子がフォトゲー
トで制御される空乏層からなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換装置に関
し、特に画素内にフローティングゲートアンプを有する
増幅型光電変換装置に関するものである。
し、特に画素内にフローティングゲートアンプを有する
増幅型光電変換装置に関するものである。
【０００２】
【従来の技術】従来、光電変換素子は、１次元状又は２
次元状に配列して画像信号を得ることができるので、イ
メージセンサとして活用され、ビデオカメラや複写機、
ファクシミリ等に活用され、今後もマルチメディア時代
の到来とともに多彩な方面に用いられると予測されてい
る。この光電変換素子を用いた一例である増幅型光電変
換装置としては、光電変換素子としての金属ー酸化物ー
半導体のＭＯＳ構造と同様なプロセスで、該光電変換さ
れた光電荷を有効に転送選択出力できる能動素子を一貫
して構成できることが望まれている。このような構造例
を達成したものとして、画素内にフローティングゲート
アンプを有する増幅型光電変換装置とするＣＭＯＳ型セ
ンサがある。これらの装置は［Proceedings of the SPI
E vol. 1952. Aerospace Science and Sending-Surveil
lance Sensors(1993)］等の文献に記載されている。
次元状に配列して画像信号を得ることができるので、イ
メージセンサとして活用され、ビデオカメラや複写機、
ファクシミリ等に活用され、今後もマルチメディア時代
の到来とともに多彩な方面に用いられると予測されてい
る。この光電変換素子を用いた一例である増幅型光電変
換装置としては、光電変換素子としての金属ー酸化物ー
半導体のＭＯＳ構造と同様なプロセスで、該光電変換さ
れた光電荷を有効に転送選択出力できる能動素子を一貫
して構成できることが望まれている。このような構造例
を達成したものとして、画素内にフローティングゲート
アンプを有する増幅型光電変換装置とするＣＭＯＳ型セ
ンサがある。これらの装置は［Proceedings of the SPI
E vol. 1952. Aerospace Science and Sending-Surveil
lance Sensors(1993)］等の文献に記載されている。
【０００３】図９（Ａ）にこの光電変換装置の画素部の
回路構造図を示す。同図において、１はＳｉ基板上に形
成されたＰ型ウェル、２はＰ型ウェル内に形成された空
乏層、３は制御パルスφＰＧを供給されるフォトゲー
ト、５は制御パルスφＴＸを供給され、フォトゲート３
下に蓄積された光電荷を転送するＭＯＳトランジスタの
転送ゲート、６はフォトゲートでの光電荷の過大蓄積を
防止するアンチブルーミングゲート（ＡＢＧ）、７はア
ンチブルーミングドレイン（ＡＢＤ）、８はフローティ
ングゲート（ＦＧ）、９はソースフォロワのアンプＭＯ
Ｓトランジスタ、１１は当該画素を選択する選択スイッ
チ、１９はソースフォロワの負荷ＭＯＳ、３１は素子分
離ゲート、３２はフローティングゲートをリセットする
ＭＯＳスイッチである。
回路構造図を示す。同図において、１はＳｉ基板上に形
成されたＰ型ウェル、２はＰ型ウェル内に形成された空
乏層、３は制御パルスφＰＧを供給されるフォトゲー
ト、５は制御パルスφＴＸを供給され、フォトゲート３
下に蓄積された光電荷を転送するＭＯＳトランジスタの
転送ゲート、６はフォトゲートでの光電荷の過大蓄積を
防止するアンチブルーミングゲート（ＡＢＧ）、７はア
ンチブルーミングドレイン（ＡＢＤ）、８はフローティ
ングゲート（ＦＧ）、９はソースフォロワのアンプＭＯ
Ｓトランジスタ、１１は当該画素を選択する選択スイッ
チ、１９はソースフォロワの負荷ＭＯＳ、３１は素子分
離ゲート、３２はフローティングゲートをリセットする
ＭＯＳスイッチである。
【０００４】また、図９（Ｂ）は上記光電変換装置の概
略等価回路図である。図において、３３は上述の転送ゲ
ート５により制御される転送ＭＯＳトランジスタ、３４
は上記アンチブルーミングゲート（ＡＢＧ）６により制
御されるアンチブルーミングＭＯＳトランジスタであ
る。他の符号は図９（Ａ）と同様である。
略等価回路図である。図において、３３は上述の転送ゲ
ート５により制御される転送ＭＯＳトランジスタ、３４
は上記アンチブルーミングゲート（ＡＢＧ）６により制
御されるアンチブルーミングＭＯＳトランジスタであ
る。他の符号は図９（Ａ）と同様である。
【０００５】本光電変換装置においては、対象画像から
の入射光のうち、フォトゲート３を透過した光により、
フォトゲート３下に発生した電子電荷が蓄積され、転送
ゲート５へのハイパルスによりフローティングゲート８
下の空乏層に電荷を転送し、そのフローティングゲート
８の電位変化をソースフォロワアンプを構成するソース
フォロワＭＯＳトランジスタ９で電圧ゲイン略１の出力
を得、制御パルスφＲＯＷ、φＶＬＮをハイとすること
でＭＯＳトランジスタ１１，１９をオンしてＶOUTとし
て出力する。
の入射光のうち、フォトゲート３を透過した光により、
フォトゲート３下に発生した電子電荷が蓄積され、転送
ゲート５へのハイパルスによりフローティングゲート８
下の空乏層に電荷を転送し、そのフローティングゲート
８の電位変化をソースフォロワアンプを構成するソース
フォロワＭＯＳトランジスタ９で電圧ゲイン略１の出力
を得、制御パルスφＲＯＷ、φＶＬＮをハイとすること
でＭＯＳトランジスタ１１，１９をオンしてＶOUTとし
て出力する。
【０００６】本光電変換装置は、非破壊読み出しである
ため、何回でも読み出しが可能となっている。又、ＣＭ
ＯＳプロセスコンパチブルで製作できるため、低コスト
であることも特徴となっている。更に画素毎で増幅する
ため、非常に高感度なセンサが実現できる。
ため、何回でも読み出しが可能となっている。又、ＣＭ
ＯＳプロセスコンパチブルで製作できるため、低コスト
であることも特徴となっている。更に画素毎で増幅する
ため、非常に高感度なセンサが実現できる。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
例では１画素を構成する素子数が多いため、微細化が困
難となっていた。又、フローティングゲートにＭＯＳス
イッチを接続してＶDDにリセットをかけるため、スイッ
チングによるｋＴＣノイズが発生したり、寄生容量増加
による感度低下を招いていた。
例では１画素を構成する素子数が多いため、微細化が困
難となっていた。又、フローティングゲートにＭＯＳス
イッチを接続してＶDDにリセットをかけるため、スイッ
チングによるｋＴＣノイズが発生したり、寄生容量増加
による感度低下を招いていた。
【０００８】本出願に係る第１の発明の目的はリセット
ノイズ抑制と高感度化であり、第２の発明の目的は光電
変換装置の微細化である。
ノイズ抑制と高感度化であり、第２の発明の目的は光電
変換装置の微細化である。
【０００９】
【課題を解決するための手段および作用】本発明は画素
部にフローティングゲートアンプを設け、そのフローテ
ィングゲートを容量結合で制御することにより、信号の
読み出し、リセットを行うことを特徴とする。このため
フローティングゲートにスイッチを設ける必要がなくな
るため、リセットノイズが発生しなくなり高感度の信号
検出が可能となる。
部にフローティングゲートアンプを設け、そのフローテ
ィングゲートを容量結合で制御することにより、信号の
読み出し、リセットを行うことを特徴とする。このため
フローティングゲートにスイッチを設ける必要がなくな
るため、リセットノイズが発生しなくなり高感度の信号
検出が可能となる。
【００１０】又、フローティングゲートを制御する電極
はフローティングゲート上に形成するため、微細化も可
能となる。
はフローティングゲート上に形成するため、微細化も可
能となる。
【００１１】具体的には、複数の光電変換素子を有する
ＸＹアドレス型増幅型光電変換装置において、ＸＹアド
レス型の各画素にはソースフォロワ増幅器のフローティ
ングゲートと、上記光電変換素子からフローティングゲ
ート下に電荷を転送する転送ゲートと、電荷排出用のド
レインと制御ゲートとを備え、上記フローティングゲー
ト上には上記フローティングゲートの電位を容量結合で
制御する電極を設け、上記フローティングゲートの電位
変化をソースフォロワ動作で読み出すことを特徴とす
る。また上記光電変換素子がフォトゲートで制御される
空乏層からなることを特徴とする。さらに、上記光電変
換素子がｐｎフォトダイオードであることを特徴とす
る。また、上記電荷排出用のドレインと制御ゲートは、
上記ドレインを電源に接続し、上記制御ゲートには上記
電極の制御パルスをローとするときと同期してハイとす
る制御パルスを供給することを特徴とする。また、上記
転送ゲートへの制御パルスは上記制御ゲートへの制御パ
ルスの供給レベルよりも小さいミドルレベルであること
を特徴とする。
ＸＹアドレス型増幅型光電変換装置において、ＸＹアド
レス型の各画素にはソースフォロワ増幅器のフローティ
ングゲートと、上記光電変換素子からフローティングゲ
ート下に電荷を転送する転送ゲートと、電荷排出用のド
レインと制御ゲートとを備え、上記フローティングゲー
ト上には上記フローティングゲートの電位を容量結合で
制御する電極を設け、上記フローティングゲートの電位
変化をソースフォロワ動作で読み出すことを特徴とす
る。また上記光電変換素子がフォトゲートで制御される
空乏層からなることを特徴とする。さらに、上記光電変
換素子がｐｎフォトダイオードであることを特徴とす
る。また、上記電荷排出用のドレインと制御ゲートは、
上記ドレインを電源に接続し、上記制御ゲートには上記
電極の制御パルスをローとするときと同期してハイとす
る制御パルスを供給することを特徴とする。また、上記
転送ゲートへの制御パルスは上記制御ゲートへの制御パ
ルスの供給レベルよりも小さいミドルレベルであること
を特徴とする。
【００１２】かかる光電変換装置の構造及び構成によ
り、容量結合で制御する電極にハイパルスを供給してそ
の瞬時にフローティングゲートの空乏層を深く広げて電
子電荷を吸収し徐々に空乏層を所定の電位に相当する深
さまで戻す。その後当該空乏層内の電子電荷をソースフ
ォロワ動作で出力する。
り、容量結合で制御する電極にハイパルスを供給してそ
の瞬時にフローティングゲートの空乏層を深く広げて電
子電荷を吸収し徐々に空乏層を所定の電位に相当する深
さまで戻す。その後当該空乏層内の電子電荷をソースフ
ォロワ動作で出力する。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を、各
実施例とともに図面を参照しつつ詳細に説明する。
実施例とともに図面を参照しつつ詳細に説明する。
【００１４】（第１の実施例）図１に本発明による第１
実施例の画素構成図を示す。又、図２にこの画素を二次
元状に配列しエリアセンサとして用いた場合の概略的回
路構成図を示す。
実施例の画素構成図を示す。又、図２にこの画素を二次
元状に配列しエリアセンサとして用いた場合の概略的回
路構成図を示す。
【００１５】図１，図２において、１はｎ型Ｓｉ基板上
に形成されたｐ型ウェル領域、２は制御パルスφPGにハ
イ電圧を供給されるフォトゲート３の電界で形成される
空乏層、３は薄いポリＳｉで作られるフォトゲート、４
は空乏層ゲート２上に形成される絶縁酸化膜、５は転送
ＭＯＳトランジスタを形成する転送ゲート、６はブルー
ミング防止のため過剰電荷を排出するアンチブルーミン
グゲート、７は電源ＶDDに固定されたｎ+ 領域、８はソ
ースフォロワアンプ型ＭＯＳトランジスタ９のフローテ
ィングゲート、１０はフローティングゲート８の電位を
制御しフローティングゲート８下の空乏層領域を制御す
る制御電極、１１は信号出力選択スイッチであるスイッ
チＭＯＳトランジスタ、１２は２次元状エリアセンサの
垂直方向の画素信号を出力する垂直出力線、１３は垂直
出力線１２に対応する２次元状エリアセンサの水平方向
の画素信号を駆動する水平駆動線である。
に形成されたｐ型ウェル領域、２は制御パルスφPGにハ
イ電圧を供給されるフォトゲート３の電界で形成される
空乏層、３は薄いポリＳｉで作られるフォトゲート、４
は空乏層ゲート２上に形成される絶縁酸化膜、５は転送
ＭＯＳトランジスタを形成する転送ゲート、６はブルー
ミング防止のため過剰電荷を排出するアンチブルーミン
グゲート、７は電源ＶDDに固定されたｎ+ 領域、８はソ
ースフォロワアンプ型ＭＯＳトランジスタ９のフローテ
ィングゲート、１０はフローティングゲート８の電位を
制御しフローティングゲート８下の空乏層領域を制御す
る制御電極、１１は信号出力選択スイッチであるスイッ
チＭＯＳトランジスタ、１２は２次元状エリアセンサの
垂直方向の画素信号を出力する垂直出力線、１３は垂直
出力線１２に対応する２次元状エリアセンサの水平方向
の画素信号を駆動する水平駆動線である。
【００１６】また、１５は上記各要素を含む１つの画
素、１６は２次元状エリアセンサの水平駆動線１３を活
性化するためにタイミング信号を出力する垂直走査回
路、１７は各垂直出力線１２からの画像信号を水平出力
線２２に選択出力するためのタイミング信号を供給する
水平走査回路、１８は垂直出力線１２に出力された画像
信号を転送する転送ＭＯＳトランジスタのスイッチ、１
９はソースフォロワの負荷となり且つ垂直出力線１２を
リセットする負荷ＭＯＳトランジスタ、２０は垂直出力
線１２の画像信号を一時的に蓄積する蓄積用容量、２１
は水平走査回路１７のタイミングに従って水平出力線２
２に転送する水平転送ＭＯＳスイッチ、２２は水平走査
回路１７のタイミングに従って時系列的に垂直出力線の
画像信号を出力する水平出力線、２３は水平出力線２２
の画像信号を増幅する出力アンプ、２４は水平出力線２
２をリセットする水平線リセット用ＭＯＳトランジスタ
である。 以下、本発明による光電変換装置の動作を概
略的に説明する。ポリＳｉ電極構造のフォトゲート３を
透過した入射光ｈνにより、空乏層２中で電子正孔対が
発生し、制御パルスφＰＧをハイとして空乏層２への電
界により、電子はフォトゲート３下の空乏層２内のＳｉ
界面に蓄積され、正孔はｐ型ウェルへ排出される。蓄積
期間が終了すると転送ＭＯＳスイッチをオンさせ、蓄積
電荷をフローティングゲート８下に転送させる。フロー
ティングゲート８下に電荷が転送されると容量結合によ
りフローティングゲート８の電位が変化し、その電位変
化をソースフォロワ動作で外部へ出力することにより高
感度で非破壊、かつ線型性の良い光電変換特性を得るこ
とができる。
素、１６は２次元状エリアセンサの水平駆動線１３を活
性化するためにタイミング信号を出力する垂直走査回
路、１７は各垂直出力線１２からの画像信号を水平出力
線２２に選択出力するためのタイミング信号を供給する
水平走査回路、１８は垂直出力線１２に出力された画像
信号を転送する転送ＭＯＳトランジスタのスイッチ、１
９はソースフォロワの負荷となり且つ垂直出力線１２を
リセットする負荷ＭＯＳトランジスタ、２０は垂直出力
線１２の画像信号を一時的に蓄積する蓄積用容量、２１
は水平走査回路１７のタイミングに従って水平出力線２
２に転送する水平転送ＭＯＳスイッチ、２２は水平走査
回路１７のタイミングに従って時系列的に垂直出力線の
画像信号を出力する水平出力線、２３は水平出力線２２
の画像信号を増幅する出力アンプ、２４は水平出力線２
２をリセットする水平線リセット用ＭＯＳトランジスタ
である。 以下、本発明による光電変換装置の動作を概
略的に説明する。ポリＳｉ電極構造のフォトゲート３を
透過した入射光ｈνにより、空乏層２中で電子正孔対が
発生し、制御パルスφＰＧをハイとして空乏層２への電
界により、電子はフォトゲート３下の空乏層２内のＳｉ
界面に蓄積され、正孔はｐ型ウェルへ排出される。蓄積
期間が終了すると転送ＭＯＳスイッチをオンさせ、蓄積
電荷をフローティングゲート８下に転送させる。フロー
ティングゲート８下に電荷が転送されると容量結合によ
りフローティングゲート８の電位が変化し、その電位変
化をソースフォロワ動作で外部へ出力することにより高
感度で非破壊、かつ線型性の良い光電変換特性を得るこ
とができる。
【００１７】次に図３のタイミングチャートを用いて詳
しく動作を説明する。先ず、時刻Ｔ0において、垂直走
査回路１６よりタイミング制御φＶ１がハイ状態とな
り、その水平ライン１３の画素１５ー１１〜１５ー１３
が選択される。この時の電位分布と電荷状態を簡単に示
したのが図４（ａ）である。このとき電源ＶDDがｎ+ 領
域７に供給され、制御パルスφＰＧをハイとし、制御パ
ルスφＴＸをローとしているので図４（ａ）に示すよう
な空乏層２が形成される。時刻Ｔ1において、制御パル
スφＲをハイとして、フローティングゲート８に容量結
合で電位を与え、フローティングゲート８下の空乏層２
を広げ、またフローティングゲート８下の電子を電源Ｖ
DDに放出してリセットする。この時の状態が図４（ｂ）
である。
しく動作を説明する。先ず、時刻Ｔ0において、垂直走
査回路１６よりタイミング制御φＶ１がハイ状態とな
り、その水平ライン１３の画素１５ー１１〜１５ー１３
が選択される。この時の電位分布と電荷状態を簡単に示
したのが図４（ａ）である。このとき電源ＶDDがｎ+ 領
域７に供給され、制御パルスφＰＧをハイとし、制御パ
ルスφＴＸをローとしているので図４（ａ）に示すよう
な空乏層２が形成される。時刻Ｔ1において、制御パル
スφＲをハイとして、フローティングゲート８に容量結
合で電位を与え、フローティングゲート８下の空乏層２
を広げ、またフローティングゲート８下の電子を電源Ｖ
DDに放出してリセットする。この時の状態が図４（ｂ）
である。
【００１８】時刻Ｔ3で制御パルスφＴＸをミドルレベ
ル、制御パルスφＰＧをロウレベルにすることにより、
フォトゲート３下の電荷をフローティングゲート８下に
完全転送する（図４（ｃ））。この時、制御パルスφＴ
Ｘは完全に電荷を転送できれば、パルス動作でなくミド
ルレベルで固定のままでも良い。フォトゲート３下の電
荷が転送されると、その電荷数に応じてフローティング
ゲート８の電位が変化する。 時刻Ｔ4 において、その
電位変化を転送制御パルスφＴをハイとして、ソースフ
ォロワＭＯＳトランジスタ９のソースフォロワ動作で、
蓄積容量ＣT２０へ出力させる。
ル、制御パルスφＰＧをロウレベルにすることにより、
フォトゲート３下の電荷をフローティングゲート８下に
完全転送する（図４（ｃ））。この時、制御パルスφＴ
Ｘは完全に電荷を転送できれば、パルス動作でなくミド
ルレベルで固定のままでも良い。フォトゲート３下の電
荷が転送されると、その電荷数に応じてフローティング
ゲート８の電位が変化する。 時刻Ｔ4 において、その
電位変化を転送制御パルスφＴをハイとして、ソースフ
ォロワＭＯＳトランジスタ９のソースフォロワ動作で、
蓄積容量ＣT２０へ出力させる。
【００１９】時刻Ｔ5 において、制御パルスφＰＧをロ
ーのまま、制御パルスφＴＸ，φＲをロウレベルにする
ことにより、絶縁酸化膜４下に発生していた電荷をアン
チブルーミングドレイン７へ排出することにより、残留
発生電荷のリセットを行なう（図４（ｄ））。
ーのまま、制御パルスφＴＸ，φＲをロウレベルにする
ことにより、絶縁酸化膜４下に発生していた電荷をアン
チブルーミングドレイン７へ排出することにより、残留
発生電荷のリセットを行なう（図４（ｄ））。
【００２０】時刻Ｔ6 において、水平走査回路１７を走
査させ、タイミングパルスφｈ1〜φｈ3……をハイとし
て、順次蓄積容量ＣT２０に蓄積されている電荷を水平
出力線２２、出力アンプ２３を介して外部へ各画素の電
荷を時系列的にシリアルに出力する。
査させ、タイミングパルスφｈ1〜φｈ3……をハイとし
て、順次蓄積容量ＣT２０に蓄積されている電荷を水平
出力線２２、出力アンプ２３を介して外部へ各画素の電
荷を時系列的にシリアルに出力する。
【００２１】以上の動作を垂直走査回路１６のタイミン
グパルスφＶ1〜φＶ3……をハイとして順次走査させる
ことにより各水平ライン１３毎に各画素１５の電荷を出
力する。
グパルスφＶ1〜φＶ3……をハイとして順次走査させる
ことにより各水平ライン１３毎に各画素１５の電荷を出
力する。
【００２２】なお、アンチブルーミングゲート６に供給
する制御パルスφＡＢＧは、ミドルレベルでもよいが、
他の制御パルスと同様に、ハイ／ローの２値パルスでも
駆動できる。この場合のタイミングは、図３の時刻Ｔ5
において、制御パルスφＲをローにすると同時に、制御
パルスφＡＢＧをハイにする。この場合の電位分布と電
荷状態を図４（ｄ）に示す。フォトゲート３下の電荷
を、制御パルスφＡＢＧを固定とした場合より排出しや
すくなるため、電荷のリセット時間を短縮することが可
能となる。また、制御パルスφＡＢＧを、制御パルスφ
Ｒをローレベルとした後で、ハイレベルにしても、同様
の効果を奏し得る。また、本動作は高速性を要するＨＤ
ＴＶ用センサなどに有効となる。
する制御パルスφＡＢＧは、ミドルレベルでもよいが、
他の制御パルスと同様に、ハイ／ローの２値パルスでも
駆動できる。この場合のタイミングは、図３の時刻Ｔ5
において、制御パルスφＲをローにすると同時に、制御
パルスφＡＢＧをハイにする。この場合の電位分布と電
荷状態を図４（ｄ）に示す。フォトゲート３下の電荷
を、制御パルスφＡＢＧを固定とした場合より排出しや
すくなるため、電荷のリセット時間を短縮することが可
能となる。また、制御パルスφＡＢＧを、制御パルスφ
Ｒをローレベルとした後で、ハイレベルにしても、同様
の効果を奏し得る。また、本動作は高速性を要するＨＤ
ＴＶ用センサなどに有効となる。
【００２３】本発明において、フローティングゲート８
は制御パルスφＲの供給パルスにより容量結合的に電位
制御を行うため、従来の様なリセットノイズは発生しな
いので、非常に高感度な信号検出が可能となる。又、フ
ローティングゲート８のリセット用のＭＯＳトランジス
タも不必要となるので微細化にも有利となる。
は制御パルスφＲの供給パルスにより容量結合的に電位
制御を行うため、従来の様なリセットノイズは発生しな
いので、非常に高感度な信号検出が可能となる。又、フ
ローティングゲート８のリセット用のＭＯＳトランジス
タも不必要となるので微細化にも有利となる。
【００２４】本実施例において、高感度、低ノイズ、微
細化に有利なフローティングゲート型ＣＭＯＳセンサが
可能となった。
細化に有利なフローティングゲート型ＣＭＯＳセンサが
可能となった。
【００２５】（第２実施例）図５に本発明による第２実
施例の回路構成図を示す。本実施例では画素アンプの固
定パターンノイズとＩ／ｆノイズを除去するためにノイ
ズ蓄積用の蓄積容量ＣTN、転送ＭＯＳトランジスタ２
８，２９及び差動増幅器３１を設けたことを特徴とす
る。
施例の回路構成図を示す。本実施例では画素アンプの固
定パターンノイズとＩ／ｆノイズを除去するためにノイ
ズ蓄積用の蓄積容量ＣTN、転送ＭＯＳトランジスタ２
８，２９及び差動増幅器３１を設けたことを特徴とす
る。
【００２６】動作としては、図３に示すタイミング中、
時刻Ｔ3の信号読み出し前の時刻Ｔ2において、制御パル
スφＴNをハイとして垂直出力線に残留する電荷である
暗出力を蓄積容量ＣTN２７へ読み出した後に、時刻Ｔ6
におけるタイミングパルスφｈ1により、転送ＭＯＳト
ランジスタ２１，２９を導通し、蓄積容量２０，２７の
電荷を水平出力線２２，３０に出力し、差動増幅器３１
によって差動増幅される。続いて、水平走査回路１７か
らのタイミングパルスφｈ2…の走査によって順次画像
信号が出力される。
時刻Ｔ3の信号読み出し前の時刻Ｔ2において、制御パル
スφＴNをハイとして垂直出力線に残留する電荷である
暗出力を蓄積容量ＣTN２７へ読み出した後に、時刻Ｔ6
におけるタイミングパルスφｈ1により、転送ＭＯＳト
ランジスタ２１，２９を導通し、蓄積容量２０，２７の
電荷を水平出力線２２，３０に出力し、差動増幅器３１
によって差動増幅される。続いて、水平走査回路１７か
らのタイミングパルスφｈ2…の走査によって順次画像
信号が出力される。
【００２７】こうして、画像信号そのものの明出力と暗
出力を同時に空乏層光信号として読み出しを行ない、水
平出力期間において蓄積容量ＣTSとＣTNの差動出力を行
い、ノイズの除去を行う。
出力を同時に空乏層光信号として読み出しを行ない、水
平出力期間において蓄積容量ＣTSとＣTNの差動出力を行
い、ノイズの除去を行う。
【００２８】このノイズの除去は、外部で行っても当然
可能である。本実施例において、固定パターンノイズも
除去したフローティングゲートアンプ型ＣＭＯＳセンサ
が可能となる。
可能である。本実施例において、固定パターンノイズも
除去したフローティングゲートアンプ型ＣＭＯＳセンサ
が可能となる。
【００２９】（第３実施例）図６に本発明による第３実
施例の画素構成図を示す。第１，第２実施例においてア
ンチブルーミングドレイン７はフォトゲート３に隣接し
て形成していたが、本実施例では、フローティングゲー
ト８に隣接して形成したことを特徴とする。
施例の画素構成図を示す。第１，第２実施例においてア
ンチブルーミングドレイン７はフォトゲート３に隣接し
て形成していたが、本実施例では、フローティングゲー
ト８に隣接して形成したことを特徴とする。
【００３０】本実施例の動作は、図３に示したタイミン
グと同様であり、時刻Ｔ5 において、制御パルスφＰＧ
をローのまま、制御パルスφＴＸ，φＲをロウレベル
に、制御パルスφＡＢＧをハイとすることにより、絶縁
酸化膜４下に発生していた空乏層の電子電荷をアンチブ
ルーミングドレイン７へ排出することにより、空乏層内
の残留発生電荷のリセットを行なう。
グと同様であり、時刻Ｔ5 において、制御パルスφＰＧ
をローのまま、制御パルスφＴＸ，φＲをロウレベル
に、制御パルスφＡＢＧをハイとすることにより、絶縁
酸化膜４下に発生していた空乏層の電子電荷をアンチブ
ルーミングドレイン７へ排出することにより、空乏層内
の残留発生電荷のリセットを行なう。
【００３１】本実施例の形態でも第１実施例と同様のア
ンチブルーミング効果を得ることができる。
ンチブルーミング効果を得ることができる。
【００３２】（第４実施例）図７に本発明による第４実
施例の画素構成図を示す。本実施例では光電変換部にｐ
ｎ接合フォトダイオード２５を用いたことを特徴とす
る。フォトゲート３による光吸収がなくなるため感度、
特に青色感度が向上する。
施例の画素構成図を示す。本実施例では光電変換部にｐ
ｎ接合フォトダイオード２５を用いたことを特徴とす
る。フォトゲート３による光吸収がなくなるため感度、
特に青色感度が向上する。
【００３３】本実施例において、所定時間光子ｈνによ
りｐｎ接合フォトダイオード２５に蓄積された光電子電
荷を、制御パルスφＲをハイ、制御パルスφＴＸをハイ
としてフローティングゲート８下に転送してソースフォ
ロワのＭＯＳトランジスタ９へ出力される。また、制御
パルスφＡＢＧをハイとしてアンチブルーミングドレイ
ン７へ排出することは第３実施例と同様である。
りｐｎ接合フォトダイオード２５に蓄積された光電子電
荷を、制御パルスφＲをハイ、制御パルスφＴＸをハイ
としてフローティングゲート８下に転送してソースフォ
ロワのＭＯＳトランジスタ９へ出力される。また、制御
パルスφＡＢＧをハイとしてアンチブルーミングドレイ
ン７へ排出することは第３実施例と同様である。
【００３４】本実施例において、感度が向上したフロー
ティングゲート型ＣＭＯＳセンサが実現できる。
ティングゲート型ＣＭＯＳセンサが実現できる。
【００３５】（第５実施例）図８に本発明による第５実
施例の画素構成図を示す。本実施例では、光電変換部に
ｐ+ ｎｐフォトダイオードを用いたことを特徴とする。
本実施例の場合、光電変換部の界面にｐ+ 層２６を形成
したため、界面からの暗電流を抑えることが可能とな
る。即ち、従来のｐｎフォトダイオードではｎ層の濃度
が低いため、半導体界面が空乏化している。そのため、
界面での欠陥（界面準位）が暗電流の発生中心となって
しまう。従って、界面の空乏化を防ぐため、ｐ+ 高濃度
層を形成する。この構成のプロセスは、従来のＣＭＯＳ
プロセスにｐ+ 層形成工程の１工程を加えればよい。こ
うして、この構造の場合、長時間の蓄積動作でもＳ／Ｎ
のよい信号を得ることができる。また、本実施例におい
て、暗電流を抑制したＳ／Ｎの良いフローティングゲー
ト型ＣＭＯＳセンサが可能となった。
施例の画素構成図を示す。本実施例では、光電変換部に
ｐ+ ｎｐフォトダイオードを用いたことを特徴とする。
本実施例の場合、光電変換部の界面にｐ+ 層２６を形成
したため、界面からの暗電流を抑えることが可能とな
る。即ち、従来のｐｎフォトダイオードではｎ層の濃度
が低いため、半導体界面が空乏化している。そのため、
界面での欠陥（界面準位）が暗電流の発生中心となって
しまう。従って、界面の空乏化を防ぐため、ｐ+ 高濃度
層を形成する。この構成のプロセスは、従来のＣＭＯＳ
プロセスにｐ+ 層形成工程の１工程を加えればよい。こ
うして、この構造の場合、長時間の蓄積動作でもＳ／Ｎ
のよい信号を得ることができる。また、本実施例におい
て、暗電流を抑制したＳ／Ｎの良いフローティングゲー
ト型ＣＭＯＳセンサが可能となった。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
画素毎にフローティングゲートアンプを設け、そのフロ
ーティングゲートを容量結合で電位を制御することによ
りランダムノイズが極めて小さい高Ｓ／Ｎセンサが実現
できる。
画素毎にフローティングゲートアンプを設け、そのフロ
ーティングゲートを容量結合で電位を制御することによ
りランダムノイズが極めて小さい高Ｓ／Ｎセンサが実現
できる。
【００３７】又、従来よりも微細化が可能となり、小型
化、低コスト化も同時に実現できる。
化、低コスト化も同時に実現できる。
【００３８】さらに、アンチブルーミングゲートを設け
ることで、光電変換素子のブルーミングを防止できると
ともに、暗出力の一部のノイズをも減少できる。
ることで、光電変換素子のブルーミングを防止できると
ともに、暗出力の一部のノイズをも減少できる。
【図１】本発明の第１実施例の画素構成図である。
【図２】本発明の第１実施例の装置構成図である。
【図３】本発明の第１実施例の駆動タイミングチャート
である。
である。
【図４】本発明の第１実施例の動作説明図である。
【図５】本発明の第２実施例の装置構成図である。
【図６】本発明の第３実施例の画素構成図である。
【図７】本発明の第４実施例の画素構成図である。
【図８】本発明の第５実施例の画素構成図である。
【図９】従来の光電変換装置の装置例構成図である。
１ ｐ型ウェル ２ 空乏層 ３ フォトゲート ４ ゲート酸化膜 ５ 転送ゲート ６ アンチブルーミングゲート ７ ｎ+ アンチブルーミングドレイン ８ フローティングゲート ９ ソースフォロワアンプＭＯＳ １０ フローティングゲート制御電極 １１ 選択ＭＯＳスイッチ １２ 垂直出力線 １３ 水平駆動線 １５ 画素ユニット １６ 垂直走査回路 １７ 水平走査回路 １８ 転送スイッチ １９ ソースフォロワ負荷ＭＯＳ ２０ 蓄積容量 ２１ 水平転送スイッチ ２２ 水平出力線 ２３ 出力アンプ ２５ ｎ型拡散層 ２６ ｐ+ 表面層 ２７ 素子分離ゲート ２８ フローティングゲートリセットＭＯＳ
Claims (7)
- 【請求項１】 複数の光電変換素子を有するＸＹアドレ
ス型増幅型光電変換装置において、 ＸＹアドレス型の各画素には光電変換するフォトゲート
と、ソースフォロワ増幅器のフローティングゲートと、
前記光電変換素子からフローティングゲート下に電荷を
転送する転送ゲートと、電荷排出用のドレインと制御ゲ
ートとを備え、前記フローティングゲート上には前記フ
ローティングゲートの電位を容量結合で制御する電極を
設け、前記フローティングゲートの電位変化をソースフ
ォロワ動作で読み出すことを特徴とする光電変換装置。 - 【請求項２】 請求項１に記載の光電変換装置におい
て、前記光電変換素子がフォトゲートで制御される空乏
層からなることを特徴とする光電変換装置。 - 【請求項３】 請求項１に記載の光電変換装置におい
て、前記光電変換素子がｐｎフォトダイオードであるこ
とを特徴とする光電変換装置。 - 【請求項４】 請求項１に記載の光電変換装置におい
て、前記電荷排出用のドレインと制御ゲートは、前記ド
レインを電源に接続し、前記制御ゲートには前記電極の
制御パルスをローとするときと同期してハイとする制御
パルスを供給することを特徴とする光電変換装置。 - 【請求項５】 請求項１に記載の光電変換装置におい
て、前記転送ゲートへの制御パルスは前記制御ゲートへ
の制御パルスの供給レベルよりも小さいミドルレベルで
あることを特徴とする光電変換装置。 - 【請求項６】 請求項１に記載の光電変換装置におい
て、前記フォトゲートに隣接して前記電荷排出用のドレ
インと制御ゲートを設けたことを特徴とする光電変換装
置。 - 【請求項７】 請求項１に記載の光電変換装置におい
て、前記フローティングゲートに隣接して前記電荷排出
用のドレインと制御ゲートを設け、前記電極をローレベ
ルとした後に前記制御ゲートをハイとすることを特徴と
する光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21456195A JP3919243B2 (ja) | 1995-08-23 | 1995-08-23 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21456195A JP3919243B2 (ja) | 1995-08-23 | 1995-08-23 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0965210A true JPH0965210A (ja) | 1997-03-07 |
| JP3919243B2 JP3919243B2 (ja) | 2007-05-23 |
Family
ID=16657770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21456195A Expired - Fee Related JP3919243B2 (ja) | 1995-08-23 | 1995-08-23 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3919243B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284910A (ja) * | 1998-03-31 | 1999-10-15 | Toshiba Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2001237407A (ja) * | 1999-12-14 | 2001-08-31 | Fillfactory Nv | 電磁放射の検出器およびその製造方法 |
| JP2003524345A (ja) * | 2000-02-23 | 2003-08-12 | フォトビット コーポレーション | 分離記憶ノードを備えたフレームシャッターピクセル |
| JP2005167588A (ja) * | 2003-12-02 | 2005-06-23 | Sony Corp | 固体撮像素子の駆動方法、固体撮像装置 |
| JP2007116565A (ja) * | 2005-10-24 | 2007-05-10 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| JP2011022442A (ja) * | 2009-07-17 | 2011-02-03 | Hoya Corp | 焦点検出装置およびイメージングセンサ |
| JP2012217059A (ja) * | 2011-03-31 | 2012-11-08 | Honda Motor Co Ltd | 固体撮像装置 |
| US9018573B2 (en) | 2011-03-31 | 2015-04-28 | Honda Motor Co., Ltd. | Solid-state image sensing device with a change-over switch |
| US9054014B2 (en) | 2011-03-31 | 2015-06-09 | Honda Motor Co., Ltd. | Unit pixel for accurately removing reset noise, solid-state image sensing device, and method for summing unit pixel signals |
| JPWO2017047774A1 (ja) * | 2015-09-18 | 2018-08-23 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
| JP2019221002A (ja) * | 2019-10-03 | 2019-12-26 | 株式会社ニコン | 撮像素子および撮像装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290169A (ja) * | 1986-06-09 | 1987-12-17 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS62291059A (ja) * | 1986-06-10 | 1987-12-17 | Mitsubishi Electric Corp | カラ−固体撮像装置 |
| JPH07161969A (ja) * | 1993-12-10 | 1995-06-23 | Matsushita Electric Ind Co Ltd | 電荷検出装置及びその駆動装置 |
-
1995
- 1995-08-23 JP JP21456195A patent/JP3919243B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62290169A (ja) * | 1986-06-09 | 1987-12-17 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS62291059A (ja) * | 1986-06-10 | 1987-12-17 | Mitsubishi Electric Corp | カラ−固体撮像装置 |
| JPH07161969A (ja) * | 1993-12-10 | 1995-06-23 | Matsushita Electric Ind Co Ltd | 電荷検出装置及びその駆動装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284910A (ja) * | 1998-03-31 | 1999-10-15 | Toshiba Corp | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2001237407A (ja) * | 1999-12-14 | 2001-08-31 | Fillfactory Nv | 電磁放射の検出器およびその製造方法 |
| JP2003524345A (ja) * | 2000-02-23 | 2003-08-12 | フォトビット コーポレーション | 分離記憶ノードを備えたフレームシャッターピクセル |
| JP2005167588A (ja) * | 2003-12-02 | 2005-06-23 | Sony Corp | 固体撮像素子の駆動方法、固体撮像装置 |
| JP2007116565A (ja) * | 2005-10-24 | 2007-05-10 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| JP2011022442A (ja) * | 2009-07-17 | 2011-02-03 | Hoya Corp | 焦点検出装置およびイメージングセンサ |
| JP2012217059A (ja) * | 2011-03-31 | 2012-11-08 | Honda Motor Co Ltd | 固体撮像装置 |
| US9018573B2 (en) | 2011-03-31 | 2015-04-28 | Honda Motor Co., Ltd. | Solid-state image sensing device with a change-over switch |
| US9054014B2 (en) | 2011-03-31 | 2015-06-09 | Honda Motor Co., Ltd. | Unit pixel for accurately removing reset noise, solid-state image sensing device, and method for summing unit pixel signals |
| JPWO2017047774A1 (ja) * | 2015-09-18 | 2018-08-23 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
| US10453880B2 (en) | 2015-09-18 | 2019-10-22 | National University Corporation Shizuoka University | Semiconductor element and solid-state imaging device |
| JP2019221002A (ja) * | 2019-10-03 | 2019-12-26 | 株式会社ニコン | 撮像素子および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3919243B2 (ja) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7002626B2 (en) | Image sensor with motion artifact supression and anti-blooming | |
| US5955753A (en) | Solid-state image pickup apparatus and image pickup apparatus | |
| USRE39768E1 (en) | VCC pump for CMOS imagers | |
| US4942474A (en) | Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity | |
| JP7455525B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| US7446807B2 (en) | Imager pixel with capacitance for boosting reset voltage | |
| US6654057B1 (en) | Active pixel sensor with a diagonal active area | |
| US7864238B2 (en) | Solid-state imaging device, driving method thereof, camera, and driving method thereof | |
| JP3667220B2 (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
| US20090295974A1 (en) | Solid-state image pickup device and method of resetting the same | |
| KR20080031497A (ko) | 이중 변환 이득 게이트 및 커패시터 조합 | |
| KR20100105392A (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자 기기 | |
| JP2009506575A (ja) | ４方向共有のピクセル上に２方向共有の蓄積ゲートを設ける方法及び装置 | |
| JP2009506725A (ja) | ４方向共有のピクセル上に２方向共有の蓄積ゲートを設ける方法及び装置 | |
| JPH11177886A (ja) | 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法 | |
| JP2010073906A (ja) | 固体撮像素子および電子情報機器 | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| JP3833027B2 (ja) | 固体撮像装置及び画像入力装置 | |
| US20200043968A1 (en) | Methods and apparatus for a global shutter scanned, stacked image sensor capable of simultaneous integration of electrons and holes | |
| JP3919243B2 (ja) | 光電変換装置 | |
| KR100820520B1 (ko) | 고체촬상장치 | |
| US20200027910A1 (en) | Solid-state imaging device, method for fabricating solid-state imaging device, and electronic apparatus | |
| JP3814379B2 (ja) | 光電変換装置 | |
| Iida et al. | A 1/4-inch 330 K square pixel progressive scan CMOS active pixel image sensor | |
| JP4672976B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |