JPH096534A

JPH096534A - コンピュータ・システムおよび入力装置

Info

Publication number: JPH096534A
Application number: JP12671496A
Authority: JP
Inventors: Lee Combs James; ジェームズ・リー・コームズ; A Stroman James; ジェームズ・エー・ストロスマン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1995-06-07
Filing date: 1996-05-22
Publication date: 1997-01-10
Also published as: KR100199072B1

Abstract

(57)【要約】【課題】中央演算処理装置（ＣＰＵ）と、メモリ回路
と、入出力補助プロセッサと、タッチパッドおよびタッ
チパッドの両側に１つずつ位置決めされた２つのジョイ
スティックを含む入力装置とを含むコンピュータ・シス
テムを提供する。【解決手段】この入力装置は、入出力補助プロセッサ
へのシリアル・データ・リンクを介してＣＰＵへのイン
タフェースを取る。タッチパッドは、タッチパッド表面
の上または内部に設定されたデフォルト・テンプレート
・グラフィック・イメージを有し、デフォルト・テンプ
レートの代わりにタッチパッドとともに使用されるテン
プレート・オーバーレイを取外し式に固定するためのリ
テーナを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にはディジ
タル・システムで使用するための座標タイプの指示装置
に関し、より具体的にはそれに関連する設定済みデフォ
ルト・テンプレートを備えたタッチパッドと、パッド表
面に取外し式にテンプレート・オーバーレイを固定する
ためのリテーナ（retainer）と、タッチパッドの両側に
１つずつ位置決めされた１対のジョイスティックとを有
する入力装置に関する。

【０００２】

【従来の技術】本出願は、１９９４年３月１８日に出願
された米国特許出願第０８／２１０６７２号に関連す
る。

【０００３】ビデオ・グラフィックス・コンピュータ・
システムは、周知かつ人気のある消費者向け製品であ
る。典型的なシステムは、ゲームまたはその他のアプリ
ケーションのイメージを表示するために通常のテレビ受
像機に接続するデータ処理ユニットを含む。このデータ
処理ユニットは、通常はカートリッジの形にパッケージ
化された読取り専用メモリ（ＲＯＭ）から制御ソフトウ
ェアを受け取る。カートリッジは、取外し可能な方法で
データ処理ユニットに差し込まれている。データ処理ユ
ニットには、アプリケーションを実行するためにソフト
ウェアを制御することにより使用される位置情報をプレ
ーヤが入力できるようにするために、マウス、ジョイス
ティック、タッチパッド、タッチ画面、スイッチ・パッ
ド、ライト・ガンなどの少なくとも１つの指示装置も接
続されている。

【０００４】一般にデータ処理ユニットは、単一の中央
演算処理装置（ＣＰＵ）と、すべてのランダム・アクセ
ス・メモリ（ＲＡＭ）およびブートストラップ読取り専
用メモリ（ブートＲＯＭ）を含む関連の揮発性および不
揮発性メモリと、テレビ（ＲＦビデオ）信号生成器と、
様々な指示装置へのインタフェースを取るための入出力
プロセッサとを有する。これらの装置は回路連絡してい
る。このようなシステムの明確な特徴の１つは、これら
の構成要素をまとめて電気接続するためにマザーボード
またはシステム・プレーナを使用している点である。

【０００５】ジョイスティックは、方向データをコンピ
ュータ・システムに入力するために使用する方向タイプ
の指示装置である。一般にジョイスティックは、ベース
と、細長い「スティック」とを含み、このスティックは
一般にユーザの手に握られる。一般に「スティック」
は、ベースの１つの点から旋回し、ベースに対して垂直
のデフォルト位置を有する。デフォルトの垂直位置から
のスティックの旋回動作は、デフォルトの垂直位置から
スティックを変位させるために必要な方向の、ベースに
対して平行な方向入力として解釈される。一般に、ステ
ィックの上部にはボタンが位置している。スイッチの閉
鎖事象は、コンピュータ・システム上で実行されるアプ
リケーション用の制御入力として使用される。

【０００６】タッチパッドは、コンピュータ・システム
に座標タイプのデータを入力するために使用する座標タ
イプの指示装置である。一般にタッチパッドは、その表
面で局部圧力を検出できる感圧有界平面である。ユーザ
が指、スタイラスなどでその表面に接触すると、タッチ
パッドは接続のコンピュータ・システムに接触位置の座
標を報告する。これに対する応答として、コンピュータ
は、押された位置に関連する機能があれば、その機能を
実行する。

【０００７】通常、タッチパッドの１つまたは複数の領
域は、システム内の所与の機能に割り当てられている。
ユーザは、テンプレートにより、それぞれの領域にどの
機能が関連付けられているかを知ることができる。テン
プレートは、グラフィック・デザインを施したシートで
あり、通常、タッチパッド表面上に置かれ、その表面に
接触している。一般にグラフィック・デザインはタッチ
パッド表面の諸領域をマッピングするもので、通常、そ
の領域には、マッピングされた各種領域に関連する機能
をユーザに思い出させるためにラベル表示が行われる。

【０００８】一般にタッチパッド・システムは、（１）
タッチパッド表面内または表面上に設定された永続テン
プレートを備え、テンプレート・オーバーレイを受け入
れることができないか、または（２）設定済みの永続テ
ンプレートを備えていないが、テンプレート・オーバー
レイを受け入れるための手段を備えているかのいずれか
である。このため、入力装置としてタッチパッドを使用
する各アプリケーションは、設定済みの永続テンプレー
トを排他的に使用するか、またはテンプレート・オーバ
ーレイを提供しなければならない。したがって、典型的
なシステムを使用する場合、ソフトウェア・アプリケー
ション設計者は、（永続テンプレートのみを使用するこ
とにより）タッチパッドから可能な入力を制限するか、
またはその特定のソフトウェア・アプリケーションで使
用するために１つまたは複数のカスタム・テンプレート
を設計し定義せざるを得なくなる。

【０００９】さらに、ジョイスティックは一般に、スイ
ッチおよびその他の閉鎖タイプ入力装置のみと結合され
る。したがって、通常、ジョイスティックは、座標方式
の他の入力装置では使用されない。

【００１０】

【発明が解決しようとする課題】本発明により、タッチ
パッドと、タッチパッドの両側に１つずつ位置決めされ
た１対のジョイスティックとを有する入力装置が提供さ
れる。このジョイスティックは、２人の人、たとえば、
大人と子どもが同時にしかも一方がもう一方を支援でき
るような方法でコンピュータ・システムに位置入力を提
供できるように位置決めされている。

【００１１】

【課題を解決するための手段】タッチパッドは、設定済
みデフォルト・テンプレートのグラフィック・デザイン
と、デフォルト・テンプレートのグラフィック・デザイ
ンの代わりにタッチパッドとともに使用する他のテンプ
レート・オーバーレイを取外し式に固定するためのリテ
ーナとを有する。デフォルトの設定済みテンプレート
は、多くのソフトウェア・アプリケーションによって使
用可能な１組のコマンドを有する。テンプレート・オー
バーレイは、１つまたは複数の特定のソフトウェア・ア
プリケーション用のコマンド・セットを有する。

【００１２】したがって、本発明の利点の１つは、２人
の人が同時に位置情報を提供し、パッケージ全体内でコ
マンド・アクセスを提供できるように構成された入力装
置を提供することにある。

【００１３】したがって、本発明のもう１つの利点は、
デフォルト・テンプレートのグラフィック・イメージか
らアクセス可能な機能の共通セットをソフトウェア・ア
プリケーションに提供すると同時に、カスタム・テンプ
レート・オーバーレイへのアクセスをソフトウェア・ア
プリケーションに供給することにある。

【００１４】本発明の上記およびその他の利点は、本発
明の詳細な説明によりさらに明らかになるだろう。

【００１５】本明細書に組み込まれ、その一部を構成す
る添付図面には、本発明の実施例を示すが、この実施例
は、上記の本発明の概要説明とともに、以下に示す詳細
説明が本発明の原理を例示するのに役立つものである。

【００１６】

【発明の実施の形態】図１および図２を参照すると、こ
れらの図には本発明のコンピュータ・システム１０が示
されている。図１に示すように、システム１０は、それ
に取外し式に接続されたプログラム・カートリッジ１４
を備えたデータ処理ユニット１２を含む。また、データ
処理ユニット１２には、標準のテレビ受像機（ＴＶ）１
６と、入力装置１８も接続されており、その入力装置は
タッチパッド１９と２つのジョイスティック２０ａ、２
０ｂとを備えている。入力装置１８は、タッチパッド１
９上での指、スタイラス２１などの接触位置に対応する
座標タイプのデータをデータ処理ユニット１２に送信す
る。さらに、入力装置１８は、ジョイスティック２０
ａ、２０ｂの動きに対応する方向タイプのデータをデー
タ処理ユニット１２に送信する。図１には示されていな
いが、標準のＴＶ１６は、１対のスピーカと、複合ビデ
オ信号を受け入れるディスプレイ装置とで置き換えるこ
とができる。入力装置１８は、シリアル・データ・リン
ク２２を介してデータ処理ユニット１２に接続してい
る。ＴＶ１６は、ＲＦビデオ線２４を介してデータ処理
ユニット１２に接続している。

【００１７】カートリッジ１４は、全体を２６で示すエ
ッジ・カード・コネクタを有し、これがカートリッジ・
コネクタ２８に接続し、それにより、カートリッジ１４
内の装置をデータ処理ユニット１２内の装置に電気接続
している。

【００１８】処理ユニット１２は、それに関連するＳＹ
ＳＴＥＭバス３１を有する中央演算処理装置（ＣＰＵ）
３０と、オーディオ／ビデオ（Ａ／Ｖ）制御装置／補助
プロセッサ３２と、ＳＹＳＴＥＭバス３１からＡ／Ｖ制
御装置／補助プロセッサ３２によって生成されたＳＹＳ
ＴＥＭバス３４に接続されるシステム・メモリ３３と、
第１および第２のデコーダ・チップ（図示せず）と、入
出力補助プロセッサ３６と、２つのカートリッジ・コネ
クタ（一方は２８で示すが、もう一方は図示せず）と、
オーディオおよびビデオ信号を生成するために必要な追
加回路３８と、拡張コネクタ３９とを含む。これらの装
置は、図に示すように回路連絡して接続されている。追
加回路３８については、図２に示し、図２に付随する本
文でより詳細に説明する。

【００１９】ＣＰＵ３０は、当技術分野で周知のよう
に、ＤＡＴＡバス、ＡＤＤＲＥＳＳバス、ＣＯＮＴＲＯ
Ｌバスという複数のバスを生成する。この３つのバス
は、まとめてＳＹＳＴＥＭバス３１と呼ぶ。好ましい実
施例では、ＣＰＵ３０は、インテル社（3065 Bowers Av
e., Santa Clara, California, 95051）製の８０３７６
である。８０３７６は、当技術分野で周知であり、同じ
くインテル社より販売されている周知の８０３８６ＳＸ
の変形である。８０３７６が８０３８６ＳＸと異なる点
は、８０３７６が１６ビット・モードではなく３２ビッ
ト・モードで始動する点である。具体的には、ＣＲ０レ
ジスタが強制的に００１１Ｈ（００１１の１６進表記）
状態になり、ビット０が強制的に論理１になり、３７６
を効果的に３２ビット・メモリ・モードで動作させる。
仮想３８６動作を可能にするためにページングが可能に
なっている。

【００２０】Ａ／Ｖ制御装置／補助プロセッサ３２は、
ＳＹＳＴＥＭバス３１から３本の予備の汎用入出力デコ
ーダ線（ＧＰＩＯ１、ＧＰＩＯ２、ＧＰＩＯ３）を生成
し、それぞれが３２ビットの入出力アドレス範囲を提供
する。汎用デコーダを使用すると、Ａ／Ｖ制御装置／補
助プロセッサ３２の外部にある装置に３通りのアクティ
ブ・ロー・チップ・イネーブル（active low chip enab
les）を提供することができる。データ処理ユニット１
２では、この汎用デコーダを使用して、入出力補助プロ
セッサ３６（ＧＰＩＯ１）と２つのカートリッジ・コネ
クタ（ＧＰＩＯ２およびＧＰＩＯ３）へのアドレス範囲
を復号する。Ａ／Ｖ制御装置／補助プロセッサ３２の残
りの回路については、以下に説明する。

【００２１】システム・メモリ３３は、画面ＲＡＭと、
システムＲＡＭと、ブートストラップＲＯＭ（いずれも
図示せず）とを含む。オンボード画面ＲＡＭおよびシス
テムＲＡＭは、１メガバイトの３２ビットＤＲＡＭであ
る。適当なＤＲＡＭとしては、３２ビット・メモリを提
供するように構成された東芝製の２５６キロバイト×１
６ビットのメモリ・チップであるＴＣＳ１４１７０ＢＪ
がある。ＣＰＵ３０のアドレス空間の一部は、Ａ／Ｖ制
御装置／補助プロセッサ３２内のいくつかの８ビット・
レジスタに復号される。すべての内部位置は偶数アドレ
ス境界上にあり、適当な箇所でワード単位の入出力読み
書きを実行することができる。この特定の実施例では、
ワード単位のレジスタ上でバイト単位の書込みを行うこ
とができず、奇数アドレスにアクセスするために入出力
サイクルを使用することもできない。

【００２２】ブートストラップＲＯＭは必ず１６ビット
幅になる。ブートストラップＲＯＭは、多くのメーカが
製造する２７Ｃ５１２消去・プログラム可能読取り専用
メモリを２つ含み、それにより、１２８Ｋのブートスト
ラップＲＯＭを提供する。リセット後、ＲＯＭと内部メ
モリを含むＦ２００００Ｈ〜ＦＦＦＦＦＦＨの範囲の１
メガバイトのウィンドウが１６メガバイトのアドレス範
囲全体で繰り返される。

【００２３】システム・メモリ３３は、複数の装置間で
共用される。Ａ／Ｖ制御装置／補助プロセッサ３２は、
システム・メモリ３３用のアービトレータ（arbitrato
r）である。したがって、ＳＹＳＴＥＭバス３１は、Ａ
／Ｖ制御装置／補助プロセッサ３２によってＳＹＳＴＥ
Ｍバス３４（いずれも図示しないＤＡＴＡバスと、ＡＤ
ＤＲＥＳＳバスと、ＣＯＮＴＲＯＬバスとを含む）に変
更される。その結果、システム・メモリ３３は、ＳＹＳ
ＴＥＭバス３４を介してアクセスされる。

【００２４】入出力補助プロセッサ３６は、入力装置１
８や、キーボード（図示せず）、各種制御装置（図示せ
ず）、マウス（図示せず）、プリンタ（図示せず）など
の任意選択装置など、多数の入出力装置とＣＰＵ３０と
のインタフェースを取る。好ましい実施例では、この入
出力補助プロセッサ３６は、２ＭＨｚで動作し、モトロ
ーラ社製の事前プログラミング済みのMC68HC705C8（以
下「６８ＨＣ７０５」と呼ぶ）である。６８ＨＣ７０５
入出力補助プロセッサ３６は、次のように６８ＨＣ７０
５を周辺装置として構成することによってＣＰＵ３０と
のインタフェースが取られる。すなわち、（１）ＰＡ０
〜ＰＡ７はＤＡＴＡバスのＤ０〜Ｄ７に接続され、
（２）ＰＢ７、ＰＢ１、ＰＢ２はＡＤＤＲＥＳＳバスと
ＣＯＮＴＲＯＬバスのＧＰＩＯ１（後述するように、Ａ
／Ｖ制御装置／補助プロセッサ３２によって復号化され
る３２バイトのアドレス範囲）、Ａ１、Ａ２にそれぞれ
接続され、（３）ＰＢ３、ＰＢ４、ＰＢ５はＣＯＮＴＲ
ＯＬバスのＡＤＳ、ＲＥＡＤＹ、Ｗ／Ｒにそれぞれ接続
される。入出力補助プロセッサ３６は、入出力空間内の
４つの１６ビット・アドレス（以下、ＡＳ０、ＡＳ２、
ＡＳ４、ＡＳ６と呼ぶ）を有するようにＡ／Ｖ制御装置
／補助プロセッサによって復号化される。

【００２５】６８ＨＣ７０５内のプログラムは、次のよ
うにＣＰＵ３０とのインタフェースを取る。６８ＨＣ７
０５は、プロセッサ・バスに直接接続し、ＣＰＵ３０へ
の入出力ポートとして動作するように設計されている。
残りのプロセッサが受信可能になるまで、１対の内部ラ
ッチがそれぞれのプロセッサ間でやりとりされるデータ
を保管する。それぞれのプロセッサへの状況ビットは、
データ・ラッチの状態を示す。各プロセッサは、その状
況ビットを検査することによって、前のデータが読み取
られたかどうかと、新しいデータが読み取られるのを待
っているかどうかを判別することができる。

【００２６】入出力補助プロセッサ３６は、とりわけ、
（１）５０ｍｓタイマ、（２）入力装置から通信パケッ
トを受け取るためのシリアル制御装置リンク、（３）そ
れぞれのカートリッジ・コネクタ内のカートリッジ１４
の有無と、拡張コネクタ内の拡張装置またはＣＤドライ
ブの有無とを判別するためのカートリッジ／拡張セン
ス、（４）システム・リセット、（５）Ｉ²Ｃ不揮発性
ＲＡＭ（ＮＶＲＡＭ）インタフェースという諸機能を実
現する。また、入出力補助プロセッサ３６は、任意選択
のＣＤドライブとの通信を可能にするための任意選択の
ＤＳＡコンパクト・ディスク制御シリアル線も実現す
る。また、入出力補助プロセッサは、固有の入出力装置
許可コードを事前プログラミング済み入出力装置許可コ
ードと突き合わせることにより、入出力装置許可機能も
実行することができる。入出力装置許可機能は、入出力
空間内に位置するシステム入力制御装置（ＳＩＣ）の一
部にすることができ、ＣＰ／１ＡＳＩＣのＧＰＩ０１
によって復号され定義されたアドレスでアクセス可能で
ある。ＳＩＣとの間で行われる入出力転送はすべて８ビ
ットである。あるいは、ＳＩＣは、３７６／３８６ＳＸ
プロセッサ・インタフェースへの割込みを行い、許可さ
れた入出力装置許可コードの突合せを実行するＣＰＵ３
０に入出力装置メッセージを渡す。入出力装置許可コー
ドは、（標準の装置タイプ識別データに加え）たとえ
ば、商品名またはメーカの商号あるいはその両方ならび
に装置のその他の詳細や、暗号化されているか否かにか
かわらず、任意のパスワードまたはコードなど、所望の
許可データおよびシーケンスにすることができる。シス
テムは、入出力補助プロセッサのＳＩＣからシステム１
２に渡されるとき、またはＣＰＵ３０によって認識され
るときに、モニタ１６上に表示するためにシステムとの
インタフェースのために許可された入出力装置の製品ま
たはソース識別名またはアナグラムあるいはコードまた
はパスワードを含む、妥当性検査された入出力装置許可
データを表示するためのテキストまたはグラフィック・
ルーチンあるいはその両方をさらに含むことができる。
したがって、ユーザに対して入出力装置許可データを表
示することは、接続された入出力装置が識別済みのタイ
プであり、それが入出力装置の識別済みソースまたはメ
ーカによって製造され、それがインタフェースのために
システムによって有効に許可されたことをユーザに示す
ことになる。

【００２７】入出力制御装置からの入力データは、装置
タイプと番号（任意の許可コードまたはパスワードある
いはその両方を含む）および入力データから構成され
る、非同期シリアル・データ・メッセージを介してシス
テムに送られる。入力装置データ・メッセージは、ＳＩ
Ｃによって受け取られ、復号される。たとえば、外部入
力制御装置によって生成され、システムに入力されるメ
ッセージは１０通りの異なったものが考えられる。第１
のバイトはバイト・カウントである。第２のバイトは装
置ＩＤ（タイプ）である。装置ＩＤは２つの部分を含
む。上位４ビットは入出力チェーンの装置番号であり、
下位４ビットは装置用のＩＤである。追加のバイトは、
装置タイプと、必要な装置許可データに応じて、送られ
る場合もあれば、送られない場合もある。以下に説明す
るように、最後のバイトはチェックサムであり、これ
は、８ビット・チェックサムを使用し、繰上りを無視し
て（モジュロ２５６）、メッセージの全バイトが追加さ
れたときに、メッセージ・パケット全体の合計を強制的
にゼロにするためのものである。

【００２８】５０ｍｓタイマは、５０ミリ秒間隔で時間
切れになるように６８ＨＣ７０５入出力補助プロセッサ
３６のウォッチドッグ・タイマを構成することによって
実現される。ウォッチドッグ・タイマの期限が切れるた
びに、入出力補助プロセッサ３６はＡ／Ｖ制御装置／補
助プロセッサ３２のアナログ割込み０（ＡＩ０）を使用
してＣＰＵ３０への割込みを行う（Ａ／Ｖ制御装置／補
助プロセッサは、入出力補助プロセッサがＡＩ０をロー
に引き下げたのに応答して、ＩＲＱ線を介してＣＰＵへ
の割込みを行う）。ＣＰＵは、入出力ポートＡＳ０にバ
イト０Ｆ０Ｈまたはバイト００Ｈのいずれかをそれぞれ
書き込むことによって、５０ｍｓタイマを使用可能に
し、使用禁止にする。このタイマは、デフォルトでは使
用可能に設定されている。

【００２９】ＣＰＵの割込み肯定応答サイクル中、Ａ／
Ｖ制御装置／補助プロセッサは、割込み処理ルーチンの
アドレスをアサートする。割込み処理ルーチンにより、
ＣＰＵ３０は、入出力補助プロセッサに対応する１６ビ
ットの入出力ポートＡＳ０から１バイトまたは複数バイ
トを読み取る。入出力ポートＡＳ０のそれぞれの読取り
中、Ａ／Ｖ制御装置／補助プロセッサ３２は入出力プロ
セッサ３６を選択し、それにより、ＣＰＵ３０と入出力
補助プロセッサ３６との間のデータ転送が可能になる。

【００３０】入出力補助プロセッサ３６は、５０ｍｓの
割込みに応答してＣＰＵに転送すべき１バイトを必ず用
意している。このバイトの下位４ビットは、最後の割込
み肯定応答サイクル以降の５０ｍｓ時間の時間切れ回数
を含み、このバイトの上位４ビットは、ＣＰＵに転送す
べき入出力装置メッセージの数を含んでいる。５０ｍｓ
タイマが使用禁止になっている場合、このバイトの下位
４ビットはゼロになる。１６メッセージ以上を受け取っ
た場合、１５は上位４ビットで送られ、残りのメッセー
ジは次の転送時に送られる。この第１のバイトの内容に
応じて、ＣＰＵは後続バイトを入出力補助プロセッサ３
６から読み取ることができ、それらは、ほとんどの部分
について、入力装置からのデータのパケットになる。一
般に入力装置は、それぞれの状態が変化したときだけメ
ッセージを送り、それにより、メッセージ伝送頻度を非
常に低い頻度に維持することになる。

【００３１】入力装置１８とそれ以外のすべての入力装
置は、シリアル・データ・リンク２２を介して入出力補
助プロセッサ３６に接続される。個々の入力装置（たと
えば、入力装置１８）は、制御装置の動きをシリアル・
リンク２２による伝送に適したフォーマットに変換す
る。入力装置１８は、シリアル・データ・リンク２２を
介してシステム・ユニット１２にデータ・パケットを送
る。後述するように、データ・パケットの構造は、入力
装置のタイプによって異なる。座標タイプの装置（マウ
ス、アナログ・ジョイスティック、タッチパッドなど）
は、スイッチ閉鎖タイプの装置（キーボード、ディジタ
ル・ジョイスティック、スイッチ・パッドなど）とは異
なるデータ・パケット構造を有する。

【００３２】シリアル制御装置リンク２２は、データ受
信線、ＶＣＣ（＋５ＶＤＣ）線、アース線という３本の
線から構成される。６８ＨＣ７０５は、６８ＨＣ７０５
のＰＤ０／ＲＤＩピンを使用して制御装置シリアル・リ
ンクのデータ受信線を実現する。このピンは、周知の非
同期フォーマットを使用するシリアル装置へのインタフ
ェースとして使用するように設計されている。シリアル
伝送では、毎秒４８００ビット、パリティなし、８デー
タ・ビット、１ストップ・ビットというフォーマットを
使用する。代替実施例では、クロック式同期フォーマッ
トを使用することも可能である。シリアル制御装置リン
ク２２は、６導線ミニＤＩＮプラグ・コネクタ（図示せ
ず）によって、当技術分野で周知の外部装置に接続され
る。入力装置はデイジー・チェーン接続され、したがっ
て、物理的には単一装置がデータ処理ユニット１２に接
続している。たとえば、いわゆるマウス指示装置をシス
テム１０に加える場合、マウスは入力装置１８に接続さ
れ、入力装置１８が処理ユニット１２に接続される。

【００３３】カートリッジ・センスと拡張センスは、そ
れぞれのカートリッジ・コネクタまたは拡張コネクタ内
のカートリッジ１４の有無を判別するためのものであ
り、入出力補助プロセッサ３６にカートリッジ・コネク
タ２８のピンをポーリングさせることによって実現され
る。このピンはシステム・プレーナ上の適当なプルアッ
プ・レジスタ（図示せず）によって論理１に引き上げら
れ、カートリッジ１４が適切に接続されると、そのカー
トリッジによってそのピンが論理０に引き下げられる。
したがって、各カートリッジ・センスに１があると、カ
ートリッジ１４がないことを意味し、０があると、カー
トリッジ１４があることを意味する。同様に、拡張セン
スの１は、任意選択のＣＤドライブなどの拡張装置がな
いことを意味し、０は、拡張装置があることを意味す
る。

【００３４】リセットは、Ａ／Ｖ制御装置／補助プロセ
ッサ３２のリセット信号に対する制御権を入出力補助プ
ロセッサ３６に与えることによって実現され、次にＡ／
Ｖ制御装置／補助プロセッサ３２がＣＰＵ３０のリセッ
ト信号を制御する。ＣＰＵ３０は、入出力補助プロセッ
サ３６にＡ／Ｖ制御装置／補助プロセッサをリセットさ
せることにより、システム１０をリセットするよう入出
力補助プロセッサ３６に指示することができ、次にＡ／
Ｖ制御装置／補助プロセッサがＣＰＵ３０をリセットす
る。ＣＰＵは、バイト０ＦＦＨを入出力ポートＡＳ０に
書き込むことにより、入出力制御装置にシステム・リセ
ットを生成させる。さらに、入出力補助プロセッサ３６
は、システム用の任意選択のリセット・スイッチ（図示
せず）を監視し、それがスイッチの閉鎖を検出したとき
にシステムをリセットする。

【００３５】最後に、入出力補助プロセッサは、５１２
バイトの不揮発性システムＲＡＭの内容の読取り、書込
み、検査を行うために、Ｉ²Ｃ不揮発性ＲＡＭ（ＮＶＲ
ＡＭ）を実現する。ＮＶＲＡＭ（図示せず）は、Philip
s Semiconductor社製のＰＣＦ８５９４を含み、Ｉ²Ｃイ
ンタフェースを介して入出力補助プロセッサと回路連絡
している。より多くのＮＶＲＡＭ容量を提供するため
に、複数のＰＣＦ８５９４をカスケード接続することが
できる。ＮＶＲＡＭにアクセスするため、３バイトのシ
ーケンスが使用される。３バイトはいずれも入出力ポー
トＡＳ０を介してアクセスされる。ＣＰＵによって入出
力補助プロセッサに書き込まれる第１のバイトは、転送
が読取りか書込みかを示すもので、入出力補助プロセッ
サにセグメント・アドレスを供給する。このバイトの下
位４ビットは転送のタイプを示し、０１ＨはＮＶＲＡＭ
からの書込みを示し、０２ＨはＮＶＲＡＭからの読取り
を示す。このバイトの上位４ビットは、ＮＶＲＡＭの２
５６バイトのセグメントに対応する４ビット・セグメン
ト番号である。ＮＶＲＡＭの５１２バイトでは、最下部
の２つのセグメント（０と１）だけを使用する。読取り
と書込みのいずれの場合も次のバイトは同じになり、次
のバイトはＣＰＵによって書き込まれ、そのセグメント
内でアクセスされるバイトのアドレスになる。最後のバ
イトは、ＣＰＵによって入出力補助プロセッサに書き込
まれるか、または入出力補助プロセッサから読み取ら
れ、ＮＶＲＡＭとの間で読み書きされるデータ・バイト
になる。

【００３６】代替実施例では、入出力補助プロセッサを
他の方法で実現することができる。たとえば、トライス
テート読取り可能シフト・レジスタは、シリアル・デー
タ・リンク２２からの情報を適切に受け取れるはずであ
る。その場合、ＣＰＵ３０は、定期的にシフト・レジス
タを読み取って、入力装置からのデータ・パケットにア
クセスする。

【００３７】第１のデコード・チップ（図示せず）は、
ＣＰＵ３０、Ａ／Ｖ制御装置／補助プロセッサ３２、２
つのカートリッジ・コネクタ２８（もう一方は図示せ
ず）と電気回路連絡している。第１のデコード・チップ
は、ＳＹＳＴＥＭバス３１の上部の２本のアドレス線を
入力として受け入れ、８０３７６ＣＰＵ３０の１６メ
ガバイトのアドレス空間を３本のチップ選択線によって
表される４つの４メガバイトの領域に復号する。このチ
ップ選択線のうち、２本はカートリッジ・コネクタ２８
（もう一方は図示せず）用であり、１本はＡ／Ｖ制御装
置／補助プロセッサ３２用である。上位４バイトと下位
４バイトはＡ／Ｖ制御装置／補助プロセッサ・チップ選
択に復号され、残りの２つの４メガバイト領域は２つの
カートリッジ・コネクタ・チップ選択に復号される。

【００３８】第２のデコーダ・チップ（図示せず）は、
拡張コネクタ３９用のチップ選択を実現するために使用
する。第２のデコード・チップは、ＳＹＳＴＥＭバス３
４に沿ってＡ／Ｖ制御装置／補助プロセッサ３２および
拡張コネクタ３９と回路連絡している。第２のデコード
・チップにより、Ａ／Ｖ制御装置／補助プロセッサ３２
は、Ｆ２００００Ｈから始まるシステムＲＯＭの１２８
Ｋのブロックを復号することができる。Ｆ４００００Ｈ
〜ＦＦＦＦＦＦＨの範囲は、拡張コネクタ３９が使用す
るために第２のデコード・チップによって復号される。
第２のデコード・チップによって復号されるこのブロッ
クのＲＯＭは、拡張コネクタ３９を介してシステム１０
にＲＯＭを追加するために使用する。

【００３９】データ処理ユニット１２は、カートリッジ
１４をＣＰＵ３０および他のシステム構成要素と回路連
絡させるために、１対のカートリッジ・コネクタ（一方
は２８で示し、もう一方は図示せず）も備えている。カ
ートリッジ１４は、金メッキの６２ピン（３１本ずつの
導線が２列になっている）のエッジ・カード・コネクタ
２６を介してデータ処理ユニット１２のコネクタ２８に
接続している。プロセッサ・ユニット１２は、エッジ・
カード・コネクタ２６のエッジ・カード接続部を受け入
れるために２つのカートリッジ・コネクタ２８を備えて
いる。カートリッジ１４は、コネクタ２８の導線に適合
するように金メッキのカード・エッジ接続部を備え、カ
ートリッジ１４をプロセッサ・ユニット１２に差込み式
に接続できるようにしている。以下の信号はカートリッ
ジ・コネクタ２８（もう一方は図示せず）を介して外部
装置に送られる。すなわち、ＳＹＳＴＥＭバス３１信号
と、カートリッジ・センス線と、電源と、アースと、ア
ナログ割込み１または２（それぞれのカートリッジは固
有の割込みを１つずつ有する）と、ＧＰＩＯ２または３
（それぞれのカートリッジは固有のチップ選択を１つず
つ有する）と、ロック線（８０３７６および８０３８６
ＳＸのＳＹＳＴＥＭバス３１の典型的な信号である）
と、第１のデコード・チップによって生成されるカート
リッジ選択である。代替実施例では、任意選択のＣＤド
ライブに接続するのに必要な信号もカートリッジ・コネ
クタ２８を介して外部装置に接続することができる。

【００４０】さらに、プロセッサ・ユニット１２は、単
一の１１２ピン（５６ピンずつが２列になっている）の
エッジ・カード拡張コネクタ３９を有する。この拡張コ
ネクタ３９により、装置はより多くのメモリをシステム
・メモリ３３に追加し、様々な他の機構を追加すること
ができる。拡張コネクタ３９に接続された装置は、拡張
コネクタに適合するように金メッキのカード・エッジを
備え、装置をプロセッサ・ユニット１２に差込み式に接
続できるようにしている。以下の信号は拡張コネクタ３
９を介して外部装置に送られる。すなわち、ＳＹＳＴＥ
Ｍバス信号と、拡張コネクタ３９センス線と、電源と、
アースと、ＣＡＳおよびＲＡＳ線と、第２のデコード・
チップによって生成される拡張コネクタ３９選択であ
る。代替実施例では、任意選択のＣＤドライブに接続す
るのに必要な信号も拡張コネクタ３９を介して外部装置
に接続することができる。

【００４１】プログラム・カートリッジ１４は、プログ
ラムＲＯＭ４０と、デコーダ４２とを含む。代替実施例
では、デコーダ４２を処理ユニット１２内に設計するこ
とができる。プログラムＲＯＭ４０は、読取り専用メモ
リ・フォーマットでＣＰＵ３０上での実行に適したコー
ドを含む。代替実施例では、カートリッジ１４内の記憶
装置として、バッテリ・バックアップ式ＲＡＭなどのそ
の他のメモリ・タイプを使用することができる。プログ
ラムＲＯＭ４０は、図１に示すように、ＣＰＵ３０と回
路連絡している。

【００４２】カートリッジ１４内のアドレス・デコーダ
４２は、ＡＤＤＲＥＳＳバスの幅全体をプログラムＲＯ
Ｍ４０に適したメモリ範囲に復号し、当技術分野で周知
のように、ＲＯＭ４０が必要とするチップ選択信号４４
を生成する。アドレス・デコーダ４２は、１６Ｖ８プロ
グラム可能アレイ論理回路（ＰＡＬ）に実現されるが、
これは当技術分野で周知のものであり、AMD Corp.社な
どの数多くのメーカによって製造されている。デコーダ
４２を処理ユニット１２内に設計した場合、選択４４
は、コネクタ２６によってＲＯＭ４０に電気的に連絡さ
れる。

【００４３】次に図２を参照すると、図１の追加回路３
８がＡ／Ｖ制御装置／補助プロセッサ３２に接続された
状態で示されている。追加回路３８は、ビデオ・ディジ
タル・アナログ変換器（ビデオＤＡＣ）５０、ＮＴＳＣ
／ＰＡＬ（「ＰＡＬ」とは周知の欧州テレビ信号規格を
意味する）エンコーダ５２、オーディオ・ディジタル・
アナログ変換器／アナログ・ディジタル変換器／圧縮器
／圧縮解除器（ＡＤＣ／ＤＡＣ／ＣＯＤＥＣ）５４、Ｒ
Ｆ変調装置５６という４つの装置を含む。それぞれの装
置は添付図面に示す通りに接続されている。

【００４４】オーディオ／ビデオ制御装置／補助プロセ
ッサ（Ａ／Ｖ制御装置／補助プロセッサ）３２の電子機
器は、ＡＳＩＣ（特定用途向け集積回路）と呼ばれる１
つの大型カスタム論理チップ内にだいたい収容されてい
る。本明細書の説明に適合するＡ／Ｖ制御装置／補助プ
ロセッサ３２は、MSU Ltd.（270 Upper 4th Street,Wit
an Gate West, Central Milton Keynes, MK9 1DP Engla
nd）から購入することができる。Ａ／Ｖ制御装置／補助
プロセッサ３２は、プロセッサ・インタフェース６０
と、プロセッサ・キャッシュ６２と、メモリ・インタフ
ェース／リフレッシュ６４と、ビデオ制御装置６６と、
割込み制御装置６８と、ビデオ・ブリッタ７０と、任意
選択のＣＤブロック・デコーダと、ディジタル信号プロ
セッサ（ＤＳＰ）７４と、ＤＳＰメモリ７６とを含む。
プロセッサ・インタフェース６０と、メモリ・インタフ
ェース／リフレッシュ６４と、ビデオ制御装置６６は、
まとめてビデオ／メモリ制御装置６７と呼ぶ。システム
・メモリ３３と、中央演算処理装置３０と、その他の装
置は、Ａ／Ｖ制御装置／補助プロセッサ３２の外部に存
在する。

【００４５】Ａ／Ｖ制御装置／補助プロセッサ３２は、
ＳＹＳＴＥＭバス３１からＳＹＳＴＥＭバス３４を生成
し、それにより、システム・メモリ３３からＣＰＵ３０
を分離する。したがって、ＳＹＳＴＥＭバス３４は、様
々な装置をシステム・メモリ３３に電気接続している。
メモリ・リフレッシュ６４、ビデオ制御装置６６、任意
選択のＣＤブロック・デコーダ（図示せず）、ＤＳＰ７
４、ブリッタ７０、ＣＰＵ３０（プロセッサ・インタフ
ェース６０による）という６つの可能なバス・マスタ
（優先順位が最高のものから最低のものへの順）がＳＹ
ＳＴＥＭバス３４を共用している。ＳＹＳＴＥＭバス３
４を制御できるバス・マスタは一度に１つに限られる。
ビデオ／メモリ制御装置６７内のアービトレータは、本
明細書に記載するように、各種装置の優先順位の変化を
制御し、Ａ／Ｖ制御装置／補助プロセッサ３２内のすべ
ての装置と電気回路連絡している。たとえば、ＣＰＵ３
０は、割込みが発生するまですべてのバス・マスタのう
ちで優先順位が最も低くなる。したがって、アービトレ
ータは、ＣＰＵインタフェース６０と割込み制御装置６
８の両方に対して回路連絡している。

【００４６】キャッシュ６２は、ＣＰＵ３０用の命令を
事前取出しするという意味ではキャッシュではない。む
しろ、キャッシュ６２は、プログラム実行を高速化する
ためにＣＰＵ３０が変数、スタック、またはプログラム
・コード用として使用することができる、Ｆ１４０００
Ｈ〜Ｆ１４３ＦＦＨに位置する５１２×１６ビットのス
タティックＲＡＭである。

【００４７】ビデオ／メモリ制御装置６７（プロセッサ
・インタフェース６０、メモリ・インタフェース／リフ
レッシュ６４、ビデオ制御装置６６）はＳＹＳＴＥＭバ
ス３４を制御し、当技術分野で周知のように、ＳＹＳＴ
ＥＭバス３４に接続されたメモリ装置にメモリ・タイミ
ング信号（たとえば、ＣＡＳ、ＲＡＳ、書込み可能な
ど）を提供する。これは、ビデオ表示データを取り出し
て、ダイナミックＲＡＭ（ＤＲＡＭ）をリフレッシュす
るために、ビデオ線中のバス・マスタの動作を短期間の
間、中断する。また、ＣＰＵ３０とのインタフェースも
制御する。

【００４８】ビデオ制御装置６６は、各種のＴＶ規格に
適合するようにプログラミング可能なフレキシブル・ビ
デオ・タイミング生成器を有し、最高６４０×４８０Ｖ
ＧＡ規格まで監視する。正確なビデオ・フォーマット
は、Ａ／Ｖ制御装置／補助プロセッサ内の水平周期、水
平同期、水平帰線消去終了、水平帰線消去開始、水平表
示開始、水平表示終了、水平取出し開始、水平取出し終
了、水平垂直同期、垂直周期、垂直同期、垂直帰線消去
終了、垂直帰線消去開始、垂直表示開始、垂直表示終
了、ビデオ割込み、ライト・ペン・レジスタという様々
なレジスタを設定することによって制御される。ビデオ
制御装置６６には、ピクセル当たり４ビット、ピクセル
当たり８ビット、ピクセル当たり１６ビットという３通
りのカラー解像度が用意されている。画面のメモリ・マ
ップは、ビデオ表示幅に拘束されないが、独立して定義
される。

【００４９】ビデオ／メモリ制御装置６７は、８０３７
６ＣＰＵ３０の１６メガバイトのアドレス範囲を次の
ようなメモリ・マップに復号する。すなわち、１ＭＢの
システムＲＡＭ（００００００Ｈ〜０ＦＦＦＦＦＨ）、
第１のカートリッジＲＯＭ用の４ＭＢ（４０００００Ｈ
〜７ＦＦＦＦＦＨ）、第２のカートリッジＲＯＭ用の４
ＭＢ（８０００００Ｈ〜ＢＦＦＦＦＦＨ）、オーディオ
／ビデオ制御装置／補助プロセッサ用の６４ＫＢの内部
メモリ（Ｆ１００００Ｈ〜Ｆ１ＦＦＦＦＨ）、１２８Ｋ
ＢブロックのシステムＲＯＭ（ＦＥ００００Ｈ〜ＦＦＦ
ＦＦＦＨ）である。６４キロバイトの内部メモリは、パ
レットＲＡＭと、ブリッタ・レジスタと、ＤＳＰレジス
タおよびメモリとを含む。パレット・アドレス範囲は上
記の通りである。ブリッタ・レジスタはＦ１０４００Ｈ
〜Ｆ１０７ＦＦＨの範囲に及ぶ。ＤＳＰメモリはＦ１０
８００Ｈ〜Ｆ１８０００Ｈの範囲に及ぶ。

【００５０】任意選択のＣＤドライブをシステムに追加
する場合、別の１ＭＢのシステムＲＡＭ（１０００００
Ｈ〜１ＦＦＦＦＦＨ）と、ＣＤドライブ用の１２８ＫＢ
（ＦＣ００００Ｈ〜ＦＤＦＦＦＦＨ）という領域がメモ
リ・マップに追加される。

【００５１】割込み制御装置６８は、ビデオ割込み（優
先順位最高）、アナログ割込み０（ＡＩ０）、アナログ
割込み１（ＡＩ１）、アナログ割込み２（ＡＩ２）、Ｃ
Ｄブロック・デコーダ割込み、ＤＳＰ割込み（優先順位
最低）というＣＰＵ３０への６通りの内部割込みのイン
タフェースを取る。割込み制御装置は、ＣＰＵ３０が割
込み肯定応答サイクルを実行すると、自動的に割込みを
クリアする。それぞれの割込みごとにマスク・ビットが
１つずつ用意されている。

【００５２】ブリッタ７０は、高速画面更新およびアニ
メーション用の図形プロセッサであり、ＣＰＵ３０また
はＤＳＰ７４用のハードウェア図形サブルーチンとして
動作する。これは、ＣＰＵ３０およびＤＳＰ７４によっ
てメモリに書き込まれたコマンドを実行する。また、シ
ステム・メモリ３３から新しいコマンド・セットを読み
取ることにより、任意で長いシーケンスの図形操作を実
行することができる。ブリッタ７０は、ブリッタ・プロ
グラムの動作によりバス・マスタになり、したがって、
相当な期間の間、ＳＹＳＴＥＭバス３４の排他制御を有
することができる。しかし、ＣＰＵ３０に対するその優
先順位は絶対的なものではなく、割込みが発生すると、
ＳＹＳＴＥＭバス３４をＣＰＵ３０に譲るよう要求され
る場合もある。ＣＰＵ３０はシステム・レベルでは優先
順位が最低のバス・マスタであるが、他のハードウェア
を完全に制御することができ、したがって、ＳＹＳＴＥ
Ｍバス３４の使用は完全にＣＰＵ３０のプログラムの制
御下に置かれる。

【００５３】ブリッタ７０は、高機能ブリット操作を可
能にするための多用途比較器と、出力データを生成する
ための論理機能ユニット（ＬＦＵ）とを備えている。論
理機能ユニットは、データ・レジスタの内容をいくつか
の有用な方法で結合して、出力データを生成することが
でき、比較器は、データに関する所与の比較を行って、
書込み操作を禁止し、任意でブリッタ操作を停止するこ
とができる。

【００５４】論理機能ユニットは出力データを生成し、
このデータはシステム・メモリ３３内の宛先に書き込ま
れる。このユニットは、ソースと宛先のレジスタ・ピク
セルの論理結合を実行することができる。「ソース・デ
ータ・ピクセル」はソース・データ・レジスタまたはデ
ータ・パターン・データ・レジスタのいずれかから選択
することができる。ＬＦＵは、データ・レジスタからの
２組の入力データの４通りのブール最小項（Ａ＆Ｂ、

【数１】は以降Ａバーと記載する。＆Ｂ、Ａ＆

【数２】は以降Ｂバーと記載する。、Ａバー＆Ｂバー）のいずれ
かを選択し、選択した２つの最小項の論理ＯＲを生成す
る。これにより、入力データの任意の論理結合が可能に
なり、その結果、１６通りの機能の可能性が存在するこ
とになる。

【００５５】比較器は、ソース、宛先、およびパターン
・データの各レジスタ内のデータについて様々な比較を
実行することができる。その比較条件を満たす場合、比
較器は禁止信号を生成する。この禁止信号は、書込み操
作を禁止するため、ならびに任意でブリット操作を停止
するために使用する。また、比較器は、衝突検出および
システム・メモリ３３の探索操作のため、ならびに文字
ペイントの補助機能として、透過カラーを供給するため
にピクセル平面効果をもたらすために使用することもで
きる。

【００５６】ＤＳＰ７４は、音声合成用の単純で非常に
高速のプロセッサであり、最高３３００万命令／秒（Ｍ
ＩＰＳ）で動作する。これは、ＤＳＰＤＭＡ制御装置
（図示せず）を介してＳＹＳＴＥＭバス３４にアクセス
することができ、この制御装置によってシステム・メモ
リ３３に対してバイトまたはワードを読み書きできるよ
うになる。このような転送は短バーストで行われ、ＤＳ
Ｐプログラムの制御下に置かれる。ＤＳＰ７４は、実際
にプログラムを実行し、それ自体の私用高速メモリ７６
にデータを格納する。

【００５７】ＤＳＰ７４オーディオ補助プロセッサは、
高性能音楽合成器を実現するのに十分な能力を備えた汎
用算術補助プロセッサである。１６ビット精度でステレ
オ・オーディオ信号を生成するために同期シリアル出力
が提供され、通常はコンパクト・ディスク技術に関連す
る音声品質を提供する。ＤＳＰ７４はホストのＣＰＵ３
０からマイクロプログラム可能であり、その命令セット
は、「音楽合成器」の機能とはまったく異なる多種多様
な機能を実現するためにユーザが装置をプログラミング
できるように十分フレキシブルなものである。このよう
な応用分野としては、アルゴリズム音声生成、高速フー
リエ変換技法によるオーディオ分析、３次元図形回転な
どが考えられる。ＤＳＰ７４は、最大のデータ・スルー
プットを得るためにハーバード・アーキテクチャ（プロ
グラム・バスとデータ・バスが別々になっている）を使
用している。また、ＤＳＰ７４は演算論理ユニット（Ａ
ＬＵ）を備え、このＡＬＵは、ハードウェア１６ビット
×１６ビット・ハードウェアの乗算／累算ならびに加
算、減算、論理関数を特徴とする。また、瞬間当たり１
つの商ビットを生成する個別のシリアル除算ユニットも
存在する。

【００５８】ＤＳＰ７４内のＡＬＵは、当技術分野では
周知のテキサス・インスツルメンツの７４１８１と同じ
機能を備えた１６ビットの演算論理ユニットである。一
般的な算術演算は命令として符号化されているが、一般
的ではない命令は、汎用演算命令（ＧＡＩ）によってＡ
ＬＵモード・ビットを直接セットアップすることによっ
て実行することができる。

【００５９】ＤＳＰ７４は、それに関連するＤＳＰメモ
リ７６を備えている。ＤＳＰメモリ７６は、プログラム
ＲＡＭと、データＲＡＭと、レジスタ／定数テーブル
と、正弦ＲＯＭとを含む（すべて図示せず）。一般に、
ＤＳＰメモリ７６は、ＤＳＰの内部アドレス空間ならび
にシステム・メモリ３３のアドレス空間の両方でアクセ
ス可能である。ＤＳＰのプログラムＲＡＭは５１２個の
１８ビット・ワードである。これらの位置はＣＰＵ３０
によってのみ書き込むことができ、ＤＳＰ７４に関する
限り、プログラム読取り専用である。プログラムＲＡＭ
は、ＤＳＰ内部アドレス空間には現れない。プログラム
ＲＡＭは、ＤＳＰ７４が実行しているときはホストから
アクセスできないが、ＤＳＰがアイドル状態のときはア
クセス可能である。

【００６０】ＤＳＰ７４は、シリアル・オーディオ・デ
ィジタル・アナログ変換器（ＤＡＣ）インタフェースも
備えている。シリアルＤＡＣインタフェースにより、Ｄ
ＳＰ７４は、同期シリアル（Ｉ²Ｓまたは同様のもの）
ＤＡＣの駆動と、ＣＤドライブなどの同期シリアル・デ
ータ源からのデータ入力の両方が可能になる。

【００６１】Ａ／Ｖ制御装置／補助プロセッサ３２のビ
デオ制御装置６６は外部ビデオＤＡＣ５０に接続し、こ
れは当技術分野で周知のように、ビデオ制御装置６６か
らの１８ビットのピクセル情報７８（赤、緑、青のそれ
ぞれ６ビットずつ）をＲＧＢ信号８０に変換するもので
ある。ビデオＤＡＣ５０の各カラー・チャネル（Ｒ８０
ａ、Ｇ８０ｂ、Ｂ８０ｃ）は、図３に示すように、Ｒ２
Ｒ抵抗器ツリーと２Ｎ２２２２トランジスタとによって
実現される。図３の各種装置は、図示の通り、回路連絡
している。また、図３の抵抗器８６ａ〜８６ｊはいずれ
も、５％の許容範囲内で図示の値を持つ０．２５ワット
の抵抗器である。トランジスタ８８は２Ｎ２２２２であ
る。

【００６２】もう一度図２を参照すると、ＲＧＢ信号８
０はＮＴＳＣ／ＰＡＬエンコーダ５２によってＮＴＳＣ
複合ビデオ信号９０に変換される。ＮＴＳＣ／ＰＡＬエ
ンコーダ５２は、Ａ／Ｖ制御装置／補助プロセッサ３２
のビデオ制御装置６６によって生成されるクロマ・クロ
ック９２、ＨＳＹＮＣ、ＶＳＹＮＣの各信号９４と、ビ
デオＤＡＣ５０によって生成される赤８０ａ、緑８０
ｂ、青８０ｃの各ビデオ出力とを受け入れ、周知のＮＴ
ＳＣまたはベースバンド・ビデオ・フォーマットの複合
ビデオ信号９０を生成する。代替実施例では、周知のＰ
ＡＬ（欧州テレビ信号規格）フォーマットを生成するこ
とができる。複合ビデオ信号９０は、当技術分野で周知
のように、単一の雌型ＲＣＡタイプのフォン・ジャック
（図示せず）を備えた外部装置に接続される。好ましい
実施例では、ＮＴＳＣ／ＰＡＬエンコーダ５２はソニー
製のＣＸＡ１１４５である。代替実施例では、モトロー
ラ社製のＭＣ１３７７を使用することもできる。

【００６３】オーディオＡＤＣ／ＤＡＣ／ＣＯＤＥＣ５
４は、周知のフィリップスＩ²Ｓプロトコルに適合する
シリアル・リンク９６によってＤＳＰ７４にリンクされ
る。ＡＤＣ／ＤＡＣ／ＣＯＤＥＣ５４は、アナログ・デ
ータからディジタル・データへの変換と、その逆の変換
とを行い、ディジタル・データの圧縮と圧縮解除とを行
う。ＡＤＣ／ＤＡＣ／ＣＯＤＥＣ５４は、任意のマイク
ロフォンからＡ／Ｖ制御装置／補助プロセッサ３２への
外部ステレオ・アナログ・データ９７ａ〜９７ｂのイン
タフェースを取る。オーディオ入力９７ａ〜９７ｂは、
標準のステレオ１／４"コネクタを備えた外部装置に接
続される。また、オーディオＡＤＣ／ＤＡＣ／ＣＯＤＥ
Ｃ５４は、左右のオーディオ線出力信号９８ａ〜９８ｂ
を生成することにより、Ａ／Ｖ制御装置／補助プロセッ
サから外部装置へのディジタル・データのインタフェー
スも取る。これらの信号９８ａ〜９８ｂは、当技術分野
で周知のように、２つの雌型ＲＣＡフォン・ジャックを
備えた任意のスピーカ（図示せず）などの外部装置に接
続される。前述のように、オーディオ線信号９８ａ〜９
８ｂもＲＦビデオ信号２２に追加される。

【００６４】好ましい実施例では、ＡＤＣ／ＤＡＣ／Ｃ
ＯＤＥＣ５４はCrystal Semiconductor社製のＣＳ４２
１６である。この部分は、プログラム可能な利得を備え
たマイクロフォン入力ならびにプログラム可能減衰器に
よる出力を含んでいる。利得と減衰はともに、ＤＳＰ７
４によってプログラム式制御される。

【００６５】代替実施例では、ＡＤＣ／ＤＡＣ／ＣＯＤ
ＥＣ５４の代わりにフィリップス社製のＴＤＡ１３１１
ＤＡＣを使用することができる。このチップを使用す
る場合は、ＡＤＣ機能とＣＯＤＥＣ機能が使用できなく
なる。

【００６６】ＲＦ変調装置５６は、ＮＴＳＣ／ＰＡＬエ
ンコーダ５２からの複合ビデオ信号９０とオーディオＡ
ＤＣ／ＤＡＣ／ＣＯＤＥＣ５４からの左右のオーディオ
線出力信号９８ａおよび９８ｂとを搬送周波数上に統合
し、ＴＶ１６に直接入力するのに適したＲＦビデオ信号
２２を生成する。異なるＰＡＬ（欧州テレビ信号規格）
フォーマットとＮＴＳＣフォーマットを生成するために
は、異なるＲＦ変調装置と水晶を使用しなければならな
い。ＲＦビデオ信号２２は、当技術分野で周知のよう
に、単一の雌型タイプＦの同軸コネクタを備えた外部装
置に接続される。

【００６７】次に図４〜図１７を参照すると、これらの
図には本発明の入力装置１８の実施例が示されている。
同図に示すように、入力装置１８は、単一エンクロージ
ャ１００内に囲まれたタッチパッド１９と２つのジョイ
スティック２０ａ、２０ｂとを含んでいる。エンクロー
ジャ１００は、ＡＢＳ−Ｔ（ＡＢＳ材のグレードＴとし
てWong's Electronics Co. LTD.（Wongs Industrial Ce
ntre, 180 Wai Yip Street, Kwun Tong, Kowloon, Hong
Kong）より販売されているアクリロニトリル・ブタジ
エン・スチレン）からできている。入力装置１８はテン
プレート・オーバーレイ１０２を受け入れるが、そのそ
れぞれは、本体１０４と、タブ１０６と、最下部の１つ
のエッジにある識別パターン１０８とを含む。テンプレ
ート・オーバーレイ１０２は、塗工紙、被覆ボール紙、
ポリエステル・フィルムなどの薄い材料からできてい
る。適当なポリエステル・フィルムの１つは、デュポン
社が製造し、デュポンの「Mylar」という商標の下で広
く販売されている。本体１０４は、その内部または上に
設定されたグラフィック・イメージを有する。すなわ
ち、オーバーレイ本体１０４の上または内部に書込み、
印刷、ペイント、彫刻、彫版、シルクスクリーンなどの
方法でグラフィック・デザインが永続的に施されてい
る。タブ１０６は、本体１０４から伸びており、テンプ
レート・オーバーレイ１０２をつかむために使用する。
識別パターン１０８については、図１０〜図１４に付随
する本文に記載する。

【００６８】タッチパッド１９はパッド表面１１０を有
し、その表面は、指、スタイラス２１などによって接触
できるように露出されている。パッド表面は、パッド表
面１１０内に設定されたデフォルト・テンプレート・グ
ラフィック・デザインを備えている。すなわち、パッド
表面１１０の上または内部に永続的な書込み、印刷、ペ
イント、彫刻、彫版、シルクスクリーンなどの方法でデ
フォルト・テンプレート・グラフィック・イメージが施
されている。

【００６９】図４に示すように、パッド表面１１０の内
部または上に設定されたデフォルト・テンプレート・グ
ラフィック・デザインによって、「入力」、「終了」、
「休止」、「前」、「次」、矢印キー（上、下、左、
右）という各種機能をサポートすることができる。代替
実施例では、「入力」の代わりに「選択」を使用するこ
とができ、「終了」の代わりに「取消し」を使用するこ
とができる。さらに代替実施例では、各アラビア数字に
１つずつ、１０個の矩形領域をマッピングすることもで
きる。さらに代替実施例では、タッチパッドの１つの領
域に英字をそれぞれマッピングすることもできる。さら
に代替実施例では、パッド表面１１０上にＱＷＥＲＴＹ
キーボードをマッピングすることも可能である。実質的
には、どのようなパターンまたはパターンと記号の組合
せでも選択することができる。ただし、デフォルト・テ
ンプレート・グラフィック・イメージは、システム１０
向けの多数のアプリケーションにとって有用になるよう
に選択する必要がある。

【００７０】入力装置１８は、パッド表面１１０に近接
してテンプレート・オーバーレイ１０２を固定するため
に２通りの形態のリテーナを含んでいる。すなわち、
（１）ほぼＵ字形のスロット１１４を規定し、テンプレ
ート・オーバーレイ１０２を３つの辺で保持する３つの
まっすぐなリップ部１１２ａ〜ｃを含む、張出しリップ
１１２と、（２）第４の辺でテンプレート・オーバーレ
イ１０２を保持する１対のリッジ１１６ａ、１１６ｂで
ある。リップ１１２と、スロット１１４と、リッジ１１
６ａ、１１６ｂについては、図６、図７、図８とそれら
の図に付随する本文でより詳しく示し、説明する。

【００７１】また、図４には、入力装置１８を運ぶため
のハンドル１１８と、スタイラス２１を格納するための
管状アパーチャ１２０も示されている。

【００７２】次に図５を参照すると、同図には、パッド
表面１１０に近接する位置にテンプレート・オーバーレ
イ１０２が取り付けられた入力装置１８の平面図が示さ
れている。同図に示す通り、オーバーレイ１０２の本体
１０４の３つの辺は、３つのリップ部１１２ａ〜１１２
ｃの下に滑り込んでいる。また、同図には、オーバーレ
イ１０２の本体１０４の第４の辺を保持するリッジ１１
６ａ、１１６ｂも示されているが、このリッジはオーバ
ーレイ１０４のタブ１０６の両側に１つずつ位置決めさ
れている。オーバーレイ１０２は、オーバーレイ１０２
の本体１０４の左側と右側の辺をリップ部１１２ａと１
１２ｃの下に滑り込ませ、オーバーレイ１０２の本体１
０４の最下部のエッジがもう１つのリップ部１１２ｂの
下になるまでオーバーレイ１０２を下にスライドさせる
ことにより、挿入されている。最後に、オーバーレイ１
０２は解除され、タブ１０６はリッジ１１６ａと１１６
ｂの間に入れ子状に収容され、このリッジがオーバーレ
イ１０２を上面に保持する。

【００７３】図６、図７、図８は、リッジ１１６ａ、１
１６ｂとオーバーレイ１０２の細部を示している。図７
は、リッジ１１６ｂの上に伸びているタブ１０６を示し
ている。図８は、リッジ１１６ｂに隣接しているオーバ
ーレイ１０２の本体１０４を示している。

【００７４】オーバーレイ１０２は、親指と人差し指で
タブ１０６をつかみ、オーバーレイ１０２の本体１０４
をリッジ１１６ａ、１１６ｂの上に持ち上げ、それによ
り、オーバーレイ１０２がＵ字形リップ１１２の下から
リッジ１１６ａ、１１６ｂの上に滑り出るようにするこ
とにより、取り外される。

【００７５】図９は、３つの辺でオーバーレイ１０２を
保持するスロット１１４を示している。また、同図に
は、タッチパッド・センサ１２２と、オーバーレイ・セ
ンサ１２４と、複数のテンプレート・オーバーレイ１０
２を格納するためのキャビティ１２６と、センサ１２２
の接触を検出できるようにするのに十分な抵抗力を提供
する、エンクロージャ１００と同じ材料でできたほぼ剛
性のベース１２７も示されている。

【００７６】タッチパッド・センサ１２２は、前記パッ
ド表面１１０に近接して位置し、指、スタイラス２１な
どによるパッド表面１１０上またはその付近の圧力によ
り、センサ１２２が接触位置を検出できるように構成さ
れている。

【００７７】タッチパッド・センサ１２２は、インピー
ダンスベースのセンサ、音響センサ、スイッチ閉鎖タイ
プのセンサなど、多くのタイプのいずれでもよい。例と
しては、たとえば、Florellaに付与された米国特許第４
７３６１９０号に開示されている装置などの薄膜スイッ
チ・マトリックスや、Ito他に付与された米国特許第４
５２９９５９号に開示されている装置などの高解像度ス
イッチ閉鎖タイプ・センサなどがある。適当なセンサ１
０２の１つは、部品番号ＰＲ３９９８３としてWong's E
lectronics Co. LTD.（Wongs Industrial Centre, 180
Wai Yip Street, Kwun Tong, Kowloon, Hong Kong）か
ら購入することができる。

【００７８】センサ１２２は、パッド表面１１０に接触
するか、またはパッド表面１１０に近接するテンプレー
ト・オーバーレイ１０２に接触するスタイラス２１、指
などに応答して少なくとも１つの電気信号を生成する。
たとえば、一般にスイッチ閉鎖タイプ・センサでは、複
数のドライバにより一方の軸上の多くの線を連続して駆
動し、複数のレシーバによりもう一方の軸上の線のうち
のどの線がドライバによって駆動された信号を伝導して
いるかを検出する必要がある。どのドライバによって信
号が生成され、どのレシーバによって検出されるかを把
握することにより、スイッチ閉鎖の原因となる接触の位
置を決定することができる。

【００７９】オーバーレイ・センサ１２４は、オーバー
レイ１０２上の識別パターン１０８に対応する電気信号
を生成するセンサである。したがって、タッチパッド１
９のオーバーレイ・センサ１２４と、テンプレート・オ
ーバーレイ１０２の識別パターン１０８とは、位置と装
置技術の両面で対応していなければならない。適当なオ
ーバーレイ・センサ１２４は、それぞれが角度付きトラ
ンスミッタと角度付きレシーバを１つずつ有する６つの
光電トランスミッタ／レシーバからなるバンクであり、
これは当技術分野では周知のものであり、部品番号ＰＲ
３９９９０としてWong's Electronics Co. LTDから販売
されている。

【００８０】図１０に示すように、オーバーレイ・セン
サ１２４は、エンクロージャ１００に設けた６つの穴１
２８ａ〜１２８ｆにより識別パターン１０８に光学的に
結合されている。それぞれの穴１２８の下には、単一の
光電トランスミッタ／レシーバ対（図示せず）が存在す
る。他の実施例（図示せず）では、オーバーレイ・セン
サ１２４の６つのレシーバ／トランスミッタ対と、６つ
の穴１２８ａ〜１２８ｆは、３つずつ２つのグループに
分割し、タッチパッド・センサ１２２の両側に１つずつ
位置決めすることができる。すなわち、３つの穴１２８
ａ〜１２８ｃ（およびそれに関連するレシーバ／トラン
スミッタ対）を１つのリップ部１１２ａの下に位置決め
し、残りの３つの穴１２８ｄ〜１２８ｆ（およびそれに
関連するレシーバ／トランスミッタ対）をもう１つのリ
ップ部１１２ｃの下に位置決めすることができる。

【００８１】図１１〜図１４は、識別パターン１０８の
例を示している。識別パターン１０８は、テンプレート
・オーバーレイ１０２の１つのエッジ上に位置してい
る。オーバーレイ・センサ１２４の各個別トランスミッ
タ／レシーバ対ごとに１つずつ、６個の個別マークが付
いている。オーバーレイ１０２が所定の位置にある場
合、識別パターン１０８はセンサ１２４と位置が合って
いる。３つずつ２つのグループの穴をセンサ用に使用す
る前述の代替実施例では、識別パターン１０８も同様に
３つずつ２つのグループに分割し、タッチパッド・セン
サ１２２の両側に１つずつ位置決めしなければならな
い。

【００８２】センサ１２４として光電トランスミッタ／
レシーバ対を使用すると、非常に単純な識別パターン１
０８をテンプレート・オーバーレイ１０２に組み込んで
設計することができる。オーバーレイを作成する材料が
白である場合、識別パターンの一方の形態として、オー
バーレイの裏面に黒いインクまたはペイントを塗布した
領域を使用し、もう一方の形態として黒いインクを使用
しない白い領域を使用することができる。

【００８３】識別パターンの可能な数通りの組合せの例
を図１１〜図１４に示す。図１１〜図１４は、０１００
０１₂、０１１１１０₂、００００００₂、１１１１１１₂
の２進パターンにそれぞれ対応する識別パターン１０８
を示している。したがって、識別パターンは、テンプレ
ート・オーバーレイ１０２のエッジに沿って一定間隔で
配置された明るい領域と暗い領域からなるグループのよ
うに見える。００００００₂のパターンは例示のみを目
的として示すものである。実際の使用では、すべて白の
００００００₂というパターンはおそらく使用されな
い。というのは、そのパターンはテンプレート・オーバ
ーレイ１０２がない場合に相当し、その場合、デフォル
ト・テンプレート・グラフィック・イメージが使用され
るからである。

【００８４】図１５は、本発明の入力装置１８の正面図
であり、タッチパッド１９の両側に１つずつというジョ
イスティック２０ａ、２０ｂの位置決めを示している。
同図に示す通り、それぞれのジョイスティック２０ａ、
２０ｂはそれぞれの端部に取り付けられた瞬間プッシュ
ボタン・スイッチ１３０ａ、１３０ｂを備えている。ま
た、図１５は、キャビティ１２６に向かって開口し、複
数のテンプレート・オーバーレイを格納するために使用
する、矩形アパーチャ１３２も示している。

【００８５】図１６は、図４の線２Ｍ−２Ｍが示す平面
にほぼ沿って取り出した部分断面図であり、本発明の入
力装置で使用するジョイスティックの細部を示してい
る。図１６の細部は、ジョイスティック２０ａと２０ｂ
の両方に再現される。さらに、図１６の細部は９０度の
回転対称である。したがって、同図には多くの構造が２
つずつ示されているが、この特定の実施例では実際には
同じ構造を４つ使用する。ジョイスティック２０ａはロ
ッド１３４に取り付けられ、そのロッドはアパーチャ１
３６を通ってエンクロージャ１００によって規定される
容積内に伸びている。ロッド１３４は旋回点１３８で終
端し、その旋回点はスイッチ・ベース１４０上で旋回す
る。スイッチ・ベース１４０は、いくつかのスタンドオ
フ１４４ａ〜１４４ｂへの４本のねじ１４２ａ〜１４２
ｄによってエンクロージャ１００に固定され、そのスタ
ンドオフはエンクロージャ１００に物理的に付属してい
る。アパーチャ１３６は環状シール１４６によってシー
ルされ、その環はロッド１３４の周りにぴったりおさま
り、その外部エッジは一般的な方法によりアパーチャの
位置でエンクロージャ１００に物理的に付属している。

【００８６】ジョイスティック２０ａは、旋回点の周囲
で１４度の動作の自由を有している。すなわち、ロッド
１３４は、スイッチ・ベース１４０によって規定される
平面に対して完全に垂直の位置からほぼすべての方向に
７度動くことができる。ロッド１３４は、それに物理的
に付属している４つのスイッチ・アクチュエータ・アー
ム１４８ａ〜１４８ｄを備えている。アクチュエータ・
アーム１４８は、４つのゴム・ドーム瞬間プッシュボタ
ン・スイッチ１５０ａ〜１５０ｄに近接して位置し、そ
のスイッチはスイッチ・ベース１４０に物理的に付属し
ている。アーム１４８とスイッチ１５０は、ジョイステ
ィック２０ａが垂直位置から変位したときに、１つまた
は複数のアーム１４８によってそれに関連するスイッチ
１５０の閉鎖事象が起こるように構成されている。した
がって、ジョイスティック２０ａの動作は、スイッチ１
５０の閉鎖事象によって検出される。代替実施例では、
当技術分野で周知のポテンショメータベースのシステム
などの他の構造によって、ジョイスティック２０ａ、２
０ｂを実現することができる。

【００８７】次に図１７を参照すると、同図には、入力
装置１８内の回路のブロック図が示されている。入力装
置１８は、タッチパッド・センサ１２２と、オーバーレ
イ・センサ１２４と、ジョイスティック・センサ２００
ａ、２００ｂと、座標決定回路２０２と、オーバーレイ
検出回路２０４と、１００ミリ秒タイマ２０８と、イン
タフェース回路２１０とを含み、図１７に示すようにす
べて電気回路連絡して接続されている。

【００８８】タッチパッド・センサ１２２とオーバーレ
イ・センサ１２４については、図４に付随する本文で説
明した通りである。座標決定回路２０２は、タッチパッ
ド・センサ１２２、インタフェース回路２１０、１００
ミリ秒タイマ２０８と回路連絡している。また、座標決
定回路２０２は、タッチパッド・センサ１２２から電気
信号２０３を受け入れ、指、スタイラス２１などによる
接触位置に対応するＸ軸値とＹ軸値を決定するように構
成されている。たとえば、タッチパッド・センサ１２２
がスイッチタイプのセンサである場合、座標決定回路２
０２は、当技術分野で周知のようにどのスイッチが閉鎖
されたかを判定するためのドライバおよびレシーバと、
そのスイッチの位置をパッド表面１１０に対して意味の
ある値に変換するための論理回路とを含むことになる。

【００８９】オーバーレイ検出回路２０４は、オーバー
レイ・センサ１２４、インタフェース回路２１０と回路
連絡している。オーバーレイ検出回路２０４は、オーバ
ーレイ・センサ１２４から電気信号２０５を受け入れ、
識別パターン１０８または前述のように００００００₂
として検出されるその欠如に対応するメッセージを生成
する。

【００９０】方向決定回路２０６は、ジョイスティック
・センサ２００ａ、２００ｂ、インタフェース回路２１
０と回路連絡している。ジョイスティック・センサ２０
０ａ、２００ｂは、前述のように、４つのゴム・ドーム
・スイッチ１５０ａ〜１５０ｄと、２つのジョイスティ
ック・スイッチ１３０ａ、１３０ｂとを含む。方向決定
回路は、これらのスイッチの閉鎖事象に基づいてメッセ
ージを生成する。

【００９１】１００ミリ秒タイマ２０８は、座標決定回
路２０２と電気回路連絡している。タイマ２０８は、１
００ミリ秒の期間の時間切れを繰り返し判定し、その期
間の時間切れを示す信号２０９を生成する。座標決定回
路２０２は、この信号２０９を使用して、タイマ１１６
によって検出される１００ミリ秒の期間の時間切れと時
間切れとの間の指、スタイラス２１などの接触位置の変
化を検出する。

【００９２】インタフェース回路２１０は、座標決定回
路２０２、オーバーレイ検出回路２０４、データ処理ユ
ニット１２（シリアル・データ線２２による）ならび
に、他の入力装置がある場合にはその装置とシリアル・
データ線延長部２３により回路連絡している。インタフ
ェース回路２１０は、座標決定回路２０２によって決定
される座標値と、オーバーレイ検出回路２０４によって
生成されるオーバーレイ・メッセージと、方向決定回路
２０６によって生成されるメッセージを受け入れ、この
ような情報をシリアル・データ・リンク２２を介してデ
ータ処理ユニット１２に伝送する。

【００９３】すべての入力装置は、処理ユニット１２に
デイジー・チェーン接続される。したがって、インタフ
ェース回路は、他の入力装置からのパケットをＣＰＵ３
０に渡す必要がある。以下に詳述するように、処理ユニ
ット１２に接続された各入力装置には固有の装置番号が
付いている。処理ユニット１２に最も近い装置には装置
番号０が付き、装置が処理ユニット１２から離れれば離
れるほど、その装置番号が大きくなる。しかし、入力装
置は、それ自体または他の装置の装置番号を認識してい
るわけではない。したがって、それぞれの装置は、同じ
タイプの他の入力装置から渡されたデータ・パケットの
装置番号に１を加える必要がある。チェーン内の入力装
置であって、装置番号が１５を超えるものは無視され
る。

【００９４】たとえば、同じタイプの３つの入力装置
α、β、γが次のように処理ユニット１２に接続されて
いると想定する。すなわち、αが処理ユニット１２に接
続され、βがαに接続され、γがβに接続されていると
する。したがって、αには装置番号０が付き、βには装
置番号１が付き、γには装置番号２が付いている。それ
以外の装置は、それ自体またはその他の装置番号を認識
していない。それぞれの装置は、装置番号０を付けて専
用のデータ・パケットを送信する。

【００９５】αが処理ユニット１２にデータ・パケット
を渡すと、αは処理ユニット１２に最も近いので、デフ
ォルトの装置番号０は正しいものになる。しかし、βと
γも装置番号０を付けてデータ・パケットを送信する。
このような状況を救済するため、それぞれの装置は、渡
されたパケットの装置番号に１を加える。したがって、
βがγからのデータ・パケットをαに渡す場合、βは装
置番号に１を加え、それにより、γからのパケットに装
置番号１を付けることになる。同様に、αがγのデータ
・パケットを処理ユニット１２に渡す場合、αは装置番
号に１を加え、それにより、γからのパケットに正しい
装置番号２を付けることになる。したがって、チェーン
内のそれぞれの装置は、同じタイプの装置から次の装置
に渡される各データ・パケットの装置番号に１を加える
ことになる。

【００９６】したがって、他の入力装置（ある場合）か
ら受け取ったデータ・パケットを渡すことに加え、イン
タフェース回路２１０は、シリアル・データ線延長部２
３を介して受け取った同じタイプの装置からのデータ・
パケットの装置番号に１を加える。インタフェース回路
２１０は、修正後および修正前の装置番号を付けたデー
タ・パケットをデータ処理ユニット１２に渡す。

【００９７】本発明の入力装置１８とともにシステム１
０を使用することは非常に簡単である。入力装置は、シ
リアル・リンク２２を介してデータ処理ユニット１２に
データ・パケットを送る。前述のように、入力装置は入
出力補助プロセッサ３６を介してＣＰＵ３０へのインタ
フェースを取る。それぞれの入力装置は次の入力装置に
デイジー・チェーン接続される。入出力補助プロセッサ
３６は、データ・パケットを受け取り、それを再入れ先
出し法（ＦＩＦＯ）で格納する。

【００９８】５０ｍｓｅｃの「瞬間」ごとに、入出力補
助プロセッサ３６はＣＰＵ３０に対して割込みを行う。
それに応答して、ＣＰＵは、補助プロセッサ３６の入出
力ポートＡＳ０にある単一バイトにアクセスし、前述の
ように、ＣＰＵによる最後のアクセス以降の瞬間数と、
転送すべき装置メッセージの数とを判定する。１０種類
のタイプの装置メッセージを以下の表に示す。

【００９９】

【表１】

【０１００】表に示したように、このメッセージ構造
は、様々な長さを持ち、それが対応する入力装置に密接
に関連する構造を備えている。表の装置メッセージは、
入出力補助プロセッサによってＣＰＵに送られるデータ
として個々の入出力装置から入出力補助プロセッサに送
られるデータ用のものと同じである。入出力装置から入
出力補助プロセッサへの各メッセージは、上記の構造に
加え、破壊されていないデータが入力装置１８からプロ
セッサ・ユニット１２に確実に送られるようにするため
のチェックサムを備えている。このチェックサムは、
（合計中の繰上りを無視して）全バイトの合計をゼロに
するのに必要な値がチェックサム値になるような標準の
モジュロ２５６チェックサムである。入出力補助プロセ
ッサは、ＣＰＵにデータを送る前にこのチェックサムを
除去する。したがって、ＣＰＵによって読み取られたバ
イト・ストリームは、入出力補助プロセッサによって受
け取られたバイト・ストリームとほぼ同一になる。ただ
し、例外的に、（１）ＣＰＵによって最初に読み取られ
たバイトは瞬間数と入出力装置メッセージの数とを含む
特殊バイトになり、（２）チェックサムが欠落してい
る。

【０１０１】ＰＳ／２のマウスおよびキーボード装置
は、装置タイプ０としてサポートされている。キーボー
ドはチェーン番号０を備え、マウスはチェーン番号１を
備えている。これらの装置は、シリアル・データ・リン
ク２２を介して既存のＰＳ／２プロトコルを使用して入
出力補助プロセッサによってサポートされる。

【０１０２】この装置タイプ１は、複数ボタンを備えた
装置用のものである。このメッセージ・タイプを使用し
て、最高２５５バイト（１バイト当たり８つのボタン）
または２０４０個のボタンをシステムに入力することが
できる。開ボタンは論理０として送られるのに対し、閉
ボタンは論理１として送られる。これは、可変長メッセ
ージである。

【０１０３】ジョイスティック２０ａ、２０ｂなどのデ
ィジタル・ジョイスティックは、装置タイプ２としてサ
ポートされる。それぞれのタッチパッド１９には、２つ
のジョイスティックが関連付けられている。それぞれの
ジョイスティックには固有のチェーン番号が付いてい
る。それぞれの左のジョイスティックは奇数（１、３、
５、７、９など）であり、それぞれの右のジョイスティ
ックは偶数（０、２、４、６、など）である。それぞれ
のジョイスティックは繰り返し報告される。メッセージ
は、固定長メッセージである。ただし、ディジタル・ジ
ョイスティック・センサが複数のスイッチ１５０ａ〜１
５０ｄを含むことに留意されたい。このメッセージは、
最高８つのスイッチを表す１つのバイトであり、これら
のスイッチは動作センサスイッチ１５０ａ〜１５０ｄ
と、スイッチ１３０ａなどのデータ入力スイッチとを含
む。このタイプ用のメッセージ・バイトの個々のビット
は、上スイッチ（ＭＳＢ）、下スイッチ、左スイッチ、
右スイッチ、スイッチ＃１、スイッチ＃２、スイッチ＃
３、スイッチ＃４（ＬＳＢ）を表している。タッチパッ
ド１９とともに含まれるジョイスティック２０ａ、２０
ｂにはボタン１３０が１つしかなく、このボタンは上記
のスイッチ＃１に対応する。残りの３つのボタンは必ず
ゼロとして報告される。

【０１０４】マウスやトラックボールなどの座標装置
は、装置タイプ３として報告される。ＩＤに続く最初の
バイトは、その装置用のボタン情報を報告するためのも
のである。最高８個のボタンを報告することができる。
次のバイトはデルタＸ値であり、次いでデルタＹ値が続
く。デルタＸとデルタＹの値は、最後に報告された装置
の位置に基づいている。アプリケーション・プログラム
は、必要があれば、この値を絶対座標に変換しなければ
ならない。最大の動きは２５５である。実際の動きが２
５５を超える場合、２つまたはそれ以上のメッセージが
送られる。これは、固定長メッセージである。

【０１０５】タッチパッド１９は装置タイプ４としてサ
ポートされる。この装置タイプの他の装置としては、ア
ナログ・ジョイスティックが含まれる。ＩＤに続く最初
のバイトは、ボタン情報を報告するために使用する。次
のバイトは、絶対Ｘ位置を報告するために使用する。絶
対Ｙ位置はその次に続く。絶対Ｘ値と絶対Ｙ値は、それ
ぞれ１バイトであり、０〜２５５の範囲に制限される。
これは、固定長メッセージである。

【０１０６】タッチパッド・オーバーレイ１０２は、装
置タイプ５として報告される。タッチパッド・オーバー
レイは、タッチパッド内の６ビット・センサ１２４を使
用して感知される。タッチパッドがオーバーレイの変化
を感知すると、メッセージが生成される。すべてのオー
バーレイ・コードはアプリケーション依存であるので、
アプリケーション・プログラムはそれぞれのオーバーレ
イのコードを認識しなければならない。このメッセージ
は、固定長メッセージである。

【０１０７】アクション・メッセージは、複数の装置タ
イプによって様々に生成することができるが、システム
とアプリケーション・プログラムによって同じように使
用され解釈されるような、事前定義済みの装置非依存機
能の共通セットを定義するために使用する。アクション
・メッセージは、可変長メッセージを使用して、装置タ
イプ６として報告される。この特定の実施例では、ＳＴ
ＡＲＴ（活動またはプロセスを開始する）、ＰＡＵＳＥ
（活動またはプロセスを休止する）、ＳＥＬＥＣＴ（複
数の事象またはアクションの１つを選択する）という３
つの装置非依存機能が定義され、このバイトの下位３ビ
ットに関連付けられている。これらの機能を報告するた
めにこれらのビットが設定される。他のすべてのビット
は、今後の使用のために予約され、ＣＰＵには０として
報告される。

【０１０８】システム・パススルー・メッセージ・タイ
プは、事前に定義された装置タイプに適用されない装置
タイプを処理するために使用する。メッセージ・タイプ
１４を使用する。これは、可変長メッセージである。デ
ータの定義は装置依存であり、アプリケーション固有で
ある。それぞれのアプリケーションは、このタイプのメ
ッセージを必要な機能に変換しなければならない。

【０１０９】それぞれの装置からの最初のメッセージは
装置タイプ１５である。これは、ある装置が入力メッセ
ージを送信することをシステムに通知するために使用す
る。このメッセージは、入力を報告するために使用する
今後の装置タイプも定義する。これは、可変長メッセー
ジである。

【０１１０】システム・パワーアップ時および５０ｍｓ
間隔ごとに、入出力補助プロセッサはカートリッジおよ
び拡張センス線を走査し、その構成を判定してシステム
に警告し、構成バイトをＣＰＵに送る。これは、パワー
アップ時にＣＰＵが入出力補助プロセッサから受け取る
最初のバイトである。入出力補助プロセッサは、変更が
感知されるとモジュール構成割込みのみを生成するの
で、カートリッジ状況が変化すると、システム・リセッ
トが行われ、それにより、入出力補助プロセッサは別の
構成バイトをＣＰＵに送ることになる。送られるバイト
に設定された該当ビットは、関連項目の存在を示すため
に設定される。すなわち、ビット０はカートリッジ１に
対応し、ビット１はカートリッジ２に対応し、ビット２
は任意選択のＣＤドライブに対応する。残りのビットは
０に設定される。

【０１１１】さらに、ＣＰＵは、入出力補助プロセッサ
３６に情報を書き込むことにより、シリアル・リンク２
２を介して入出力装置にデータを伝送することができ
る。データ・バイトは、各バイトの前に０３Ｈというバ
イトが付いた状態で入出力ポートＡＳ０に書き込まれ
る。入出力補助プロセッサはこれらのバイトを入出力装
置に書き込む。この機能は、たとえば、プリンタ（図示
せず）などにデータを送信するために使用する。

【０１１２】２つのジョイスティックと設定済みデフォ
ルト・テンプレート・グラフィック・イメージ付きタッ
チパッドとを有する本発明の入力装置へのインタフェー
スの取り方も簡単である。システムＢＩＯＳからＣＰＵ
３０上で実行される割込みハンドラは、入出力補助プロ
セッサ３６を介して入力装置からデータを受け取る。割
込みハンドラは単に、入出力補助プロセッサ３６から伝
送されたものをメモリ３３に入れるだけである。ＣＰＵ
３０上で実行されるアプリケーション・プログラムは、
ソフトウェア割込みにより定期的にオペレーティング・
システムＢＩＯＳをポーリングし、入力が受け取られた
かどうかを判定する。受け取られた場合、その入力は、
ソフトウェア割込みに対する応答としてオペレーティン
グ・システムによってアプリケーション・プログラムに
連絡される。

【０１１３】アプリケーション・プログラムは、現行テ
ンプレートを監視する。デフォルト・テンプレート・グ
ラフィック・イメージが検出された（オーバーレイ・セ
ンサ１２４がすべての伝送タイプ識別パターン１０８、
すなわち、００００００₂を検出する）場合、アプリケ
ーション・プログラムはデフォルト・テンプレートに応
答して動作する。これに対して、テンプレート・オーバ
ーレイ１０２が検出された場合、アプリケーション・プ
ログラムはその特定のテンプレート・オーバーレイ１０
２に応答して動作する。

【０１１４】本発明の実施例の説明によって本発明を例
示し、その実施例についてかなり詳細に説明してきた
が、特許請求の範囲の範囲をこのような詳細説明に制限
または限定するためのものではない。当業者には、それ
以外の利点および変更態様が容易に明らかになるはずで
ある。たとえば、タッチパッド表面１００の内部または
上にＱＷＥＲＴＹまたは他のタイプのキーボードを設定
することもできる。別の例としては、座標決定回路２０
２と、オーバーレイ検出回路２０４と、ジョイスティッ
ク回路２０６と、１００ミリ秒タイマ２０８と、インタ
フェース回路２１０とをすべて単一マイクロコントロー
ラ内に実現することもできる。このため、より広範囲の
態様における本発明は、図示し説明してきた具体的な詳
細説明、典型的な装置および方法、具体例には限定され
ない。したがって、出願人の一般的な発明概念の主旨ま
たは範囲を逸脱せずに、このような詳細説明から離脱す
ることができる。

【０１１５】まとめとして、本発明の構成に関して以下
の事項を開示する。

【０１１６】（１）（ａ）中央演算処理装置（ＣＰＵ）
と、（ｂ）前記ＣＰＵと回路連絡しているメモリ回路
と、（ｃ）前記ＣＰＵおよびメモリと回路連絡してい
る、ビデオ・ディスプレイ装置上に表示される視覚イメ
ージに対応する電気信号を生成するためのビデオ回路
と、（ｄ）前記ＣＰＵと回路連絡している、外部装置か
ら前記ＣＰＵへ信号をインタフェースするための周辺装
置インタフェース回路と、（ｅ）指、スタイラスなどに
よる接触を可能にするために露出されているパッド表面
と、（ｆ）前記パッド表面に近接しているテンプレート
・オーバーレイを取外し式に固定するためのリテーナ
と、（ｇ）前記パッド表面に近接しており、少なくとも
１つの前記電気信号が接触位置の座標に対応するように
構成されている、前記パッド表面に接触するか、または
前記パッド表面に近接しているテンプレート・オーバー
レイに接触するスタイラス、指などに応答して少なくと
も１つの電気信号を生成するための座標センサと、
（ｈ）前記パッド表面に近接している剛性ベースと、
（ｉ）前記座標センサと回路連絡している、前記パッド
表面に接触するか、または前記パッド表面に近接してい
るテンプレート・オーバーレイに接触するスタイラス、
指などの座標を決定するための座標決定回路と、（ｊ）
前記座標決定回路および前記周辺装置インタフェース回
路と回路連絡している、決定された座標をそれに連絡す
るためのインタフェース回路とを含み、前記パッド表面
が、それに関連する設定済みデフォルト・テンプレート
・グラフィック・イメージを有することを特徴とするコ
ンピュータ・システム。（２）前記周辺装置インタフェース回路が、入出力装置
から識別データを受け取るためのデータ・ポートを含む
ことを特徴とする、上記（１）に記載のコンピュータ・
システム。（３）前記周辺装置インタフェース回路が、入出力装置
から許可データを受け取るためのデータ・ポートを含む
ことを特徴とする、上記（１）に記載のコンピュータ・
システム。（４）前記ビデオ回路に接続され、入出力装置許可デー
タを表示するように動作可能なビデオ・ディスプレイ装
置をさらに含むことを特徴とする、上記（３）に記載の
コンピュータ・システム。（５）中央エンクロージャ内に囲まれた中央演算処理装
置（ＣＰＵ）を有するコンピュータ・システムで使用す
るための入力装置であって、関連するジョイスティック
回路を有し、該ジョイスティック回路がジョイスティッ
クの動作に応答してジョイスティック信号を生成するよ
うに構成されている、少なくとも２つのジョイスティッ
クと、パッド表面を有し、前記パッド表面の接触に応答
して接触位置信号を生成するように構成されているタッ
チパッドと、前記ジョイスティック回路および前記タッ
チパッドと回路連絡しており、前記ジョイスティックの
動作に対応するデータ・パケットをＣＰＵに連絡するよ
うに構成され、さらに指、スタイラスなどによる前記パ
ッド表面の接触位置に対応するデータ・パケットをＣＰ
Ｕに連絡するように構成されているインタフェース回路
とを含むことを特徴とする入力装置。（６）前記インタフェース回路が、固有の入出力装置許
可データをＣＰＵに連絡するようにさらに構成されてい
ることを特徴とする、上記（４）に記載の入力装置。

【図面の簡単な説明】

【図１】本発明のシステムの全体的なレイアウトを示す
ブロック図である。

【図２】本発明のシステムの全体的なレイアウトを示す
ブロック図である。

【図３】本発明のシステムで使用するビデオ・ディジタ
ル・アナログ変換器の細部を示す概略図である。

【図４】デフォルト・テンプレート付きタッチパッド
と、２つのジョイスティックと、テンプレート・オーバ
ーレイとを示す、本発明の入力装置の平面図である。

【図５】テンプレート・オーバーレイがテンプレート・
オーバーレイ・リテーナに挿入された本発明の入力装置
の平面図である。

【図６】図５に示す本発明の入力装置の一部を示す拡大
部分平面図である。

【図７】図６の線２Ｄ〜２Ｄが示す平面にほぼ沿って取
り出した断面図である。

【図８】図６の線２Ｅ〜２Ｅが示す平面にほぼ沿って取
り出した断面図である。

【図９】図４の線２Ｆ〜２Ｆが示す平面にほぼ沿って取
り出した断面図である。

【図１０】明確にするため各部を取り外した状態の図４
に示す本発明の入力装置の部分平面図である。

【図１１】識別パターンを示すテンプレート・オーバー
レイのエッジの各種実施例の底面図である。

【図１２】識別パターンを示すテンプレート・オーバー
レイのエッジの各種実施例の底面図である。

【図１３】識別パターンを示すテンプレート・オーバー
レイのエッジの各種実施例の底面図である。

【図１４】識別パターンを示すテンプレート・オーバー
レイのエッジの各種実施例の底面図である。

【図１５】本発明の入力装置の正面図である。

【図１６】本発明の入力装置で使用するジョイスティッ
クの細部を示す、図４の線２Ｍ〜２Ｍが示す平面にほぼ
沿って取り出した部分断面図である。

【図１７】本発明の入力装置の電気回路を示すブロック
図である。

【符号の説明】

１０コンピュータ・システム１２データ処理ユニット１４プログラム・カートリッジ１６標準のテレビ受像機（ＴＶ）１８入力装置１９タッチパッド２０ａジョイスティック２０ｂジョイスティック２１スタイラス２２シリアル・データ・リンク２３シリアル・データ線延長部２４ＲＦビデオ線２６エッジ・カード・コネクタ２８カートリッジ・コネクタ３０中央演算処理装置（ＣＰＵ）３１ＳＹＳＴＥＭバス３２オーディオ／ビデオ（Ａ／Ｖ）制御装置／補助プ
ロセッサ３３システム・メモリ３４ＳＹＳＴＥＭバス３６入出力補助プロセッサ３８ビデオＤＡＣ／ＮＴＳＣエンコーダ／ＲＦ変調装
置／オーディオＤＡＣ３９拡張コネクタ４０ＲＯＭ４２デコーダ４４チップ選択信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者ジェームズ・エー・ストロスマンアメリカ合衆国46208 インディアナ州インディアナポリスノース・ケンウッド・アベニュー 5515

Claims

【特許請求の範囲】

【請求項１】（ａ）中央演算処理装置（ＣＰＵ）と、（ｂ）前記ＣＰＵと回路連絡しているメモリ回路と、（ｃ）前記ＣＰＵおよびメモリと回路連絡している、ビ
デオ・ディスプレイ装置上に表示される視覚イメージに
対応する電気信号を生成するためのビデオ回路と、（ｄ）前記ＣＰＵと回路連絡している、外部装置から前
記ＣＰＵへ信号をインタフェースするための周辺装置イ
ンタフェース回路と、（ｅ）指、スタイラスなどによる接触を可能にするため
に露出されているパッド表面と、（ｆ）前記パッド表面に近接しているテンプレート・オ
ーバーレイを取外し式に固定するためのリテーナと、（ｇ）前記パッド表面に近接しており、少なくとも１つ
の前記電気信号が接触位置の座標に対応するように構成
されている、前記パッド表面に接触するか、または前記
パッド表面に近接しているテンプレート・オーバーレイ
に接触するスタイラス、指などに応答して少なくとも１
つの電気信号を生成するための座標センサと、（ｈ）前記パッド表面に近接している剛性ベースと、（ｉ）前記座標センサと回路連絡している、前記パッド
表面に接触するか、または前記パッド表面に近接してい
るテンプレート・オーバーレイに接触するスタイラス、
指などの座標を決定するための座標決定回路と、（ｊ）前記座標決定回路および前記周辺装置インタフェ
ース回路と回路連絡している、決定された座標をそれに
連絡するためのインタフェース回路とを含み、前記パッド表面が、それに関連する設定済みデフォルト
・テンプレート・グラフィック・イメージを有すること
を特徴とするコンピュータ・システム。
【請求項２】前記周辺装置インタフェース回路が、入出
力装置から識別データを受け取るためのデータ・ポート
を含むことを特徴とする、請求項１に記載のコンピュー
タ・システム。
【請求項３】前記周辺装置インタフェース回路が、入出
力装置から許可データを受け取るためのデータ・ポート
を含むことを特徴とする、請求項１に記載のコンピュー
タ・システム。
【請求項４】前記ビデオ回路に接続され、入出力装置許
可データを表示するように動作可能なビデオ・ディスプ
レイ装置をさらに含むことを特徴とする、請求項３に記
載のコンピュータ・システム。
【請求項５】中央エンクロージャ内に囲まれた中央演算
処理装置（ＣＰＵ）を有するコンピュータ・システムで
使用するための入力装置であって、関連するジョイスティック回路を有し、該ジョイスティ
ック回路がジョイスティックの動作に応答してジョイス
ティック信号を生成するように構成されている、少なく
とも２つのジョイスティックと、パッド表面を有し、前記パッド表面の接触に応答して接
触位置信号を生成するように構成されているタッチパッ
ドと、前記ジョイスティック回路および前記タッチパッドと回
路連絡しており、前記ジョイスティックの動作に対応す
るデータ・パケットをＣＰＵに連絡するように構成さ
れ、さらに指、スタイラスなどによる前記パッド表面の
接触位置に対応するデータ・パケットをＣＰＵに連絡す
るように構成されているインタフェース回路とを含むこ
とを特徴とする入力装置。
【請求項６】前記インタフェース回路が、固有の入出力
装置許可データをＣＰＵに連絡するようにさらに構成さ
れていることを特徴とする、請求項４に記載の入力装
置。