JPH0965353A - デジタルテレビジョン信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】色副搬送波が周波数変動するのに追従する再生
キャリアｆｓｃを得るようにし、色信号再生を信頼性の
高いものとする。 【解決手段】水平同期信号に位相ロックするｆｈＰＬＬ
回路４０の水平同期変動情報であるループフィルタ４３
の出力を、遅延手段を介して、バースト信号に位相ロッ
クするｆｓｃＰＬＬ回路５０の発振位相制御情報として
用い、色副搬送波が周波数変動するのに追従して再生キ
ャリアｆｓｃを変動させて、相対的には変動のない状態
で色復調を得るものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はテレビジョン信号
処理装置に関するもので、特に性質の異なる同期信号に
それぞれ同期する同期回路間をさらに同期関係に引き込
み、テレビジョン信号の処理上で信号の乱れが生じない
ようにしたものである。

【０００２】

【従来の技術】近年のデジタル信号処理技術の進歩によ
り、テレビジョン受信機の各部回路がデジタル化されて
いる。テレビジョン受信機においては、テレビジョン信
号に含まれる同期信号（水平同期信号、垂直同期信号、
カラーバースト信号）に基づいて信号処理を行う必要が
あり、これらの同期信号に同期した内部クロックを作成
し、このクロックにより各部回路をドライブしている。

【０００３】図５は、従来のデジタルテレビジョン受信
機におけるＹ／Ｃ分離部と、色復調処理部を取り出して
示している。入力端子１１からのビデオ信号は、縦列接
続されたラインメモリ１２、１３に供給されるととも
に、ｆｈＰＬＬ回路１９に供給される。ラインメモリ１
２の入力側の信号、出力側の信号、及びラインメモリ１
３の出力側の信号はＹ／Ｃ分離部１４に入力される。Ｙ
／Ｃ分離部１４は、ラインメモリ１２の入力側と出力側
の信号を引き算することにより輝度信号Ｙを分離導出
し、またラインメモリ１３の入力側と出力側の信号を加
算することにより色副搬送波を分離導出する。輝度信号
Ｙは、出力端子１５に導出され、色副搬送波は色復調回
路１６とｆｓｃＰＬＬ回路１７に供給される。色復調回
路１６から得られた色信号（Ｉ信号、Ｑ信号）は、出力
端子１８に導出される。

【０００４】ここでｆｈＰＬＬ回路１９と、ｆｓｃＰＬ
Ｌ回路１７に付いて説明する。ｆｈＰＬＬ回路１９は、
ビデオ信号から分離された水平同期信号に同期して発振
するを発振器を有し、いわゆるｆｈクロックを生成して
いる。このように得られるｆｈクロックは、水平同期信
号に同期しているから、１水平（Ｈ）期間のサンプル数
を常に一定に規定するような場合に適している。このよ
うなクロックは、ＰＩＰ（ピクチャー・イン・ピクチャ
ー）回路のデータ処理、アスペクト変換処理、走査線変
換処理などに用いられる。また、上記したラインメモリ
１２、１３の読み出し、書き込みクロックとしても用い
られる。即ち、ラインメモリ１２における書き込みクロ
ックｆｗ、及び読み出しクロックｆｒは、このｆｈクロ
ックを利用して作成されている。

【０００５】一方、ｆｓＰＬＬ回路１７は、色副搬送波
から分離されたバースト信号に同期して発振する発振器
を有し、いわゆるｆｓｃクロックを生成している。色復
調のためのキャリアは、このｆｓｃクロックを分周して
作成されている。このように得られる、ｆｓｃクロック
は、安定度が高く、色副搬送波に位相同期しているの
で、色復調処理、Ｙ／Ｃ分離処理部の回路で用いるのに
有効である。

【０００６】次に、上記した従来のシステムにおいて、
例えばラインメモリ１２における書き込みクロックｆｗ
（ｆｗは同時に周波数も表すものとする）、読み出しク
ロックｆｒ（ｆｒは同時に周波数も表すものとする）と
に着目し、続いてこのクロックの周波数比（ｆｒ／ｆ
ｗ）が、色副搬送波周波数ｆｓｃ１に及ぼす影響を考え
てみる。

【０００７】本来ならば、書き込みクロックｆｗ、及び
読み出しクロックｆｒは、ｆｈクロックを利用して作成
される同一ものである。しかし、ラインメモリ１２に書
き込まれるデータは、現在の水平同期信号に同期したク
ロックｆｗで書き込みが行われ対応関係があるが、読み
出されるデータは、現在の水平同期信号に同期したクロ
ックｆｗ（＝ｆｒ）ではなく１Ｈ前の水平同期信号に同
期して書き込まれたデータである。したがって、データ
を中心にして考えると読み出されるデータとその読み出
しクロックｆｒとは対応関係にはない、よってこの説明
ではｆｗとｆｒを区別して示している。ここで、図６に
示すように、ラインメモリ１２に入力したときのデータ
周波数ｆ１とし、読み出されるときのデータ周波数をｆ
２とすると、 ｆ２＝ｆ１×（ｆｒ／ｆｗ） …（１） なる関係がある。つまり、このことは１Ｈ前と現在の水
平同期信号の変動に応じてラインメモリ１２から読み出
されるデータの周波数も変動を受けるということであ
る。この結果、Ｙ／Ｃ分離により分離された色副搬送波
も、その周波数をｆｓｃ１とし、バースト信号周波数を
ｆｓｃ０とした場合、 ｆｓｃ１＝ｆｓｃ０×（ｆｒ／ｆｗ） …（２） の変動を受けていることになる。つまりクロックの周波
数比（ｆｒ／ｆｗ）に比例した変動を受けることにな
る。

【０００８】この現象をさらに検討すると、ｆｈの変動
幅が比較的大きいために、分離された色副搬送波の周波
数も大幅に変動し、ｆｓｃＰＬＬ回路の引き込み範囲を
大幅に越えて、追従不可能となる場合がある。このよう
な場合は事実上の色復調が不可能である。

【０００９】

【発明が解決しようとする課題】上述したように、従来
のテレビジョン受信機では、Ｙ／Ｃ分離部などに用いら
れるラインメモリに対するデジタル信号の書き込み／読
み出し速度の比による後段回路に対する影響が考慮され
ていない。特にシステムクロックがｆｈクロックである
場合にはクロックの変動範囲が大きくなり遅延（メモ
リ）の前後でデジタル信号の周波数特性が大きく変動し
ている。この結果、デジタル信号に含まれるバースト信
号及び色副搬送波周波数が大幅に変動し、ｆｓｃＰＬＬ
回路の周波数可変範囲を越えてしまい、色信号再生が不
可能になり、画質破綻を生じてしまう結果となる。

【００１０】そこでこの発明は、色副搬送波の周波数変
動を、再生キャリアｆｓｃにも同様に与えることにより
追従させて、色信号再生を信頼性の高いものとするデジ
タルテレビジョン受信機を提供することを目的とする。

【００１１】

【課題を解決するための手段】入力ビデオ信号に含まれ
る水平同期信号に位相同期したｆｈクロックを生成する
第１の位相同期回路と、前記入力ビデオ信号を少なくと
も１水平期間遅延させる記憶手段と、前記記憶手段から
得られた第２のビデオ信号に含まれるカラーバースト信
号に位相同期したｆｓｃクロックを生成する第２の位相
同期回路と、前記第１の位相同期回路における発振周波
数制御信号を遅延させて、前記第２の位相同期回路の発
振位相を制御する制御部に与える手段と、前記第２のビ
デオ信号から分離された色副搬送波と、前記第２の位相
同期回路から得られる前記ｆｓｃクロックを用いて色復
調を行う色復調手段とを有する。上記の手段により、ｆ
ｈクロックが変動してバースト信号及び色副搬送波の周
波数が変動しても、その変動が前記色復調手段に現れる
頃にｆｓｃクロックが追従して変動することになり、色
復調上で復調の同期がとれることになる。

【００１２】

【発明の実施の形態】以下、この発明の一実施の形態を
図面を参照して説明する。図１はこの発明の一実施の形
態であり、入力端子３１にはデジタル化された入力ビデ
オ信号が供給される。この入力ビデオ信号は、縦続接続
されたラインメモリ３２、３３に供給される。ラインメ
モリ３２の入力側と出力側の信号、及びラインメモリ３
３の出力側の信号は、Ｙ／Ｃ分離部３４に入力される。
Ｙ／Ｃ分離部３４で分離された輝度信号Ｙは出力端子３
５に導出される。また分離された色副搬送波は色復調回
路３６に供給され、ここでキャリアｆｓｃを用いて色復
調が行われ復調されたＩ、Ｑ信号は出力端子３７に導出
される。

【００１３】入力ビデオ信号は、ｆｈＰＬＬ回路４０に
供給される。ｆｈＰＬＬ回路４０は、入力ビデオ信号か
ら水平同期信号を分離する同期分離回路４１、分離され
た水平同期信号と分周器４８からの基準水平同期信号を
位相比較する位相比較器４２、この位相比較器４２から
出力された位相誤差信号を平滑するループフィルタ４３
を有する。ループフィルタ４３の出力は、数値制御発振
器（ＮＣＯ）４４の制御部に供給される。ＮＣＯ４４の
発振出力は、サイン変換器４５でサイン信号に変換さ
れ、続いてデジタルアナログ（Ｄ／Ａ）変換器４６でア
ナログ信号に変換される。Ｄ／Ａ変換器４６の出力は、
２値化回路４７で２値化され、その２値化された信号
（ｎｆｈ）は（１／ｎ）分周器４８に供給されている。
これにより、ｆｈＰＬＬ回路４０は、入力ビデオ信号の
水平同期信号に位相ロックしたｆｈクロック（周波数ｎ
ｆｈ）を得ることができる。

【００１４】一方、色副搬送波は、ｆｓｃＰＬＬ回路５
０にも入力される。ｆｓｃＰＬＬ回路５０は、色副搬送
波からバースト信号を分離抽出するバースト抽出回路５
１を有する。バースト抽出回路５１から得られたバース
ト信号は、サイン変換器５６からのキャリアｆｓｃと位
相比較される。位相比較結果得られた位相誤差出力は、
ループフィルタ５３で平滑されて発振器を構成する加算
器５４に入力される。この加算器５４にはラッチ回路５
５の出力も供給されている。加算器５４の出力は、フロ
ー制御回路６２を介してラッチ回路５５に供給されてい
る。ラッチ回路５５は、ｆｈクロックによりデータラッ
チを行っている。加算器５４とラッチ回路５５は、積分
形の発振器を構成するもので、入力を順次加算していき
一定値に到達するとオーバーフローを発生するというタ
イプのものである。加算器５４とラッチ回路５５との間
には、フロー制御回路６２が設けられており、加算器５
４の出力に対してデータを加減算調整することができ
る。この調整により発振周波数（位相）をコントロール
することができる。ラッチ回路５５の出力は、サイン変
換器５６に供給され、キャリアｆｓｃとして出力され、
色復調回路３６に供給されるとともに位相比較器５１に
供給されている。これによりｆｓｃＰＬＬ回路５０は、
バースト信号に位相ロックしたキャリアｆｓｃを得るこ
とができる。

【００１５】さらに上記の回路は、ｆｈＰＬＬ回路４０
とｆｓｃＰＬＬ回路５０とを関連付ける手段が設けられ
ている。即ち、ｆｈＰＬＬ回路４０のループフィルタ４
３の出力がラッチ回路６１に入力されている。このラッ
チ回路６１は、水平周期でループフィルタ４３から出力
されている水平同期信号の位相変動に基づく情報ＣＨ０
をラッチし、１水平期間遅延させてＣＨ１として出力
し、フロー制御回路６２に与えている。このフロー制御
回路６２は、加算器５４の出力に対してＣＨ１を加算
し、結果としてバイアスを与える。このために、ＣＨ１
の値に応じて、発振位相を制御することができる。

【００１６】上述した回路によると、ｆｈＰＬＬ回路４
０は、現在の水平同期信号に位相ロックしたｆｈクロッ
クを得ることができる。このｆｈクロックは、ラインメ
モリ３２、３３の書き込みクロック、及び読み出しクロ
ックとして用いられる。しかし従来の問題点でも述べた
ように、読み出されるデータは、１Ｈ前のデータである
から、現在の水平同期信号に位相同期したｆｈクロック
で読み出した場合、周波数変動を受ける。この変動は、
先にも示したように ｆ２＝ｆ１×（ｆｒ／ｆｗ） …（１）で表さ
れる。また、これに伴い色副搬送波も ｆｓｃ１＝ｆｓｃ０×（ｆｒ／ｆｗ） …（２）のよう
な変動を受けている。そこで過去（１Ｈ前）の水平同期
信号の位相変動の情報ＣＨ０を１Ｈ期間遅らせて情報Ｃ
Ｈ１とし、ｆｓｃＰＬＬ回路５０の発振位相を制御し、
キャリアｆｓｃが水平同期信号の位相変動に追従するよ
うにしている。この結果、色復調回路３６では、色副搬
送波の位相変動とキャリアｆｓｃの位相変動とが合致し
て、相対的に位相変動のない状態での色復調が行われ
る。

【００１７】さらに説明する。ＮＣＯ４４の動作水晶発
振周波数をｆｘとする。また、１Ｈ前のクロック周波数
制御信号（過去の水平同期信号の位相変動情報）をＣＨ
１、現在のクロック周波数制御信号（現在の水平同期信
号の位相変動情報）をＣＨ０とすると、 ｆｗ＝（ＣＨ０／Ｃｃ）×ｆｘ ｆｒ＝（ＣＨ１／Ｃｃ）×ｆｘ …（３） ここでｆｗはラインメモリに対する書き込み周波数 ｆｒはラインメモリに対する読み出し周波数 Ｃｃは一定値 したがって、色復調回路３６に入力される色信号に含ま
れる色副搬送波の周波数ｆｓｃ１は ｆｓｃ１＝ｆｓｃ０×（ｆｒ／ｆｗ） ＝ｆｓｃ０×（ＣＨ１／ＣＨ０） …（４） ここでｆｓｃ０は、入力時点でビデオ信号に含まれる色
副搬送波周波数 また、色復調回路３６に入力されるキャリアｆｓｃの周
波数ｆｓｃ２は、 ｆｓｃ２＝（ＣＳ１／ＣＨｘ）×ｆｒ ＝（ＣＳ１／ＣＨｘ）×（ＣＨ１／Ｃｃ）×ｆｘ ＝（ＣＨ１／ＣＨｘ）×ｆｘ×（ＣＳ１／Ｃｃ） …（５） ここでＣＨｘ＝ＣＨ０ …（６）とすれば（５）式は ｆｓｃ２＝（ＣＨ１／ＣＨ０）×ｆｘ×（ＣＳ１／Ｃｃ） …（７） となる。

【００１８】（７）式を見るとわかるようにキャリアｆ
ｓｃの周波数ｆｓｃ２は、書き込みと読み出し時のクロ
ックの周波数比（ＣＨ１／ＣＨ０）以外は、ｆｘ×（Ｃ
Ｓ１／Ｃｃ）であり、水晶発振周波数ｆｘと、ＣＳ１
（ループフィルタ５３からの出力）によって制御され、
これ以外の影響は全く受けない。

【００１９】そして色復調回路３６に入力される色副搬
送波ｆｓｃ１も、（４）式に示されるように書き込みと
読み出し時のクロックの周波数比（ＣＨ１／ＣＨ０）に
影響を受けている。ラッチ回路６１では、（６）式の演
算を行うために、１Ｈ期間の調整を行っている。

【００２０】これにより、色復調回路３６に入力される
色副搬送波に含まれる周波数変動と全く同じ周波数変動
をキャリアｆｓｃにも与えることにより書き込み時と読
み出し時のクロックの周波数差を吸収し、相対的に位相
変動のない状態で色復調が行われるようになる。

【００２１】この発明は、上記の実施の形態に限定され
るものではない。図２はこの発明の他の実施の形態であ
る。図１の実施の形態と異なる部分は、図１のフロー制
御回路６２が削除され、ループフィルタ５３の出力をラ
ッチ回路６１からの出力で割り算して加算器５４に供給
する割り算器６３が設けられている点である。他の部分
は図１の回路構成と同じであるから同一符号を付して説
明は省略する。

【００２２】この図２の回路も結果的には図１の回路と
同じ動作を得る。加算器５４とラッチ回路５５で構成さ
れるデジタル発振器はラッチ回路５４の入力ビット数
で、累積加算する最大値が決定される。例えばラッチ回
路５５が１２ビットであれば４０９５がその最大値とな
る。この実施の形態では、メモリ動作クロック周波数の
影響を次のような方法で制御している。まずデジタル発
振器の出力周波数ｆｓｃ２は ｆｓｃ２＝（ＣＳＸ／Ｃｃ１）×ｆｒ …（８） ここでＣｃ１…一定、ＣＳＸ…割り算器出力 上記（８）式に（３）式のｆｒを代入すると ｆｓｃ２＝（ＣＳＸ／Ｃｃ１）×（ＣＨ１／Ｃｃ）×ｆｘ …（９） ここでＣＳＸ＝Ｃｓ１／ＣＨｘ …（１０） として（１０）式を（９）式に代入すると ｆｓｃ２ ＝（Ｃｓ１／Ｃｃ１・Ｃｃ）×（ＣＨ１／ＣＨｘ）×ｆｘ …（１１） となる。ＣＨｘ＝ＣＨ０とおくと ｆｓｃ２ ＝（Ｃｓ１／Ｃｃ１・Ｃｃ）×（ＣＨ１／ＣＨ０）×ｆｘ …（１２） であり、ラインメモリにおける書き込みと読み出しクロ
ックの周波数比（ＣＨ１／ＣＨ０）におうじてｆｓｃ２
が変動することが理解できる。よって、このようにキャ
リアｆｓｃを再生しても色復調回路３６において、安定
した色復調を得ることが可能である。

【００２３】図３は、さらにまたこの発明の他の実施の
形態である。上記した実施の形態ではＹ／Ｃ分離を行う
ために用いたラインメモリにおける書き込みと読み出し
のクロック周波数の変動が色復調回路で影響しないよう
に、該変動を吸収するようにした。しかし、Ｙ／Ｃ分離
部におけるメモリに限らず、水平圧縮処理を行うメモリ
部において、書き込みと読み出し時点で生じるクロック
周波数の差異を吸収するのにも適用可能である。

【００２４】図３において、入力端子３１のビデオ信号
は水平圧縮メモリ７１を介して縦続接続されたラインメ
モリ３２、３３に供給される。水平圧縮メモリ７１に
は、書き込み制御回路７２、読み出し制御回路７３から
の書き込み、読み出しクロックが供給される。書き込み
制御回路７２は、水平同期信号に位相ロックしている分
周器４８からの出力９１０ｆｈを用いて書き込みクロッ
クを生成している。読み出し制御回路７３は、２値化回
路４７からの出力１８２０ｆｈを用いて読み出しクロッ
クを生成している。

【００２５】２値化回路４７の出力は、ＮＣＯ発振部６
５にも供給されており、ＮＣＯ発振部６５は、２値化回
路４７の出力に同期した発振出力を得るようになってい
る。この発振出力は、ラッチ回路５５のクロックとして
用いられる。ＮＣＯ発振部６５は、その出力のオンオフ
制御を行うことが可能であり、その制御信号は例えば先
の読み出し制御回路７３から与えられている。

【００２６】さらにこの回路によると水平同期信号の位
相変動の情報ＣＨ０が、ラッチ回路６１、６４を介して
割り算器６３に与えられている。これは、水平圧縮メモ
リ７１が加わったために、先の実施の形態に比べて水平
同期変動の影響が色復調回路３６の入力側に現れる時間
が２Ｈ遅れて表われるからである。

【００２７】この例であると、９１０ｆｈのクロックで
水平圧縮メモリ７１に書き込みが行われ、１８２０ｆｈ
のクロックで読み出しが行われるから、１／２の水平圧
縮が得られる。この処理は例えば片方にテレビ番組、他
方に文字放送番組等を表示するときに便利である（図４
の（ａ）参照）。

【００２８】この書き込みと読み出しの比は上記の実施
の形態に限定されるものではなく、任意に設定される。
例えば書き込みの速度に対して読み出しが４／３であっ
てもよい。このような処理は、例えば図４の（ｂ）に示
すように４：３のアスペクト比で送られてきたビデオ信
号を、１６：９のワイド画面に出力する際に適用する
と、真円の画像を歪みなく映出することができる。つま
り４：３のアスペクト比で送られてきたビデオ信号を、
１６：９のワイド画面にそのまま出力すると、水平方向
へ伸長されて映出される。そこで、ビデオ信号を３／４
に圧縮して映出すると調度良いアスペクト比となって映
出される。

【００２９】ここで、水平方向の左右には斜線で示すよ
うに無画部が生じる。この部分には信号は存在しない。
そこでこの期間は、読み出し制御回路７３から無画部の
期間を示すタイミング信号をＮＣＯ発振部６５に与える
ようにしている。そして無画部の期間は、発振を停止さ
せて、キャリアｆｓｃが出ないようにしている。このよ
うにすると、不要な復調出力（ノイズ）が色復調回路３
６から出力されることはない。なおこの例では、水平圧
縮のみを示したが垂直圧縮についても同様な原理を適用
することできる。このときはフレームメモリが用いられ
る。

【００３０】通常は、水平圧縮や垂直圧縮は、Ｙ／Ｃ分
離された後、色復調が行われた後に輝度信号、Ｉ信号、
Ｑ信号のそれぞれについて行われることが多いが、この
ような方法であると圧縮回路が３系統必要となる。これ
に比べて、図３の実施例であるとビデオ信号のまま行っ
ているのでハードウエア規模が少なくて済む。

【００３１】上記の実施の形態ではｆｓｃＰＬＬ回路４
０の入力信号としてＹ／Ｃ分離された後の信号を用いた
が、これに限らず、例えばラインメモリ３２の出力信号
を用いてもよい。

【００３２】さらに上記した図３の実施の形態では、水
平圧縮メモリ７１を通過した信号がラインメモリ３２に
供給されるとしているが、スルーできる経路を設けて選
択的に水平圧縮、非圧縮が得られるようにしてもよい。
また圧縮、非圧縮に応じて、ラッチ回路６４にも並列の
スルー経路を設けて、遅延時間を選択できるように構成
される。

【００３３】

【発明の効果】以上説明したようにこの発明によれば、
色副搬送波の周波数変動を、再生キャリアｆｓｃにも同
様に与えることにより追従させて、色信号再生を信頼性
の高いものとすることができる。特に、近年のデジタル
処理においては、長い遅延時間を必要とするものも多
い、例えば画像合成などを行うような場合である。この
ような遅延メモリを使用するデジタル処理回路において
はこの発明は特に有効である。またコンポーネントの信
号に対して安心して遅延処理を行うことができるのでハ
ードウエア規模の低減に有効である。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態を示す図。

【図２】この発明の第２の実施の形態を示す図。

【図３】この発明の第３の実施の形態を示す図。

【図４】図３の回路の動作を説明するために示した画面
の説明図。

【図５】従来のデジタルテレビジョン受信機を示す図。

【図６】図５のラインメモリの説明図。

【符号の説明】

３２、３３…ラインメモリ、３４…Ｙ／Ｃ分離部、３６
…色復調回路、４０…ｆｈＰＬＬ回路、４１…同期分離
回路、４２…位相比較器、４３…ループフィルタ、４４
…ＮＣＯ、４５…サイン変換器、４６…Ｄ／Ａ変換器、
４７…２値化回路、５０…ｆｓｃＰＬＬ回路、５１…バ
ースト抽出回路、５２…位相比較器、５３…ループフィ
ルタ、５４…加算器、５５…ラッチ回路、５６…サイン
変換器、６１…ラッチ回路、６２…フロー制御回路、６
３…割り算器、７１…水平圧縮メモリ、７２…書き込み
制御回路、７３…読み出し制御回路、６４…ラッチ回
路、６５…ＮＣＯ発振部。

Claims (5)

【特許請求の範囲】
1. 【請求項１】入力ビデオ信号に含まれる水平同期信号に
   位相同期したｆｈクロックを生成する第１の位相同期回
   路と、 前記入力ビデオ信号を少なくとも１水平期間遅延させる
   記憶手段と、 前記記憶手段から得られた第２のビデオ信号に含まれる
   カラーバースト信号に位相同期したｆｓｃクロックを生
   成する第２の位相同期回路と、 前記第１の位相同期回路における発振周波数制御信号を
   遅延させて、前記第２の位相同期回路の発振位相を制御
   する制御部に与える遅延手段と、 前記第２のビデオ信号から分離された色副搬送波と、前
   記第２の位相同期回路から得られる前記ｆｓｃクロック
   を用いて色復調を行う色復調手段とを有したことを特徴
   とするデジタルテレビジョン信号処理装置。
2. 【請求項２】前記記憶手段は、入力ビデオ信号を輝度信
   号と色副搬送波とに分離するためにも用いた記憶手段で
   あることを特徴とする請求項１記載のデジタルテレビジ
   ョン信号処理装置。
3. 【請求項３】前記記憶手段は、入力ビデオ信号を圧縮又
   は伸長するために用いた記憶手段であることを特徴とす
   る請求項１記載のデジタルテレビジョン信号処理装置。
4. 【請求項４】前記記憶手段に書き込みクロックと読み出
   しクロックを与える手段は、 書き込み制御手段から前記入力ビデオ信号の水平同期信
   号に同期させた前記書き込みクロックを与える書き込み
   制御手段と、 前記書き込みクロックよりも高速の前記読み出しクロッ
   クを出力し、前記記憶手段に記憶されているデータが存
   在しない期間は、前記第２の位相同期回路の出力を停止
   する機能を有した読み出し制御手段とを具備したことを
   特徴とする請求項３記載のデジタルテレビジョン信号処
   理装置。
5. 【請求項５】前記記憶手段は、スルー経路も含み選択的
   に、遅延、非遅延が可能であるとともに、これに応答し
   て前記遅延手段も遅延量を切り替え可能であることを特
   徴とする請求項４記載のデジタルテレビジョン信号処理
   装置。