JPH0965585A - バッテリーバックアップ電源回路 - Google Patents
バッテリーバックアップ電源回路Info
- Publication number
- JPH0965585A JPH0965585A JP7219982A JP21998295A JPH0965585A JP H0965585 A JPH0965585 A JP H0965585A JP 7219982 A JP7219982 A JP 7219982A JP 21998295 A JP21998295 A JP 21998295A JP H0965585 A JPH0965585 A JP H0965585A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- power
- backup
- power supply
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】
【課題】 単セルのバックアップ電池でのバックアップ
を可能とするバッテリーバックアップ電源回路，電池の
完全放電を防止可能とするバッテリーバックアップ電源
回路、および、パワーダウンモードを考慮したバッテリ
ーバックアップ電源回路を提供すること。 【解決手段】 バックアップメモリおよびその制御回路
の電源をＤＣ−ＤＣコンバータにより発生させ、該ＤＣ
−ＤＣコンバータの入力を、通常動作時とバックアップ
時とで切り替える構成、バッテリーによるバックアップ
を誤動作しにくい制御回路で制御する構成、また、バッ
テリーの充電をパワーダウンモード用電源と通常電源で
並列に行う構成。
を可能とするバッテリーバックアップ電源回路，電池の
完全放電を防止可能とするバッテリーバックアップ電源
回路、および、パワーダウンモードを考慮したバッテリ
ーバックアップ電源回路を提供すること。 【解決手段】 バックアップメモリおよびその制御回路
の電源をＤＣ−ＤＣコンバータにより発生させ、該ＤＣ
−ＤＣコンバータの入力を、通常動作時とバックアップ
時とで切り替える構成、バッテリーによるバックアップ
を誤動作しにくい制御回路で制御する構成、また、バッ
テリーの充電をパワーダウンモード用電源と通常電源で
並列に行う構成。
Description
【０００１】
【産業上の利用分野】本発明は、バッテリーバックアッ
プ電源回路(以下、単に「バックアップ電源回路」という)
に関し、特にファクシミリ装置の画像メモリ(いわゆる
ＳＡＦメモリ)等のバックアップに好適な、バックアッ
プ電源回路に関する。
プ電源回路(以下、単に「バックアップ電源回路」という)
に関し、特にファクシミリ装置の画像メモリ(いわゆる
ＳＡＦメモリ)等のバックアップに好適な、バックアッ
プ電源回路に関する。
【０００２】
【従来の技術】従来、ファクシミリ装置の画像メモリの
バックアップに関しては、例えば、特開平4-6940号公報
に開示された技術が知られている。この技術は、 (１)画像メモリに画像データが蓄積されており、かつ、
メイン電源の電圧値が所定値以下に低下したときにの
み、バックアップ電池により画像メモリをバックアップ
するように構成することにより、バックアップ電池の充
電と放電が繰り返される回数を減らし、バックアップ電
池の劣化を防止して、バックアップ電池の寿命を長くす
ること (２)バックアップ時に画像メモリに供給されるバックア
ップ電池の電圧値を監視し、バックアップ電池から画像
メモリに供給されている電圧値が所定値以下に低下する
と、バックアップ電池による画像メモリのバックアップ
を停止することにより、バックアップ電池の完全放電を
防止し、バックアップ電池の転極等の故障原因の発生を
防止して、バックアップ電池の寿命を長くするととも
に、バックアップ電池の信頼性を向上させること を特徴とするものである。
バックアップに関しては、例えば、特開平4-6940号公報
に開示された技術が知られている。この技術は、 (１)画像メモリに画像データが蓄積されており、かつ、
メイン電源の電圧値が所定値以下に低下したときにの
み、バックアップ電池により画像メモリをバックアップ
するように構成することにより、バックアップ電池の充
電と放電が繰り返される回数を減らし、バックアップ電
池の劣化を防止して、バックアップ電池の寿命を長くす
ること (２)バックアップ時に画像メモリに供給されるバックア
ップ電池の電圧値を監視し、バックアップ電池から画像
メモリに供給されている電圧値が所定値以下に低下する
と、バックアップ電池による画像メモリのバックアップ
を停止することにより、バックアップ電池の完全放電を
防止し、バックアップ電池の転極等の故障原因の発生を
防止して、バックアップ電池の寿命を長くするととも
に、バックアップ電池の信頼性を向上させること を特徴とするものである。
【０００３】
【発明が解決しようとする課題】上記従来技術において
は、以下に述べる如き問題がある。まず、上記従来技術
においては、電源を、通常動作時にはバックアップ用電
源回路から、また、バックアップ時には２次電池からダ
イオードを介して直接供給しているが、この方式では、
２次電池を＋５Ｖ程度にする必要がある。しかし、電池
の単セルは、例えばリチウム電池で３Ｖ程度であり、上
記従来技術に示される方式では、バックアップ電池とし
て単セルのものが使用できない。また、上記従来技術に
おいては、ラッチのＱ出力を、電池供給のスイッチのコ
ントロールに使用しているが、バックアップ電圧の低下
を検出してスイッチをオフする方式では、バックアップ
電圧はコンデンサの充電分があるためすぐに０Ｖとはな
らずに徐々に低下していくため、ある電圧まではラッチ
が動作してスイッチをオフしているが、ラッチの動作が
保証されない電圧になると、スイッチをオンする場合が
発生する。このため、本来は電池供給を停止しなければ
ならないのに電池供給が継続され、電池の完全放電に至
ってしまうという問題がある。更に、近年、ＯＡ機器に
おいて省エネルギーが要求されていることから、システ
ムにおいて＋５Ｖ電源が、パワーダウンモード用＋５Ｖ
と、パワーダウンモードではオフされる通常動作用の＋
５Ｖとに分かれている場合がある。上記従来技術では、
このような構成を考慮しておらず、パワーダウンモード
を備えた装置に対処することができない。そこで、本発
明の第１の目的は、単セルのバックアップ電池でのバッ
クアップを可能とするバッテリーバックアップ電源回路
を提供することにある。また、本発明の第２の目的は、
電池の完全放電を防止可能とするバッテリーバックアッ
プ電源回路を提供することにある。更に、本発明の第３
の目的は、パワーダウンモードを考慮したバッテリーバ
ックアップ電源回路を提供することにある。
は、以下に述べる如き問題がある。まず、上記従来技術
においては、電源を、通常動作時にはバックアップ用電
源回路から、また、バックアップ時には２次電池からダ
イオードを介して直接供給しているが、この方式では、
２次電池を＋５Ｖ程度にする必要がある。しかし、電池
の単セルは、例えばリチウム電池で３Ｖ程度であり、上
記従来技術に示される方式では、バックアップ電池とし
て単セルのものが使用できない。また、上記従来技術に
おいては、ラッチのＱ出力を、電池供給のスイッチのコ
ントロールに使用しているが、バックアップ電圧の低下
を検出してスイッチをオフする方式では、バックアップ
電圧はコンデンサの充電分があるためすぐに０Ｖとはな
らずに徐々に低下していくため、ある電圧まではラッチ
が動作してスイッチをオフしているが、ラッチの動作が
保証されない電圧になると、スイッチをオンする場合が
発生する。このため、本来は電池供給を停止しなければ
ならないのに電池供給が継続され、電池の完全放電に至
ってしまうという問題がある。更に、近年、ＯＡ機器に
おいて省エネルギーが要求されていることから、システ
ムにおいて＋５Ｖ電源が、パワーダウンモード用＋５Ｖ
と、パワーダウンモードではオフされる通常動作用の＋
５Ｖとに分かれている場合がある。上記従来技術では、
このような構成を考慮しておらず、パワーダウンモード
を備えた装置に対処することができない。そこで、本発
明の第１の目的は、単セルのバックアップ電池でのバッ
クアップを可能とするバッテリーバックアップ電源回路
を提供することにある。また、本発明の第２の目的は、
電池の完全放電を防止可能とするバッテリーバックアッ
プ電源回路を提供することにある。更に、本発明の第３
の目的は、パワーダウンモードを考慮したバッテリーバ
ックアップ電源回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明の上記目的は、電
源オフ時にバッテリーによりバックアップされるメモリ
および該メモリ(バックアップメモリ)の制御回路に電源
を供給するバッテリーバックアップ電源回路において、
前記バックアップメモリおよびその制御回路の電源をＤ
Ｃ−ＤＣコンバータにより発生させる如く構成し、前記
ＤＣ−ＤＣコンバータの入力を、電源オン時には通常の
＋５Ｖからダイオードを通して供給し、電源オフのバッ
クアップ時には、バッテリーからダイオードを通して供
給することを特徴とするバッテリーバックアップ電源回
路，電源オフ時にバッテリーによりバックアップされる
メモリおよびその制御回路に電源を供給し、そのバッテ
リー供給の有無をＣＭＯＳゲートによりトランジスタを
オンオフすることにより制御するバッテリーバックアッ
プ電源回路において、前記トランジスタのオン／オフの
動作電圧を、前記ＣＭＯＳゲートの動作保証電圧以上、
メモリの動作保証電圧以下に設定することを特徴とする
バッテリーバックアップ電源回路、もしくは機器のシス
テムの＋５Ｖ電源が、パワーダウンモード用と通常動作
用とに分離しており、パワーダウンモード時には、通常
動作用＋５Ｖの供給を停止してパワーダウンモード用＋
５Ｖのみを供給するシステムにおける２次バッテリーの
バッテリーバックアップ電源回路において、前記２次バ
ッテリーの充電を、通常動作用＋５Ｖとパワーダウンモ
ード用＋５Ｖから並列に行うことを特徴とするバッテリ
ーバックアップ電源回路によって達成される。
源オフ時にバッテリーによりバックアップされるメモリ
および該メモリ(バックアップメモリ)の制御回路に電源
を供給するバッテリーバックアップ電源回路において、
前記バックアップメモリおよびその制御回路の電源をＤ
Ｃ−ＤＣコンバータにより発生させる如く構成し、前記
ＤＣ−ＤＣコンバータの入力を、電源オン時には通常の
＋５Ｖからダイオードを通して供給し、電源オフのバッ
クアップ時には、バッテリーからダイオードを通して供
給することを特徴とするバッテリーバックアップ電源回
路，電源オフ時にバッテリーによりバックアップされる
メモリおよびその制御回路に電源を供給し、そのバッテ
リー供給の有無をＣＭＯＳゲートによりトランジスタを
オンオフすることにより制御するバッテリーバックアッ
プ電源回路において、前記トランジスタのオン／オフの
動作電圧を、前記ＣＭＯＳゲートの動作保証電圧以上、
メモリの動作保証電圧以下に設定することを特徴とする
バッテリーバックアップ電源回路、もしくは機器のシス
テムの＋５Ｖ電源が、パワーダウンモード用と通常動作
用とに分離しており、パワーダウンモード時には、通常
動作用＋５Ｖの供給を停止してパワーダウンモード用＋
５Ｖのみを供給するシステムにおける２次バッテリーの
バッテリーバックアップ電源回路において、前記２次バ
ッテリーの充電を、通常動作用＋５Ｖとパワーダウンモ
ード用＋５Ｖから並列に行うことを特徴とするバッテリ
ーバックアップ電源回路によって達成される。
【０００５】
【発明の実施の形態】本発明に係る第１のバックアップ
電源回路においては、バックアップメモリおよびその制
御回路の電源をＤＣ−ＤＣコンバータにより発生させ、
そのＤＣ−ＤＣコンバータの入力を、通常動作時とバッ
クアップ時とで切り替えるように構成したことにより、
電池電圧をメモリの動作電圧より低くできるので、単セ
ルのバックアップ電池でのバックアップを可能とするバ
ッテリーバックアップ電源回路を実現することができ
る。本発明に係る第２のバックアップ電源回路において
は、ＤＦＦの動作保証電圧以下でのスイッチ制御をオフ
するように構成したので、誤動作によるバッテリーの放
電を防止し、電池の完全放電を防止可能とするバッテリ
ーバックアップ電源回路を実現することができる。本発
明に係る第３のバックアップ電源回路においては、バッ
テリーの充電を、通常動作用＋５Ｖとパワーダウンモー
ド用＋５Ｖとで並列に行うように構成したことにより、
パワーダウンモードを考慮したバッテリーバックアップ
電源回路を実現することができる。以下、本発明の実施
の形態を図面に基づいてより詳細に説明する。
電源回路においては、バックアップメモリおよびその制
御回路の電源をＤＣ−ＤＣコンバータにより発生させ、
そのＤＣ−ＤＣコンバータの入力を、通常動作時とバッ
クアップ時とで切り替えるように構成したことにより、
電池電圧をメモリの動作電圧より低くできるので、単セ
ルのバックアップ電池でのバックアップを可能とするバ
ッテリーバックアップ電源回路を実現することができ
る。本発明に係る第２のバックアップ電源回路において
は、ＤＦＦの動作保証電圧以下でのスイッチ制御をオフ
するように構成したので、誤動作によるバッテリーの放
電を防止し、電池の完全放電を防止可能とするバッテリ
ーバックアップ電源回路を実現することができる。本発
明に係る第３のバックアップ電源回路においては、バッ
テリーの充電を、通常動作用＋５Ｖとパワーダウンモー
ド用＋５Ｖとで並列に行うように構成したことにより、
パワーダウンモードを考慮したバッテリーバックアップ
電源回路を実現することができる。以下、本発明の実施
の形態を図面に基づいてより詳細に説明する。
【０００６】図１は、本発明の一実施形態を示すバック
アップ電源回路を示す図であり、本発明をファクシミリ
装置(その要部を破線で囲んだ部分Ａで示す)の画像メモ
リのバックアップに適用した状況を示す図である。な
お、上記Ａ部分の中の１１は画像メモリ、１２は該画像
メモリ１１の制御回路、１３は後述するＤＦＦで、画像
メモリ１１に画像データが蓄積されるとセットされるフ
リップフロップである。なお、１４はその他のファクシ
ミリ装置要部を示している。また、図１中、一点鎖線で
囲んだ記号Ｃ，Ｅで示す部分は、それぞれ、バックアッ
プ電源のコントロール回路，バッテリーＢの充電回路を
示している。このバッテリーＢは、ここでは、リチウム
電池１セル(３Ｖ)であり、充電電圧は３Ｖ程度とする。
アップ電源回路を示す図であり、本発明をファクシミリ
装置(その要部を破線で囲んだ部分Ａで示す)の画像メモ
リのバックアップに適用した状況を示す図である。な
お、上記Ａ部分の中の１１は画像メモリ、１２は該画像
メモリ１１の制御回路、１３は後述するＤＦＦで、画像
メモリ１１に画像データが蓄積されるとセットされるフ
リップフロップである。なお、１４はその他のファクシ
ミリ装置要部を示している。また、図１中、一点鎖線で
囲んだ記号Ｃ，Ｅで示す部分は、それぞれ、バックアッ
プ電源のコントロール回路，バッテリーＢの充電回路を
示している。このバッテリーＢは、ここでは、リチウム
電池１セル(３Ｖ)であり、充電電圧は３Ｖ程度とする。
【０００７】上述のバックアップ電源のコントロール回
路Ｃは、２つのトランジスタＱ２，Ｑ３と分圧用抵抗Ｒ
３〜Ｒ６で構成されており、後述する如く、バックアッ
プ時にバッテリーＢの出力をオンオフするスイッチとし
てのトランジスタＱ１を制御する機能を有するものであ
る。上述のバッテリーＢの充電回路Ｅは、通常動作用＋
５Ｖオン時およびパワーダウンモード用＋５Ｖオン時
に、バッテリーＢの充電を、通常動作用＋５Ｖとパワー
ダウンモード用＋５Ｖから並列に行うことを可能とする
ものである。なお、１５はＤＣ−ＤＣコンバータであ
り、出力は＋５Ｖで一定である。
路Ｃは、２つのトランジスタＱ２，Ｑ３と分圧用抵抗Ｒ
３〜Ｒ６で構成されており、後述する如く、バックアッ
プ時にバッテリーＢの出力をオンオフするスイッチとし
てのトランジスタＱ１を制御する機能を有するものであ
る。上述のバッテリーＢの充電回路Ｅは、通常動作用＋
５Ｖオン時およびパワーダウンモード用＋５Ｖオン時
に、バッテリーＢの充電を、通常動作用＋５Ｖとパワー
ダウンモード用＋５Ｖから並列に行うことを可能とする
ものである。なお、１５はＤＣ−ＤＣコンバータであ
り、出力は＋５Ｖで一定である。
【０００８】なお、図１中の＋５Ｖ電源(３個所)は通常
の＋５Ｖ電源であり、電源オフ時，パワーダウンモード
時には供給が停止される電源である。＋５ＶＰ電源はパ
ワーダウンモード用の＋５Ｖ電源であり、通常の＋５Ｖ
電源オフ時のみ供給が停止される電源である。＋５ＶＢ
電源はバックアップ領域に供給される＋５Ｖ電源であ
り、電源オン時，バッテリーバックアップ時に供給され
る電源である。その他の構成については、動作の説明中
で、その都度、説明する。以下、本実施形態に係る回路
の動作を説明する。
の＋５Ｖ電源であり、電源オフ時，パワーダウンモード
時には供給が停止される電源である。＋５ＶＰ電源はパ
ワーダウンモード用の＋５Ｖ電源であり、通常の＋５Ｖ
電源オフ時のみ供給が停止される電源である。＋５ＶＢ
電源はバックアップ領域に供給される＋５Ｖ電源であ
り、電源オン時，バッテリーバックアップ時に供給され
る電源である。その他の構成については、動作の説明中
で、その都度、説明する。以下、本実施形態に係る回路
の動作を説明する。
【０００９】通常動作時、つまり、通常の電源オン時に
は、＋５ＶがダイオードＤ４を介してＤＣ−ＤＣコンバ
ータ１５に入力し、画像メモリ等の供給電圧＋５ＶＢを
発生させる。これにより、バックアップ領域は、他の領
域の＋５Ｖとは独立した電源となっている。次に、バッ
クアップ動作について説明する。画像メモリに画像デー
タが蓄積されると、前述の如く、ＤＦＦ１３がセットさ
れる。ここでは、ＤＦＦ１３がセットされている場合
に、電源オフ時に画像メモリがバックアップされる。
は、＋５ＶがダイオードＤ４を介してＤＣ−ＤＣコンバ
ータ１５に入力し、画像メモリ等の供給電圧＋５ＶＢを
発生させる。これにより、バックアップ領域は、他の領
域の＋５Ｖとは独立した電源となっている。次に、バッ
クアップ動作について説明する。画像メモリに画像デー
タが蓄積されると、前述の如く、ＤＦＦ１３がセットさ
れる。ここでは、ＤＦＦ１３がセットされている場合
に、電源オフ時に画像メモリがバックアップされる。
【００１０】上述のバックアップは、電源オフ時にトラ
ンジスタＱ１をオンすることにより可能となる。また、
トランジスタＱ１のオンオフは、トランジスタＱ２によ
りコントロールされており、トランジスタＱ２がオンの
ときバックアップを行い、オフのときにはバックアップ
はしない。なお、トランジスタＱ２がオンする条件は、
トランジスタＱ３に加わる電圧が＋５ＶをＲ５とＲ６の
比で分圧した電圧以下のときで、かつ、ＤＦＦ１３がセ
ットされていることである。
ンジスタＱ１をオンすることにより可能となる。また、
トランジスタＱ１のオンオフは、トランジスタＱ２によ
りコントロールされており、トランジスタＱ２がオンの
ときバックアップを行い、オフのときにはバックアップ
はしない。なお、トランジスタＱ２がオンする条件は、
トランジスタＱ３に加わる電圧が＋５ＶをＲ５とＲ６の
比で分圧した電圧以下のときで、かつ、ＤＦＦ１３がセ
ットされていることである。
【００１１】以下、各モードでのＤＦＦ１３，トランジ
スタＱ１，同Ｑ２，同Ｑ３の動きを説明する。 ：通常動作時(電源オン時) この場合には、バッテリーＢによるバックアップの必要
性がない。そこで、ＤＦＦ１３のセット，リセットにか
かわらず、＋５Ｖが出力されているとトランジスタＱ３
がオンしており、それによってトランジスタＱ２，同Ｑ
１がオフとなっている。すなわち、バッテリーＢの供給
パスがカットされている。
スタＱ１，同Ｑ２，同Ｑ３の動きを説明する。 ：通常動作時(電源オン時) この場合には、バッテリーＢによるバックアップの必要
性がない。そこで、ＤＦＦ１３のセット，リセットにか
かわらず、＋５Ｖが出力されているとトランジスタＱ３
がオンしており、それによってトランジスタＱ２，同Ｑ
１がオフとなっている。すなわち、バッテリーＢの供給
パスがカットされている。
【００１２】：電源オフでバックアップ不要の場合 この場合も、バッテリーＢによるバックアップの必要性
がない。ＤＦＦ１３がセットされないで電源がオフされ
ると、トランジスタＱ２，Ｑ１がオフとなり、バッテリ
ーの供給がなく、すべての回路が停止している(図２参
照)。 ：電源オフでバックアップ要の場合 ＤＦＦ１３がセットされた状態で電源がオフされると、
ＤＦＦ１３によりトランジスタＱ２がオンし、Ｑ１もオ
ンしている。よって、電源がオフしても、バッテリーの
供給があり、＋５ＶＢに電圧が発生し、画像メモリおよ
び制御回路が継続して動作する(図３参照)。
がない。ＤＦＦ１３がセットされないで電源がオフされ
ると、トランジスタＱ２，Ｑ１がオフとなり、バッテリ
ーの供給がなく、すべての回路が停止している(図２参
照)。 ：電源オフでバックアップ要の場合 ＤＦＦ１３がセットされた状態で電源がオフされると、
ＤＦＦ１３によりトランジスタＱ２がオンし、Ｑ１もオ
ンしている。よって、電源がオフしても、バッテリーの
供給があり、＋５ＶＢに電圧が発生し、画像メモリおよ
び制御回路が継続して動作する(図３参照)。
【００１３】：電源オフでバックアップ要の場合で、
バッテリー消耗によるバックアップ停止の場合 バッテリーＢによりバックアップされた状態で長時間が
経過すると、バッテリーＢの消耗によりバッテリー電圧
が低下して行き、それに伴い＋５ＶＢの電圧も低下す
る。この＋５ＶＢの電圧低下を電圧検出回路１６により
チェックし、これが決められた電圧以下になった場合に
は、電圧検出回路１６の出力によりＤＦＦ１３をリセッ
トする。ＤＦＦ１３がリセットされるとトランジスタＱ
２がオフとなり、その結果、トランジスタＱ１がオフと
なってバッテリーＢからの電源の供給が停止し、バック
アップが終了する。
バッテリー消耗によるバックアップ停止の場合 バッテリーＢによりバックアップされた状態で長時間が
経過すると、バッテリーＢの消耗によりバッテリー電圧
が低下して行き、それに伴い＋５ＶＢの電圧も低下す
る。この＋５ＶＢの電圧低下を電圧検出回路１６により
チェックし、これが決められた電圧以下になった場合に
は、電圧検出回路１６の出力によりＤＦＦ１３をリセッ
トする。ＤＦＦ１３がリセットされるとトランジスタＱ
２がオフとなり、その結果、トランジスタＱ１がオフと
なってバッテリーＢからの電源の供給が停止し、バック
アップが終了する。
【００１４】：その他 上記動作の中で、ＤＦＦ１３によるトランジスタＱ２の
制御に関しては、次のような配慮が必要である。すなわ
ち、ＤＦＦ１３は低消費電力を目的としてＣＭＯＳを使
用しており、ＤＦＦ１３がオフの状態で＋５ＶＢ電源が
徐々に低下してゆくと、その電圧がＣＭＯＳの動作可能
領域ではトランジスタＱ２の制御には問題がないが、電
圧がＣＭＯＳの動作可能領域以下になると、ＤＦＦ１３
の出力が保証されなくなり、本来トランジスタＱ２の制
御信号がＬレベルであるべきところが、その領域でＨレ
ベルになる可能性がある。
制御に関しては、次のような配慮が必要である。すなわ
ち、ＤＦＦ１３は低消費電力を目的としてＣＭＯＳを使
用しており、ＤＦＦ１３がオフの状態で＋５ＶＢ電源が
徐々に低下してゆくと、その電圧がＣＭＯＳの動作可能
領域ではトランジスタＱ２の制御には問題がないが、電
圧がＣＭＯＳの動作可能領域以下になると、ＤＦＦ１３
の出力が保証されなくなり、本来トランジスタＱ２の制
御信号がＬレベルであるべきところが、その領域でＨレ
ベルになる可能性がある。
【００１５】このような状態になると、本来、オフであ
るべきトランジスタＱ２，同Ｑ１がオンになってしま
い、不要なバッテリーの消費が発生することは前述の通
りである。この問題に対しては、トランジスタＱ２の動
作電圧をＣＭＯＳのＤＦＦ１３の動作保証電圧以上、メ
モリの動作保証電圧以下に設定することにより、このよ
うな不具合を防ぐことができる。ここでは、トランジス
タＱ２に加わる電圧をＲ３とＲ４の比で決定するように
構成することにより実現している。なお、この記述は請
求項３に対応している。
るべきトランジスタＱ２，同Ｑ１がオンになってしま
い、不要なバッテリーの消費が発生することは前述の通
りである。この問題に対しては、トランジスタＱ２の動
作電圧をＣＭＯＳのＤＦＦ１３の動作保証電圧以上、メ
モリの動作保証電圧以下に設定することにより、このよ
うな不具合を防ぐことができる。ここでは、トランジス
タＱ２に加わる電圧をＲ３とＲ４の比で決定するように
構成することにより実現している。なお、この記述は請
求項３に対応している。
【００１６】次に、図１に示したダイオードＤ５の機能
について説明する。この機能は、一言で言えば、ＤＣ−
ＤＣコンバータ１５の特性により発生する不具合の対策
である。すなわち、ＤＣ−ＤＣコンバータ１５は立ち上
がりの遅いものもあり、この場合には、電源オン時に、
＋５Ｖと＋５ＶＢとの間に電位差が生じて、画像メモリ
を破壊する可能性があるため、図１に示したダイオード
Ｄ５により、大きな電位差の発生を防ぐのである。上述
の、＋５Ｖと＋５ＶＢとの間の電位差の変化の様子を、
図４に示す。なお、この記述は請求項２に対応してい
る。
について説明する。この機能は、一言で言えば、ＤＣ−
ＤＣコンバータ１５の特性により発生する不具合の対策
である。すなわち、ＤＣ−ＤＣコンバータ１５は立ち上
がりの遅いものもあり、この場合には、電源オン時に、
＋５Ｖと＋５ＶＢとの間に電位差が生じて、画像メモリ
を破壊する可能性があるため、図１に示したダイオード
Ｄ５により、大きな電位差の発生を防ぐのである。上述
の、＋５Ｖと＋５ＶＢとの間の電位差の変化の様子を、
図４に示す。なお、この記述は請求項２に対応してい
る。
【００１７】また、省エネルギーのため、パワーダウン
モードを備えた機器においては、パワーダウンモード時
のみ有効となる電源＋５ＶＰを有し、パワーダウンモー
ド時には、他の電源(＋５Ｖと，５ＶＢ)が停止する。こ
のようなシステムでは、バッテリー充電のための供給電
源として、＋５Ｖと＋５ＶＰの両方の電源を用いること
が考えられる。これは、パワーダウンモード時でも充電
を行う必要があるが、一方、省エネルギーのため充電電
流を抑える必要もあり、そのために＋５ＶＰだけでは十
分な充電ができないため、パワーダウンモード時以外の
ときには、＋５Ｖ電源からも十分な充電を行うようにし
たものである。
モードを備えた機器においては、パワーダウンモード時
のみ有効となる電源＋５ＶＰを有し、パワーダウンモー
ド時には、他の電源(＋５Ｖと，５ＶＢ)が停止する。こ
のようなシステムでは、バッテリー充電のための供給電
源として、＋５Ｖと＋５ＶＰの両方の電源を用いること
が考えられる。これは、パワーダウンモード時でも充電
を行う必要があるが、一方、省エネルギーのため充電電
流を抑える必要もあり、そのために＋５ＶＰだけでは十
分な充電ができないため、パワーダウンモード時以外の
ときには、＋５Ｖ電源からも十分な充電を行うようにし
たものである。
【００１８】上記記述は、請求項４に対応するものであ
る。なお、上記実施の形態は本発明の一例を示したもの
であり、本発明はこれに限定されるべきものではないこ
とは言うまでもないことである。例えば、本発明はファ
クシミリ装置に限らず、他の画像メモリを有する機器に
広く適用可能であるという如くである。
る。なお、上記実施の形態は本発明の一例を示したもの
であり、本発明はこれに限定されるべきものではないこ
とは言うまでもないことである。例えば、本発明はファ
クシミリ装置に限らず、他の画像メモリを有する機器に
広く適用可能であるという如くである。
【００１９】
【発明の効果】以上、詳細に説明した如く、本発明によ
れば、単セルのバックアップ電池でのバックアップを可
能とするバッテリーバックアップ電源回路，電池の完全
放電を防止可能とするバッテリーバックアップ電源回
路、および、パワーダウンモードを考慮したバッテリー
バックアップ電源回路をそれぞれ実現できるという顕著
な効果を奏するものである。
れば、単セルのバックアップ電池でのバックアップを可
能とするバッテリーバックアップ電源回路，電池の完全
放電を防止可能とするバッテリーバックアップ電源回
路、および、パワーダウンモードを考慮したバッテリー
バックアップ電源回路をそれぞれ実現できるという顕著
な効果を奏するものである。
【図１】本発明の一実施形態を示すバックアップ電源回
路を示す図である。
路を示す図である。
【図２】一実施形態に係る回路での各信号・電源シーケ
ンスを示す図である。
ンスを示す図である。
【図３】一実施形態に係る回路での各信号・電源シーケ
ンスを示す図である。
ンスを示す図である。
【図４】電源立ち上がり時におけるダイオードＤ５の作
用の説明図である。
用の説明図である。
Ａ ファクシミリ装置の要部 Ｂ バッテリー Ｃ バックアップ電源のコントロール回路 Ｅ バッテリーの充電回路 １１ 画像メモリ １２ 画像メモリの制御回路 １３ ＤＦＦ １４ Ａ以外のファクシミリ装置要部 １５ ＤＣ−ＤＣコンバータ
Claims (4)
- 【請求項１】 電源オフ時にバッテリーによりバックア
ップされるメモリおよび該メモリ(バックアップメモリ)
の制御回路に電源を供給するバッテリーバックアップ電
源回路において、前記バックアップメモリおよびその制
御回路の電源をＤＣ−ＤＣコンバータにより発生させる
如く構成し、前記ＤＣ−ＤＣコンバータの入力を、電源
オン時には通常の＋５Ｖからダイオードを通して供給
し、電源オフのバックアップ時には、バッテリーからダ
イオードを通して供給することを特徴とするバッテリー
バックアップ電源回路。 - 【請求項２】 前記バックアップメモリおよびその制御
回路の電源側をカソードに、通常の＋５Ｖ側をアノード
にしてダイオードで接続することを特徴とする請求項１
記載のバッテリーバックアップ電源回路。 - 【請求項３】 電源オフ時にバッテリーによりバックア
ップされるメモリおよびその制御回路に電源を供給し、
そのバッテリー供給の有無をＣＭＯＳゲートによりトラ
ンジスタをオンオフすることにより制御するバッテリー
バックアップ電源回路において、前記トランジスタのオ
ン／オフの動作電圧を、前記ＣＭＯＳゲートの動作保証
電圧以上、メモリの動作保証電圧以下に設定することを
特徴とするバッテリーバックアップ電源回路。 - 【請求項４】 機器のシステムの＋５Ｖ電源が、パワー
ダウンモード用と通常動作用とに分離しており、パワー
ダウンモード時には、通常動作用＋５Ｖの供給を停止し
てパワーダウンモード用＋５Ｖのみを供給するシステム
における２次バッテリーのバッテリーバックアップ電源
回路において、前記２次バッテリーの充電を、通常動作
用＋５Ｖとパワーダウンモード用＋５Ｖから並列に行う
ことを特徴とするバッテリーバックアップ電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219982A JPH0965585A (ja) | 1995-08-29 | 1995-08-29 | バッテリーバックアップ電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219982A JPH0965585A (ja) | 1995-08-29 | 1995-08-29 | バッテリーバックアップ電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0965585A true JPH0965585A (ja) | 1997-03-07 |
Family
ID=16744074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7219982A Pending JPH0965585A (ja) | 1995-08-29 | 1995-08-29 | バッテリーバックアップ電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0965585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8253276B2 (en) | 2006-05-16 | 2012-08-28 | Ricoh Company, Ltd. | Power supply device, method thereof, and image forming device |
-
1995
- 1995-08-29 JP JP7219982A patent/JPH0965585A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8253276B2 (en) | 2006-05-16 | 2012-08-28 | Ricoh Company, Ltd. | Power supply device, method thereof, and image forming device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3946155B2 (ja) | 無停電電源装置 | |
| JPH0632231B2 (ja) | 改良型低電力デュアルモードｃｍｏｓバイアス電圧発生器 | |
| JPH05210431A (ja) | 補助電池操作回路及び電源 | |
| JPH0635576A (ja) | バッテリー駆動型電気機器装置 | |
| JPS61288725A (ja) | 電子機器の電源制御方式 | |
| JP2001103740A (ja) | 電源回路 | |
| US6140714A (en) | Power control apparatus for a battery-powered communication system | |
| US6427210B2 (en) | Apparatus and method for power management of embedded subsystems | |
| KR100528457B1 (ko) | 배터리를 사용하는 휴대용 전자 장치의 전원 제어 회로 | |
| JPH0965585A (ja) | バッテリーバックアップ電源回路 | |
| JP2001155781A (ja) | 二次電池装置 | |
| JPH05189096A (ja) | コンピュータシステムの電源制御回路 | |
| JPH10174286A (ja) | 電池電源制御装置 | |
| US5569965A (en) | Control method for reducing quiescent current | |
| JP2001077313A (ja) | 集積回路装置 | |
| JPH08205400A (ja) | 電子機器類の電源供給回路 | |
| JP2003339125A (ja) | バックアップ電源制御回路 | |
| JP2947693B2 (ja) | 電源装置 | |
| JP2003070182A (ja) | Ｃｐｕ電源のバックアップ回路 | |
| JPH0670486A (ja) | 電子機器の電池切り替え回路 | |
| JP2000287385A (ja) | 電源制御回路 | |
| JP4227284B2 (ja) | Ｃｐｕ制御回路 | |
| JPH10136586A (ja) | 電源装置 | |
| JPH09168236A (ja) | 電源回路 | |
| KR0147997B1 (ko) | 브이.씨.알의 전원 제어 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040220 |