JPH096724A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH096724A JPH096724A JP18073195A JP18073195A JPH096724A JP H096724 A JPH096724 A JP H096724A JP 18073195 A JP18073195 A JP 18073195A JP 18073195 A JP18073195 A JP 18073195A JP H096724 A JPH096724 A JP H096724A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- side system
- data transfer
- transmission side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 75
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】複雑な制御信号によるシステム自体の複雑化を
回避すると共に、制御信号を単純化した際におけるエラ
ー発生の通知不能を回避するデータ転送方式の提供。 【構成】送信側システムと受信側システムとの間に、基
準となるクロック信号CLKと、データ転送のスタートを
知らせるスタート信号SODと、データの有効区間を示す
イネーブル信号DAVと、データ転送の終了を知らせるエ
ンド信号EODの３本の制御信号とｎビットのデータ信号D
ATAを持ち、３本の制御信号SOD、DAV、EODのHigh状態と
Low状態の組み合せによりデータ転送の状態を送信側シ
ステムと受信側システムに通知する。
回避すると共に、制御信号を単純化した際におけるエラ
ー発生の通知不能を回避するデータ転送方式の提供。 【構成】送信側システムと受信側システムとの間に、基
準となるクロック信号CLKと、データ転送のスタートを
知らせるスタート信号SODと、データの有効区間を示す
イネーブル信号DAVと、データ転送の終了を知らせるエ
ンド信号EODの３本の制御信号とｎビットのデータ信号D
ATAを持ち、３本の制御信号SOD、DAV、EODのHigh状態と
Low状態の組み合せによりデータ転送の状態を送信側シ
ステムと受信側システムに通知する。
Description
【０００１】
【産業上の利用分野】本発明はデータ転送方式に関し、
特にパーソナルコンピュータやワークステーションに用
いて好適なデータ転送方式に関する。
特にパーソナルコンピュータやワークステーションに用
いて好適なデータ転送方式に関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータやワーク
ステーション等に用いられているデータ転送は、システ
ムバス、ローカルバスと呼ばれる、ＩＳＡ（Industry S
tandard Archtecture）バス、ＥＩＳＡ（Extended Indu
stry Standard Archtecture）バス、ＶＭＥバス、ＰＣ
Ｉ（Peripheral Component Interconnect）バス等の規
格や、画像データを転送する、ＶＧＡ（Video Graphics
Array）フィーチャ・コネクタやそれを拡張したＶＡＦ
Ｃ等の規格により、データを転送している。
ステーション等に用いられているデータ転送は、システ
ムバス、ローカルバスと呼ばれる、ＩＳＡ（Industry S
tandard Archtecture）バス、ＥＩＳＡ（Extended Indu
stry Standard Archtecture）バス、ＶＭＥバス、ＰＣ
Ｉ（Peripheral Component Interconnect）バス等の規
格や、画像データを転送する、ＶＧＡ（Video Graphics
Array）フィーチャ・コネクタやそれを拡張したＶＡＦ
Ｃ等の規格により、データを転送している。
【０００３】従来のデータ転送バスのうちの一つであ
る、デジタル画像信号伝送用のＶＧＡフィーチャ・コネ
クタは、図２に示すように、クロック信号ＤＡＣ＿Ｃｌ
ｋ、ブランク信号ＤＡＣ＿Ｂｌｋ、Ｈシンク信号Ｈｓ
ｙ、Ｖシンク信号Ｖｓｙにより、８ビットのデータ信号
Ｃ0−Ｃ7のデータを転送する。
る、デジタル画像信号伝送用のＶＧＡフィーチャ・コネ
クタは、図２に示すように、クロック信号ＤＡＣ＿Ｃｌ
ｋ、ブランク信号ＤＡＣ＿Ｂｌｋ、Ｈシンク信号Ｈｓ
ｙ、Ｖシンク信号Ｖｓｙにより、８ビットのデータ信号
Ｃ0−Ｃ7のデータを転送する。
【０００４】すなわち、クロック信号ＤＡＣ＿Ｃｌｋが
基準となり（図では立ち上がりエッジが基準）、データ
信号Ｃ0−Ｃ7、Ｈシンク信号Ｈｓｙ、Ｖシンク信号Ｖｓ
ｙ、ブランク信号ＤＡＣ＿Ｂｌｋのそれぞれのタイミン
グを決定している。また、ブランク信号ＤＡＣ＿Ｂｌ
ｋ、Ｈシンク信号Ｈｓｙ、Ｖシンク信号Ｖｓｙはデータ
信号Ｃ0−Ｃ7のデータがどの同期に存するかを指定する
信号である。
基準となり（図では立ち上がりエッジが基準）、データ
信号Ｃ0−Ｃ7、Ｈシンク信号Ｈｓｙ、Ｖシンク信号Ｖｓ
ｙ、ブランク信号ＤＡＣ＿Ｂｌｋのそれぞれのタイミン
グを決定している。また、ブランク信号ＤＡＣ＿Ｂｌ
ｋ、Ｈシンク信号Ｈｓｙ、Ｖシンク信号Ｖｓｙはデータ
信号Ｃ0−Ｃ7のデータがどの同期に存するかを指定する
信号である。
【０００５】図３に示したタイミング図は、ＩＳＡバス
のタイミングチャートの一例であり、Ｉ／Ｏリード動作
を示している。
のタイミングチャートの一例であり、Ｉ／Ｏリード動作
を示している。
【０００６】図３を参照して、ＩＳＡバスでは、基準と
なるクロック信号ＳＹＣＬＫ、アドレス信号ＳＡ19−
０、アドレスラッチ信号ＢＡＬＥ、イネーブル信号ＡＥ
Ｎ、Ｉ／Ｏリード信号ＩＯＲ、データ転送の終了を知ら
せるレディ信号ＲＤＹの制御のもと、データ信号ＤＡＴ
Ａ15−０により一つのデータ転送を行なっている。ＩＳ
Ａバスは、サイクルＴｃ1におけるＩ／Ｏリード信号Ｉ
ＯＲの立ち下がりエッジから所定サイクル経過したサイ
クルＴｃにおいてリードデータが確定している。
なるクロック信号ＳＹＣＬＫ、アドレス信号ＳＡ19−
０、アドレスラッチ信号ＢＡＬＥ、イネーブル信号ＡＥ
Ｎ、Ｉ／Ｏリード信号ＩＯＲ、データ転送の終了を知ら
せるレディ信号ＲＤＹの制御のもと、データ信号ＤＡＴ
Ａ15−０により一つのデータ転送を行なっている。ＩＳ
Ａバスは、サイクルＴｃ1におけるＩ／Ｏリード信号Ｉ
ＯＲの立ち下がりエッジから所定サイクル経過したサイ
クルＴｃにおいてリードデータが確定している。
【０００７】
【発明が解決しようとする課題】しかしながら、図２に
示すＶＧＡフィーチャ・コネクタにおいては、データ転
送中にエラーが発生した場合それを送信側や受信側に知
らせることができない。
示すＶＧＡフィーチャ・コネクタにおいては、データ転
送中にエラーが発生した場合それを送信側や受信側に知
らせることができない。
【０００８】図３に示すＩＳＡバスにおいては、データ
転送の時に使用する制御信号線が多くなり、システムが
複雑化する（ＩＳＡバス等については、文献「ブートス
トラップ Ｂｏｏｔ Ｓｔｒａｐ、Ｐｒｏｊｅｃｔ−
２、No.４、１９９３年７月特集ＰＣアーキテクチャと
ハードウェアの研究」参照）。
転送の時に使用する制御信号線が多くなり、システムが
複雑化する（ＩＳＡバス等については、文献「ブートス
トラップ Ｂｏｏｔ Ｓｔｒａｐ、Ｐｒｏｊｅｃｔ−
２、No.４、１９９３年７月特集ＰＣアーキテクチャと
ハードウェアの研究」参照）。
【０００９】上記したように従来のデータ転送に用いら
れているシステムバス、ローカルバスでは、データ転送
用の制御信号線の本数が多く、データ転送の状態が複雑
になると共に、システム自体も複雑化するという問題点
があった。
れているシステムバス、ローカルバスでは、データ転送
用の制御信号線の本数が多く、データ転送の状態が複雑
になると共に、システム自体も複雑化するという問題点
があった。
【００１０】一方、ＶＧＡフィーチャコネクタは、制御
信号線の本数は少なく、単純にデータを転送できるが、
データ転送中や送信側、受信側でエラーが発生した時に
通知する方法がなく、最悪の場合、バスのストールとい
った現象が起こるという問題点があった。
信号線の本数は少なく、単純にデータを転送できるが、
データ転送中や送信側、受信側でエラーが発生した時に
通知する方法がなく、最悪の場合、バスのストールとい
った現象が起こるという問題点があった。
【００１１】従って、本発明は、上記問題点を解消し、
複雑な制御信号によるシステム自体の複雑化を回避する
と共に、制御信号を単純化した際におけるエラー発生の
通知不能を回避するデータ転送方式を提供することを目
的とする。
複雑な制御信号によるシステム自体の複雑化を回避する
と共に、制御信号を単純化した際におけるエラー発生の
通知不能を回避するデータ転送方式を提供することを目
的とする。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、データ転送用のバスで相互に接続される
送信側システムと受信側システムとの間のデータの転送
を制御するデータ転送方式において、ｎビット（但しｎ
は所定の正整数）のデータ信号と、基準クロック信号
と、データ転送の開始を通知するためのスタート信号
と、前記データ信号の有効区間を示すイネーブル信号
と、データ転送の終了を知らせるエンド信号と、を備
え、前記スタート信号と、前記イネーブル信号と、前記
エンド信号との論理レベルの組み合せによりデータ転送
の状態を前記送信側システム及び／又は前記受信側シス
テムに通知することを特徴とするデータ転送方式を提供
する。
め、本発明は、データ転送用のバスで相互に接続される
送信側システムと受信側システムとの間のデータの転送
を制御するデータ転送方式において、ｎビット（但しｎ
は所定の正整数）のデータ信号と、基準クロック信号
と、データ転送の開始を通知するためのスタート信号
と、前記データ信号の有効区間を示すイネーブル信号
と、データ転送の終了を知らせるエンド信号と、を備
え、前記スタート信号と、前記イネーブル信号と、前記
エンド信号との論理レベルの組み合せによりデータ転送
の状態を前記送信側システム及び／又は前記受信側シス
テムに通知することを特徴とするデータ転送方式を提供
する。
【００１３】本発明においては、好ましくは、前記基準
クロック信号が前記送信側から前記バスに送出されるこ
とを特徴とする。
クロック信号が前記送信側から前記バスに送出されるこ
とを特徴とする。
【００１４】また、本発明においては、好ましくは、前
記スタート信号と、前記イネーブル信号と、前記エンド
信号との論理レベルの組み合せにより、データ転送の開
始、データ転送の終了、前記バス上のデータの有効区
間、ウエイト要求の発生、及びデータ転送時のエラー発
生を含む複数の事象を通知することを特徴とする。
記スタート信号と、前記イネーブル信号と、前記エンド
信号との論理レベルの組み合せにより、データ転送の開
始、データ転送の終了、前記バス上のデータの有効区
間、ウエイト要求の発生、及びデータ転送時のエラー発
生を含む複数の事象を通知することを特徴とする。
【００１５】さらに、本発明においては、好ましくは、
前記送信側システムから受信側システムにデータを転送
する際に、前記送信側システムが、前記スタート信号を
所定期間分アクティブとした後に、前記データ信号を出
力するとともに前記イネーブル信号をアクティブとして
データが有効であることを前記受信側システムに通知す
ることを特徴とする。
前記送信側システムから受信側システムにデータを転送
する際に、前記送信側システムが、前記スタート信号を
所定期間分アクティブとした後に、前記データ信号を出
力するとともに前記イネーブル信号をアクティブとして
データが有効であることを前記受信側システムに通知す
ることを特徴とする。
【００１６】さらにまた、本発明においては、好ましく
は、前記送信側システムから受信側システムにデータを
転送する際において、データ転送終了時に、前記送信側
システムが前記スタート信号をアクティブとし、前記受
信側システムが該スタート信号の変化を検出して、前記
エンド信号をアクティブとし、前記スタート信号及び前
記エンド信号が同時にアクティブ状態にある時をデータ
転送終了とすることを特徴とする。
は、前記送信側システムから受信側システムにデータを
転送する際において、データ転送終了時に、前記送信側
システムが前記スタート信号をアクティブとし、前記受
信側システムが該スタート信号の変化を検出して、前記
エンド信号をアクティブとし、前記スタート信号及び前
記エンド信号が同時にアクティブ状態にある時をデータ
転送終了とすることを特徴とする。
【００１７】そして、本発明においては、好ましくは、
前記送信側システムから受信側システムにデータを転送
する際に、前記イネーブル信号がアクティブ状態の時に
前記受信側システムが前記エンド信号をアクティブとし
て前記送信側システムにウエイトを要求するようにした
ことを特徴とする。
前記送信側システムから受信側システムにデータを転送
する際に、前記イネーブル信号がアクティブ状態の時に
前記受信側システムが前記エンド信号をアクティブとし
て前記送信側システムにウエイトを要求するようにした
ことを特徴とする。
【００１８】また、本発明においては、好ましくは、前
記送信側システムから受信側システムにデータを転送す
る際に、前記イネーブル信号がアクティブ状態の時に前
記送信側システム又は受信側システムが前記スタート信
号又はエンド信号をアクティブとしてデータ転送時のエ
ラー発生事象を相手に通知することを特徴とする。
記送信側システムから受信側システムにデータを転送す
る際に、前記イネーブル信号がアクティブ状態の時に前
記送信側システム又は受信側システムが前記スタート信
号又はエンド信号をアクティブとしてデータ転送時のエ
ラー発生事象を相手に通知することを特徴とする。
【００１９】
【作用】本発明によれば、３本の制御信号の論理値の組
み合せにより、データ転送の状態を送信側システムと受
信側システムへ通知するように構成したことにより、制
御信号線の本数が多くデータ転送の状態が複雑になり、
システム自体も複雑になるという従来の問題点と、制御
信号線の本数が少ないためにエラーの発生を通知するこ
とができないという従来の問題点とを同時に解消し、パ
ーソナルコンピュータやワークステーション等に好適な
データ転送方式を提供するものである。
み合せにより、データ転送の状態を送信側システムと受
信側システムへ通知するように構成したことにより、制
御信号線の本数が多くデータ転送の状態が複雑になり、
システム自体も複雑になるという従来の問題点と、制御
信号線の本数が少ないためにエラーの発生を通知するこ
とができないという従来の問題点とを同時に解消し、パ
ーソナルコンピュータやワークステーション等に好適な
データ転送方式を提供するものである。
【００２０】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。図１は、本発明の一実施例を説明するためのタ
イミングチャートである。
明する。図１は、本発明の一実施例を説明するためのタ
イミングチャートである。
【００２１】本実施例に係るバス信号線は、タイミング
の基準となるクロック信号ＣＬＫと、ｎビット（但し、
ｎは所定の正整数）の幅を持つデータ信号ＤＡＴＡと、
データの有効／無効を示すイネーブル信号ＤＡＶと、ス
タート信号ＳＯＤと、エンド信号ＥＯＤとから構成され
ている。このうち、イネーブル信号ＤＡＶ、スタート信
号ＳＯＤ、エンド信号ＥＯＤは制御信号として後述する
所定の機能を遂行する。
の基準となるクロック信号ＣＬＫと、ｎビット（但し、
ｎは所定の正整数）の幅を持つデータ信号ＤＡＴＡと、
データの有効／無効を示すイネーブル信号ＤＡＶと、ス
タート信号ＳＯＤと、エンド信号ＥＯＤとから構成され
ている。このうち、イネーブル信号ＤＡＶ、スタート信
号ＳＯＤ、エンド信号ＥＯＤは制御信号として後述する
所定の機能を遂行する。
【００２２】本実施例におけるデータ転送の動作を以下
に説明する。
に説明する。
【００２３】本実施例においては、データの送信側より
受信側へクロック信号ＣＬＫは常に出力されており、デ
ータの送信側と受信側は、クロック信号ＣＬＫを基準と
して動作する。
受信側へクロック信号ＣＬＫは常に出力されており、デ
ータの送信側と受信側は、クロック信号ＣＬＫを基準と
して動作する。
【００２４】データ転送を開始するには、まず、送信側
がスタート信号ＳＯＤをクロック信号ＣＬＫの１サイク
ル分だけＬｏｗレベルにする。
がスタート信号ＳＯＤをクロック信号ＣＬＫの１サイク
ル分だけＬｏｗレベルにする。
【００２５】受信側は、スタート信号スタート信号がＬ
ｏｗレベルになったことを検出して、受信の準備を行な
う。
ｏｗレベルになったことを検出して、受信の準備を行な
う。
【００２６】次に、送信側は、データ信号ＤＡＴＡを出
力すると同時に、イネーブル信号ＤＡＶをＬｏｗレベル
にして、データが有効であることを示す。
力すると同時に、イネーブル信号ＤＡＶをＬｏｗレベル
にして、データが有効であることを示す。
【００２７】受信側は、このイネーブル信号ＤＡＶがＬ
ｏｗレベルになっている時のデータ信号ＤＡＴＡを受信
する。
ｏｗレベルになっている時のデータ信号ＤＡＴＡを受信
する。
【００２８】この時、受信側で準備がととのってない場
合には、イネーブル信号ＤＡＶがＬｏｗレベルになって
いる時に、受信側よりエンド信号ＥＯＤをＬｏｗレベル
とする。
合には、イネーブル信号ＤＡＶがＬｏｗレベルになって
いる時に、受信側よりエンド信号ＥＯＤをＬｏｗレベル
とする。
【００２９】ここで、送信側は、エンド信号ＥＯＤがＬ
ｏｗレベルになっている時間区間だけ、出力中のデータ
信号ＤＡＴＡとイネーブル信号ＤＡＶをＬｏｗレベルに
したまま出力し続け、受信側が受信準備がととのいエン
ド信号ＥＯＤをＨｉｇｈレベルにされた後にクロック信
号ＣＬＫの１サイクル分までの間データ信号ＤＡＴＡを
有効にしておき、イネーブル信号ＤＡＶをＬｏｗレベル
にしておく。
ｏｗレベルになっている時間区間だけ、出力中のデータ
信号ＤＡＴＡとイネーブル信号ＤＡＶをＬｏｗレベルに
したまま出力し続け、受信側が受信準備がととのいエン
ド信号ＥＯＤをＨｉｇｈレベルにされた後にクロック信
号ＣＬＫの１サイクル分までの間データ信号ＤＡＴＡを
有効にしておき、イネーブル信号ＤＡＶをＬｏｗレベル
にしておく。
【００３０】そして、受信側はこの１サイクル分の時に
データを受信することになる。
データを受信することになる。
【００３１】送信側は、上記のように、受信側からのウ
エイト要求（エンド信号ＥＯＤがＬｏｗレベル）が入ら
ない場合、通常、クロック信号ＣＬＫの１サイクルで一
つのデータ転送（ｎビット並列データ転送）を終了させ
る。
エイト要求（エンド信号ＥＯＤがＬｏｗレベル）が入ら
ない場合、通常、クロック信号ＣＬＫの１サイクルで一
つのデータ転送（ｎビット並列データ転送）を終了させ
る。
【００３２】そして、次のデータ転送をするために、ク
ロック信号ＣＬＫの１サイクル後に、新たにデータ信号
ＤＡＴＡを出力するとともにイネーブル信号ＤＡＶをＬ
ｏｗレベルにする。
ロック信号ＣＬＫの１サイクル後に、新たにデータ信号
ＤＡＴＡを出力するとともにイネーブル信号ＤＡＶをＬ
ｏｗレベルにする。
【００３３】この１サイクルごとに、イネーブル信号Ｄ
ＡＶをＨｉｇｈレベル→Ｌｏｗレベル→Ｈｉｇｈレベル
にする繰り返し動作を行なうごとに、新しいデータが送
信側より受信側へ順次転送されることになる。
ＡＶをＨｉｇｈレベル→Ｌｏｗレベル→Ｈｉｇｈレベル
にする繰り返し動作を行なうごとに、新しいデータが送
信側より受信側へ順次転送されることになる。
【００３４】送信側が最後のデータを出力した１サイク
ル後に、再度スタート信号ＳＯＤをＬｏｗレベルにす
る。
ル後に、再度スタート信号ＳＯＤをＬｏｗレベルにす
る。
【００３５】受信側は、この２度目のスタート信号ＳＯ
ＤがＬｏｗレベルになったことを受けて、エンド信号Ｅ
ＯＤをＬｏｗレベルにする。
ＤがＬｏｗレベルになったことを受けて、エンド信号Ｅ
ＯＤをＬｏｗレベルにする。
【００３６】スタート信号ＳＯＤとエンド信号ＥＯＤの
両方がともにＬｏｗレベルになった時が、データ転送の
終了事象を表わすことになり、送信側、受信側はともに
次のデータ転送に備えることになる。
両方がともにＬｏｗレベルになった時が、データ転送の
終了事象を表わすことになり、送信側、受信側はともに
次のデータ転送に備えることになる。
【００３７】表１を参照して、スタート信号ＳＯＤと、
イネーブル信号ＤＡＶと、エンド信号ＥＯＤの各信号の
論理値の組み合わせによるデータ転送に関する機能の割
り当てを説明する。なお、表１の「Ｈ」はＨｉｇｈレベ
ル、「Ｌ」はＬｏｗレベルを示している。
イネーブル信号ＤＡＶと、エンド信号ＥＯＤの各信号の
論理値の組み合わせによるデータ転送に関する機能の割
り当てを説明する。なお、表１の「Ｈ」はＨｉｇｈレベ
ル、「Ｌ」はＬｏｗレベルを示している。
【００３８】本実施例における制御信号の論理値の組み
合わせの各状態の意味の説明をする。
合わせの各状態の意味の説明をする。
【００３９】イネーブル信号ＤＡＶ（単に「ＤＡＶ」と
もいう）、スタート信号ＳＯＤ（単に「ＳＯＤ」ともい
う）、エンド信号ＥＯＤ（単に「ＥＯＤ」ともいう）が
全てＨｉｇｈレベルの時は、動作していない状態を示し
ている。
もいう）、スタート信号ＳＯＤ（単に「ＳＯＤ」ともい
う）、エンド信号ＥＯＤ（単に「ＥＯＤ」ともいう）が
全てＨｉｇｈレベルの時は、動作していない状態を示し
ている。
【００４０】ＤＡＶ、ＥＯＤがともにＨｉｇｈレベル
で、ＳＯＤがＬｏｗレベルの時は、データ転送の開始を
表わしている。
で、ＳＯＤがＬｏｗレベルの時は、データ転送の開始を
表わしている。
【００４１】ＳＯＤ、ＥＯＤがともにＨｉｇｈレベル
で、ＤＡＶがＬｏｗレベルの時は、データ信号ＤＡＴＡ
が有効であることを表わしている。
で、ＤＡＶがＬｏｗレベルの時は、データ信号ＤＡＴＡ
が有効であることを表わしている。
【００４２】ＤＡＶがＨｉｇｈレベルで、ＳＯＤ、ＥＯ
ＤがともにＬｏｗレベルの時は、データ転送の終了を表
わしている。
ＤがともにＬｏｗレベルの時は、データ転送の終了を表
わしている。
【００４３】ＤＡＶ、ＥＯＤがともにＬｏｗレベルで、
ＳＯＤがＨｉｇｈレベルの時は、データ転送に受信側よ
りウエイト（ＷＡＩＴ）をかけていることを表わしてい
る。
ＳＯＤがＨｉｇｈレベルの時は、データ転送に受信側よ
りウエイト（ＷＡＩＴ）をかけていることを表わしてい
る。
【００４４】ＤＡＶ、ＳＯＤがともにＬｏｗレベルで、
ＥＯＤがＨｉｇｈレベルの時は、データ転送中に送信側
でエラーが起こったことを表わしている。
ＥＯＤがＨｉｇｈレベルの時は、データ転送中に送信側
でエラーが起こったことを表わしている。
【００４５】ＤＡＶ、ＳＯＤ、ＥＯＤがすべてＬｏｗレ
ベルの時は、データ転送中に、送受信両方でエラーが起
ったことを表わしている。
ベルの時は、データ転送中に、送受信両方でエラーが起
ったことを表わしている。
【００４６】ＤＡＶ、ＳＯＤがともにＨｉｇｈレベル
で、ＥＯＤがＬｏｗレベルの時は、受信側でエラーが起
こったことを表わしている。
で、ＥＯＤがＬｏｗレベルの時は、受信側でエラーが起
こったことを表わしている。
【００４７】これにより、データ転送の状態を送信側と
受信側双方が把握できるようにされており、エラーが発
生した時には、データ転送を終了させ、修正処理が行な
えることになる。
受信側双方が把握できるようにされており、エラーが発
生した時には、データ転送を終了させ、修正処理が行な
えることになる。
【００４８】以上、本発明を上記実施例に即して説明し
たが、本発明は上記態様にのみ限定されず、各種態様を
含むことは勿論である。例えば、上記実施例で説明した
各信号の論理レベルの関係はあくまで一例を示すもので
あり、本発明を何等限定するものではない。
たが、本発明は上記態様にのみ限定されず、各種態様を
含むことは勿論である。例えば、上記実施例で説明した
各信号の論理レベルの関係はあくまで一例を示すもので
あり、本発明を何等限定するものではない。
【００４９】
【表１】
【００５０】
【発明の効果】以上説明したように、本発明は、データ
転送時に基準となるクロック信号と、データ転送のスタ
ートを知らせるスタート信号と、データの有効区間を示
すイネーブル信号と、データ転送の終了を知らせるエン
ド信号の３本の制御信号と、ｎビットのデータ信号を有
し、３本の制御信号の論理値の組み合せにより、データ
転送の状態を送信側システムと受信側システムへ通知す
るような構成としたことにより、データ転送の制御を簡
易化すると共に、所望のエラープロトコルを実装するこ
とができるという利点を有する。このため、本発明によ
れば、制御信号線の本数が多くデータ転送の状態が複雑
になりシステム自体も複雑化するという前記従来例の問
題点と、制御信号線の本数が少ないためにエラーの発生
を通知することができないという前記従来例の問題点と
を同時に解消し、パーソナルコンピュータ、ワークステ
ーションにおける、エラー処理を含む高速バス転送を容
易に実現するという効果を有する。
転送時に基準となるクロック信号と、データ転送のスタ
ートを知らせるスタート信号と、データの有効区間を示
すイネーブル信号と、データ転送の終了を知らせるエン
ド信号の３本の制御信号と、ｎビットのデータ信号を有
し、３本の制御信号の論理値の組み合せにより、データ
転送の状態を送信側システムと受信側システムへ通知す
るような構成としたことにより、データ転送の制御を簡
易化すると共に、所望のエラープロトコルを実装するこ
とができるという利点を有する。このため、本発明によ
れば、制御信号線の本数が多くデータ転送の状態が複雑
になりシステム自体も複雑化するという前記従来例の問
題点と、制御信号線の本数が少ないためにエラーの発生
を通知することができないという前記従来例の問題点と
を同時に解消し、パーソナルコンピュータ、ワークステ
ーションにおける、エラー処理を含む高速バス転送を容
易に実現するという効果を有する。
【図１】本発明の一実施例を説明するタイミングチャー
トである。
トである。
【図２】ＶＧＡフィーチャ・コネクタの動作を示すタイ
ミングチャートである。
ミングチャートである。
【図３】ＩＳＡバスのＩ／Ｏリード動作を示すタイミン
グチャートである。
グチャートである。
ＣＬＫ クロック信号 ＤＡＴＡ ｎビットのデータ信号 ＤＡＶ イネーブル信号 ＳＯＤ スタート信号 ＥＯＤ エンド信号 ＤＡＣ−ＣＬＫ クロック信号 Ｃ0−Ｃ7 ８ビットデータ信号 ＤＡＣ−Ｂｌｋ ブランク信号 Ｈｓｙ Ｈシンク信号 Ｖｓｙ Ｖシンク信号 ＳＹＣＬＫ クロック信号 ＢＡＬＥ アドレスラッチ信号 ＡＥＮ イネーブル信号 ＳＡ19−０ 20ビットアドレス信号 ＩＯＲ Ｉ／Ｏリード信号 ＲＤＹ レディ信号 ＤＡＴＡ15−０ 16ビットデータ信号
Claims (7)
- 【請求項１】データ転送用のバスで相互に接続される送
信側システムと受信側システムとの間のデータの転送を
制御するデータ転送方式において、 ｎビット（但しｎは所定の正整数）のデータ信号と、 基準クロック信号と、 データ転送の開始を通知するためのスタート信号と、 前記データ信号の有効区間を示すイネーブル信号と、 データ転送の終了を知らせるエンド信号と、 を備え、 前記スタート信号と、前記イネーブル信号と、前記エン
ド信号との論理レベルの組み合せによりデータ転送の状
態を前記送信側システム及び／又は前記受信側システム
に通知することを特徴とするデータ転送方式。 - 【請求項２】前記基準クロック信号が前記送信側から前
記バスに送出されることを特徴とする請求項１記載のデ
ータ転送方式。 - 【請求項３】前記スタート信号と、前記イネーブル信号
と、前記エンド信号との論理レベルの組み合せにより、
データ転送の開始、データ転送の終了、前記バス上のデ
ータの有効区間、ウエイト要求の発生、及びデータ転送
時のエラー発生を含む複数の事象を通知することを特徴
とする請求項１記載のデータ転送方式。 - 【請求項４】前記送信側システムから受信側システムに
データを転送する際に、前記送信側システムが、前記ス
タート信号を所定期間分アクティブとした後に、前記デ
ータ信号を出力するとともに前記イネーブル信号をアク
ティブとしてデータが有効であることを前記受信側シス
テムに通知することを特徴とする請求項１記載のデータ
転送方式。 - 【請求項５】前記送信側システムから受信側システムに
データを転送する際において、データ転送終了時に、前
記送信側システムが前記スタート信号をアクティブと
し、前記受信側システムが該スタート信号の変化を検出
して、前記エンド信号をアクティブとし、前記スタート
信号及び前記エンド信号が同時にアクティブ状態にある
時をデータ転送終了とすることを特徴とする請求項１記
載のデータ転送方式。 - 【請求項６】前記送信側システムから受信側システムに
データを転送する際に、前記イネーブル信号がアクティ
ブ状態の時に、前記受信側システムが前記エンド信号を
アクティブとして前記送信側システムにウエイトを要求
するようにしたことを特徴とする請求項１記載のデータ
転送方式。 - 【請求項７】前記送信側システムから受信側システムに
データを転送する際に、前記イネーブル信号がアクティ
ブ状態の時に、前記送信側システム又は受信側システム
が前記スタート信号又はエンド信号をアクティブとして
データ転送時のエラー発生事象を相手に通知することを
特徴とする請求項１記載のデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18073195A JPH096724A (ja) | 1995-06-23 | 1995-06-23 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18073195A JPH096724A (ja) | 1995-06-23 | 1995-06-23 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH096724A true JPH096724A (ja) | 1997-01-10 |
Family
ID=16088325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18073195A Pending JPH096724A (ja) | 1995-06-23 | 1995-06-23 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH096724A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421660A (en) * | 1987-07-17 | 1989-01-25 | Fujitsu Ltd | Asynchronous data transfer system |
| JPH06214950A (ja) * | 1993-01-21 | 1994-08-05 | Hitachi Ltd | 情報処理装置用バス |
-
1995
- 1995-06-23 JP JP18073195A patent/JPH096724A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6421660A (en) * | 1987-07-17 | 1989-01-25 | Fujitsu Ltd | Asynchronous data transfer system |
| JPH06214950A (ja) * | 1993-01-21 | 1994-08-05 | Hitachi Ltd | 情報処理装置用バス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392422A (en) | Source synchronized metastable free bus | |
| EP0071747B1 (en) | Self-pacing serial keyboard interface for data processing system | |
| US4373183A (en) | Bus interface units sharing a common bus using distributed control for allocation of the bus | |
| EP0576240B1 (en) | Computer system and system expansion unit | |
| US6247082B1 (en) | Method and circuit for providing handshaking to transact information across multiple clock domains | |
| CN1199117C (zh) | 信源同步及公共时钟协议中的数据传输 | |
| US6735658B1 (en) | System and method for combining computer video and remote universal serial bus in an extended cable | |
| US4488226A (en) | Method and apparatus for high speed asynchronous serial data transfer | |
| JP6517243B2 (ja) | リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース | |
| US6134625A (en) | Method and apparatus for providing arbitration between multiple data streams | |
| US6412030B1 (en) | System and method to optimize read performance while accepting write data in a PCI bus architecture | |
| US5699516A (en) | Method and apparatus for implementing a in-order termination bus protocol within a data processing system | |
| US20210240650A1 (en) | Methods and devices for extending usb 3.0-compliant communication over an extension medium | |
| KR20030033040A (ko) | 인터페이스 디바이스 및 이를 포함하는 디바이스 및 통신방법 | |
| US6598104B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| US20030131173A1 (en) | Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices | |
| US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| JP2857524B2 (ja) | データ転送方式 | |
| JPH096724A (ja) | データ転送方式 | |
| US6463490B1 (en) | Dual data rate transfer on PCI bus | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| EP0829095B1 (en) | Method and apparatus for reducing latency time on an interface by overlapping transmitted packets | |
| RU2256949C2 (ru) | Способ и устройство дифференциального стробирования на коммуникационной шине | |
| JPS59177629A (ja) | デ−タ転送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970819 |