JPH0968557A - Burn-in board - Google Patents

Burn-in board

Info

Publication number
JPH0968557A
JPH0968557A JP7223446A JP22344695A JPH0968557A JP H0968557 A JPH0968557 A JP H0968557A JP 7223446 A JP7223446 A JP 7223446A JP 22344695 A JP22344695 A JP 22344695A JP H0968557 A JPH0968557 A JP H0968557A
Authority
JP
Japan
Prior art keywords
pin
burn
socket
board
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7223446A
Other languages
Japanese (ja)
Inventor
Tsuyoshi Yamada
強 山田
Hirotaka Kakiuchi
裕隆 垣内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7223446A priority Critical patent/JPH0968557A/en
Publication of JPH0968557A publication Critical patent/JPH0968557A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Connecting Device With Holders (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 製作に要する負担が小さいバーンインボード
を得る。 【解決手段】 基板2は、バーンイン試験を行うための
装置から供給される電源,GNDがそれぞれ接続される
コネクタ3a,3b、並びにこのコネクタ3a,3bと
電気的にそれぞれ接続されているスルーホール5a,5
bを有する。この基板2にソケット4を取り付ける際、
スルーホール5a,5bが半導体集積回路1の電源ピン
6a,GNDピン6bにそれぞれ電気的に接続されるよ
うに、ソケット4のピン7a,ピン7bとスルーホール
5a,5bとをそれぞれ別部品としての接続ピン8によ
って接続する。このため、バーンインボードの製作が簡
単で、また、再利用が可能なため、バーンインボードを
安価に実現できる。
(57) [Abstract] [PROBLEMS] To obtain a burn-in board with a small load required for manufacturing. A substrate (2) has connectors (3a, 3b) to which a power source supplied from an apparatus for performing a burn-in test and GND are respectively connected, and through holes (5a) electrically connected to the connectors (3a, 3b). , 5
b. When mounting the socket 4 on this board 2,
The pins 7a and 7b of the socket 4 and the through holes 5a and 5b are provided as separate parts so that the through holes 5a and 5b are electrically connected to the power supply pin 6a and the GND pin 6b of the semiconductor integrated circuit 1, respectively. Connection is made by connecting pin 8. Therefore, the burn-in board can be manufactured easily and can be reused, so that the burn-in board can be realized at low cost.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積回路のバ
ーンイン試験に用いるバーンインボードに関し、特にそ
の製作が容易なバーンインボードに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a burn-in board used for a burn-in test of a semiconductor integrated circuit, and more particularly to a burn-in board which can be easily manufactured.

【0002】[0002]

【従来の技術】図17は従来のバーンインボードを示す
表面図、図18はその裏面図である。図17及び図18
において、1はバーンイン試験の対象である半導体集積
回路、2はバーンインボードの本体である基板、3a,
3bは基板2の端に取り付けられていてバーンイン試験
を行うためのバーンイン装置からバーンインボードへそ
れぞれ電源,GND(グランド)を供給するためのイン
ターフェイスであるコネクタ、4は半導体集積回路1を
固定して基板2に装着されることにより半導体集積回路
1とバーンイン装置からの電源,GNDとをそれぞれコ
ネクタ3a,コネクタ3b及び基板2の配線10a,1
0bを介して電気的に接続するためのソケット、5はソ
ケット4のピンの間隔と等しい間隔で基板2に配設され
たスルーホール、7a,7bは基板2のスルーホール5
に挿入固定されるソケット4のピン、10a,10bは
プリント配線等によって基板2の裏面上に設けられ、そ
れぞれコネクタ3a,コネクタ3bに電気的に接続され
ている配線である。なお、ソケット4に半導体集積回路
1を差し込んだ状態において、ピン7aは半導体集積回
路1の電源ピンと電気的に接続されるピンを示し、ピン
7bは半導体集積回路1のGNDピンと電気的に接続さ
れるピンを示す。
17 is a front view showing a conventional burn-in board, and FIG. 18 is a rear view thereof. 17 and 18
In the figure, 1 is a semiconductor integrated circuit which is a burn-in test target, 2 is a substrate which is a main body of the burn-in board, 3a,
Reference numeral 3b denotes a connector which is attached to an end of the substrate 2 and which is an interface for supplying power and GND (ground) from a burn-in device for performing a burn-in test to the burn-in board, and 4 fixes the semiconductor integrated circuit 1. When mounted on the substrate 2, the semiconductor integrated circuit 1, the power source from the burn-in device, and the GND are connected to the connector 3a, the connector 3b, and the wirings 10a and 1 of the substrate 2, respectively.
Sockets for electrical connection via 0b, 5 are through holes arranged on the substrate 2 at an interval equal to the pin interval of the socket 4, and 7a and 7b are through holes 5 on the substrate 2.
The pins 10a, 10b of the socket 4 which are inserted and fixed in the wiring are wirings which are provided on the back surface of the substrate 2 by a printed wiring or the like and electrically connected to the connectors 3a and 3b, respectively. When the semiconductor integrated circuit 1 is inserted in the socket 4, the pin 7a indicates a pin electrically connected to the power supply pin of the semiconductor integrated circuit 1, and the pin 7b is electrically connected to the GND pin of the semiconductor integrated circuit 1. Indicates a pin.

【0003】次にバーンインボードの製作の工程につい
て説明する。まず、ソケット4のピンをスルーホール5
に通してソケット4を基板2の表面に取り付ける。次
に、基板2の裏面に突き出たピン7a,ピン7bの先端
をそれぞれ配線10a,配線10bに半田付して、電気
的に配線10a,配線10bと接続すると供に、ソケッ
ト4を基板2の表面から取れないように固定すると、図
17及び図18に示すバーンインボードが完成する。
Next, the process of manufacturing the burn-in board will be described. First of all, the pins of the socket 4 are connected to the through holes 5
The socket 4 is attached to the surface of the substrate 2 by passing through. Next, the tips of the pins 7a and 7b projecting from the back surface of the board 2 are soldered to the wirings 10a and 10b, respectively, and electrically connected to the wirings 10a and 10b, and the socket 4 of the board 2 is attached. When fixed so that it cannot be removed from the surface, the burn-in board shown in FIGS. 17 and 18 is completed.

【0004】次にバーンイン試験について説明する。図
17に示すようにソケット4に半導体集積回路1を差し
込み、バーンイン装置が供給する電源とコネクタ3aと
を電気的に接続し、バーンイン装置からのGNDとコネ
クタ3bとを電気的に接続する。この状態で半導体集積
回路1のバーンイン試験を行う。
Next, the burn-in test will be described. As shown in FIG. 17, the semiconductor integrated circuit 1 is inserted into the socket 4, the power supply supplied by the burn-in device and the connector 3a are electrically connected, and the GND from the burn-in device and the connector 3b are electrically connected. In this state, the burn-in test of the semiconductor integrated circuit 1 is performed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
バーンインボードは以上のように構成されているため、
品種の異なる半導体集積回路1に対応するバーンインボ
ードを製作するごとに、例えばソケット4のピン7a,
7bと配線10a,10bとを接続するために製作の負
担の大きい半田付等を行なわなければならず、バーンイ
ンボードの製作に要する負担が大きいという問題点があ
り、近年の多品種少量生産に伴い製作に要する負担は増
大する一方である。
However, since the conventional burn-in board is constructed as described above,
Each time a burn-in board corresponding to a semiconductor integrated circuit 1 of a different type is manufactured, for example, the pins 7a of the socket 4,
7b and the wirings 10a and 10b must be soldered, which is a heavy manufacturing burden, and thus there is a problem that the burden required to manufacture a burn-in board is large. The burden of production is increasing.

【0006】本発明はこのような問題点を解決するため
になされたものであり、製作に要する負担が小さいバー
ンインボードを得ることを目的とする。
The present invention has been made in order to solve the above problems, and an object thereof is to obtain a burn-in board with a small load required for manufacturing.

【0007】[0007]

【課題を解決するための手段】本発明の請求項1に係る
課題解決手段は、半導体集積回路のバーンイン試験に用
いられるバーンインボードであって、前記バーンインボ
ードの本体である基板と、前記基板に設けられ、前記バ
ーンイン試験を行うための装置から供給される電位と電
気的に接続される複数のスルーホールと、前記半導体集
積回路を固定し、前記半導体集積回路のピンと電気的に
接続されるピンを有するソケットと、一端は前記基板の
前記スルーホールに挿入されることにより当該スルーホ
ールと電気的に接続され、他端には前記ソケットの前記
ピンが挿入されることにより当該ピンと電気的に接続さ
れる接続ピンとを備える。
According to a first aspect of the present invention, there is provided a burn-in board used for a burn-in test of a semiconductor integrated circuit, the substrate being a main body of the burn-in board and the substrate. A plurality of through holes that are provided and that are electrically connected to the potential supplied from the device for performing the burn-in test, and pins that fix the semiconductor integrated circuit and that are electrically connected to the pins of the semiconductor integrated circuit. And a socket having one end electrically connected to the through hole by being inserted into the through hole of the substrate, and the other end being electrically connected to the pin by inserting the pin of the socket. And a connection pin to be connected.

【0008】本発明の請求項2に係る課題解決手段は、
半導体集積回路のバーンイン試験に用いられるバーンイ
ンボードであって、前記バーンイン試験を行うための装
置から供給される電位と電気的に接続される導電層を内
部に有する前記バーンインボードの本体である基板と、
前記基板の表面から前記導電層が露出するまで開けられ
た複数のスルーホールと、前記半導体集積回路を固定
し、前記半導体集積回路のピンと電気的に接続されかつ
先端が伸縮するピンを有し、前記基板の表面に所定の位
置に固定した状態で、前記ピンが伸びてその先端が前記
スルーホールの底面の前記導電層に当接することにより
当該導電層と電気的に接続されるソケットとを備える。
[0008] The problem solving means according to claim 2 of the present invention is as follows.
A burn-in board used for a burn-in test of a semiconductor integrated circuit, the substrate being a main body of the burn-in board having a conductive layer electrically connected to a potential supplied from an apparatus for performing the burn-in test. ,
A plurality of through holes opened until the conductive layer is exposed from the surface of the substrate, fixing the semiconductor integrated circuit, and having a pin electrically connected to a pin of the semiconductor integrated circuit and having a tip extending and contracting, A socket electrically connected to the conductive layer by extending the pin and contacting the tip of the pin with the conductive layer on the bottom surface of the through hole in a state of being fixed to a predetermined position on the surface of the substrate. .

【0009】本発明の請求項3に係る課題解決手段にお
いて、前記ソケットは、前記半導体集積回路を固定し、
前記半導体集積回路のピンと電気的に接続される伸縮し
ないピンを有するソケット本体と、一端が前記ソケット
本体の前記伸縮しないピンを挿入されることにより当該
ピンと電気的に接続され、他端が伸縮自在に構成される
ことにより前記伸縮しないピンを前記先端が伸縮するピ
ンに変換する導電性のコネクタとを備える。
In the problem solving means according to claim 3 of the present invention, the socket fixes the semiconductor integrated circuit,
A socket body having a non-stretchable pin electrically connected to a pin of the semiconductor integrated circuit, and one end of which is electrically connected to the pin by inserting the non-stretchable pin of the socket body, and the other end of which is flexible. And a conductive connector that converts the pin that does not expand and contract into a pin that expands and contracts at the tip.

【0010】本発明の請求項4に係る課題解決手段は、
半導体集積回路のバーンイン試験に用いられるバーンイ
ンボードであって、前記バーンインボードの本体である
基板と、前記基板に設けられた複数のスルーホールと、
前記基板に設けられ、各前記スルーホールと前記バーン
イン試験を行うための装置から供給される電位とを電気
的に接続している分岐配線と、前記半導体集積回路を固
定し、前記半導体集積回路のピンと電気的に接続される
ピンを有するソケットとを備え、前記ソケットの前記ピ
ンを前記スルーホールに挿入して電気的に接続し、複数
の前記分岐配線のいくつかを電気的に切断して、前記半
導体集積回路の所望の前記ピンに前記電位を供給できる
ように製作される。
[0010] The problem solving means according to claim 4 of the present invention is:
A burn-in board used for a burn-in test of a semiconductor integrated circuit, the substrate being a main body of the burn-in board, a plurality of through holes provided in the substrate,
Branch wirings provided on the substrate and electrically connecting the through holes and the potential supplied from the device for performing the burn-in test, and the semiconductor integrated circuit are fixed, and the semiconductor integrated circuit is fixed. A socket having a pin electrically connected to a pin, the pin of the socket is inserted into the through hole to be electrically connected, and some of the plurality of branch wirings are electrically cut, The semiconductor integrated circuit is manufactured so that the desired potential can be supplied to the desired pin of the semiconductor integrated circuit.

【0011】[0011]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.図1は本発明の実施の形態1におけるバ
ーンインボードの斜め断面構成図である。図1におい
て、1はバーンイン試験の対象である半導体集積回路、
2はバーンインボードの本体である基板、3a,3bは
基板2の端に取り付けられていてバーンイン試験を行う
ためのバーンイン装置からバーンインボードへそれぞれ
電源,GNDを供給するためのインターフェイスである
コネクタ、4は半導体集積回路1を固定して基板2に装
着されることにより半導体集積回路1とバーンイン装置
からの電源,GNDとをそれぞれコネクタ3a,コネク
タ3b及び接続ピン8等を介して電気的に接続するため
のソケット、5a,5bは予め基板2に形成されている
スルーホール、6aは半導体集積回路1の電源ピン、6
bは半導体集積回路1のGNDピン、7aは電源ピン6
aと電気的に接続されるソケット4のピン、7bはGN
Dピン6bと電気的に接続されるソケット4のピン、8
は基板2のスルーホール5a,5bとソケット4のピン
7a,7bとを電気的に接続するための導電体からなる
接続ピン、9はソケット4を基板2に固定するためネジ
である。
Embodiment 1. 1 is an oblique sectional configuration diagram of a burn-in board according to a first embodiment of the present invention. In FIG. 1, reference numeral 1 denotes a semiconductor integrated circuit which is a target of a burn-in test,
Reference numeral 2 is a board which is the body of the burn-in board, and 3a and 3b are connectors which are attached to the ends of the board 2 and which are interfaces for supplying power and GND to the burn-in board from a burn-in device for performing a burn-in test, respectively. Is fixed and mounted on the substrate 2 to electrically connect the semiconductor integrated circuit 1 to the power supply from the burn-in device, GND through the connector 3a, the connector 3b, the connection pin 8 and the like, respectively. Sockets, 5a, 5b are through holes formed in the substrate 2 in advance, 6a is a power supply pin of the semiconductor integrated circuit 1, and 6a
b is a GND pin of the semiconductor integrated circuit 1, 7a is a power supply pin 6
pin of socket 4 electrically connected to a, 7b is GN
Pins of socket 4, which are electrically connected to D pin 6b, 8
Is a connection pin made of a conductor for electrically connecting the through holes 5a and 5b of the board 2 and the pins 7a and 7b of the socket 4, and 9 is a screw for fixing the socket 4 to the board 2.

【0012】図2は図1のA−A’における断面であ
る。図2において、10a,10bは基板2内に予め設
けられた内層配線、9aは基板2に設けられたネジ穴、
9bはソケット4に設けられたネジ穴、その他の各符号
は図1中の各符に対応している。なお、内層配線10a
はスルーホール5aとコネクタ3aとを電気的に接続し
ている。内層配線10bはスルーホール5bとコネクタ
3bとを電気的に接続している。
FIG. 2 is a cross section taken along the line AA 'in FIG. In FIG. 2, 10a and 10b are inner layer wirings provided in advance in the substrate 2, 9a is a screw hole provided in the substrate 2,
Reference numeral 9b denotes a screw hole provided in the socket 4, and other reference numerals correspond to the reference numerals in FIG. The inner layer wiring 10a
Electrically connects the through hole 5a to the connector 3a. The inner layer wiring 10b electrically connects the through hole 5b and the connector 3b.

【0013】図3は接続ピン9の一例を示す断面図であ
る。図3において、8aは基板2のスルーホール5a,
5bへの挿入部でありスルーホール5a,5bに接触し
て電気的に接続されるテーパ形状の先頭部、8bはソケ
ット4のピン7a,7bが挿入される貫通穴、8cは貫
通穴8bの内壁に設けられ、貫通穴8bにおける内壁側
から中心側へ伸びる弾性を有し、ソケット4のピン7
a,7bが貫通穴8bに挿入されると、その弾性によっ
てソケット4のピン7a,7bを押さえつけて電気的に
接続するコンタクタである。
FIG. 3 is a sectional view showing an example of the connection pin 9. In FIG. 3, 8a is a through hole 5a of the substrate 2,
5b is a leading portion of a tapered shape which is an insertion portion to be contacted with and electrically connected to the through holes 5a and 5b, 8b is a through hole into which the pins 7a and 7b of the socket 4 are inserted, and 8c is a through hole 8b. The pin 7 of the socket 4 is provided on the inner wall and has elasticity to extend from the inner wall side in the through hole 8b to the center side.
When a and 7b are inserted into the through hole 8b, the elasticity of the a and 7b presses the pins 7a and 7b of the socket 4 to electrically connect them.

【0014】図4及び図5はそれぞれ図3に示す接続ピ
ン9の変形例を示す図である。図4及び図5に示す接続
ピンは2つの貫通穴8bを備えている。図4に示す接続
ピンはその上方からみた状態で、先頭部8aの中心から
一方の貫通穴8bの中心までの直線と先頭部8aの中心
から他方の貫通穴8bの中心までの直線とのなす角が9
0度、図5に示す接続ピンは180度である。
FIGS. 4 and 5 are views showing modifications of the connecting pin 9 shown in FIG. 3, respectively. The connection pin shown in FIGS. 4 and 5 has two through holes 8b. The connecting pin shown in FIG. 4 is formed by a straight line from the center of the leading portion 8a to the center of one through hole 8b and a straight line from the center of the leading portion 8a to the center of the other through hole 8b when viewed from above. 9 corners
0 degrees, the connection pin shown in FIG. 5 is 180 degrees.

【0015】図6は基板2の上面図、図7は基板2上に
ソケット4を設置した状態の基板2の上面透視図であ
る。図6を参照して、スルーホール5aとスルーホール
5bは基板2の全面に1つおきに配置することでソケッ
ト4の全てのピン7a,7bが接続ピン8を介してスル
ーホール5a,スルーホール5bのどちらにも接続で
き、かつどのような大きさのソケット4にも対応でき
る。ソケット4のピン7a,7bの間隔と基板2のスル
ーホール5a,5bの間隔とを等しく、かつスルーホー
ル5a,スルーホール5bの位置関係をいわゆる千鳥
状、即ち、4つのスルーホール5aの交点にスルーホー
ル5bが配置され、逆に4つのスルーホール5bの交点
にスルーホール5aが配置されるように構成すること
で、接続ピン8の種類もできるだけ少なくすることがで
きかつソケット4の真下で基板2のスルーホール5a,
5bとソケット4のピン7a,7bとを接続できるた
め、基板2のスペースを効率よく使用できる。
FIG. 6 is a top view of the substrate 2, and FIG. 7 is a top perspective view of the substrate 2 with the socket 4 installed on the substrate 2. Referring to FIG. 6, by arranging every other through holes 5a and 5b on the entire surface of the substrate 2, all the pins 7a and 7b of the socket 4 are connected to the through holes 5a and the through holes via the connecting pins 8. 5b can be connected, and sockets 4 of any size can be supported. The distance between the pins 7a and 7b of the socket 4 and the distance between the through holes 5a and 5b of the substrate 2 are equal, and the positional relationship between the through holes 5a and 5b is so-called staggered, that is, at the intersection of the four through holes 5a. The through holes 5b are arranged, and conversely, the through holes 5a are arranged at the intersections of the four through holes 5b, so that the number of types of the connecting pins 8 can be reduced as much as possible and the board can be provided directly under the socket 4. 2 through holes 5a,
5b and the pins 7a, 7b of the socket 4 can be connected, the space of the substrate 2 can be used efficiently.

【0016】次に、バーンインボードの製作の工程につ
いて説明する。まず、半導体集積回路1のピン配置に対
応したソケット4を準備する。次に、ソケット4の大き
さに合わせて基板2にネジ穴9a,ネジ穴9bを設け
る。次に図6を参照して、ソケット4のピン7a,ピン
7bの配置と接続ピン8の貫通穴8bの配置とが同じに
なるように、基板2のスルーホール5a,5bを選択し
て、そこに接続ピン8の先頭部8aを挿入する。次に図
7を参照して、接続ピン8の貫通穴8bに、半導体集積
回路1の電源ピン6a,GNDピン6bが接続されたソ
ケット4のピン7a,7bを挿入して、ソケット4を基
板2に取り付ける。次に、ネジ9をネジ穴9a,ネジ穴
9bに締結することでソケット4を基板2に固定する
と、バーンインボードが完成する。
Next, the process of manufacturing the burn-in board will be described. First, the socket 4 corresponding to the pin arrangement of the semiconductor integrated circuit 1 is prepared. Next, the board 2 is provided with screw holes 9a and 9b according to the size of the socket 4. Next, referring to FIG. 6, the through holes 5a and 5b of the substrate 2 are selected so that the arrangement of the pins 7a and 7b of the socket 4 and the arrangement of the through holes 8b of the connection pins 8 are the same, The head portion 8a of the connection pin 8 is inserted therein. Next, referring to FIG. 7, the pins 7a and 7b of the socket 4 to which the power supply pin 6a and the GND pin 6b of the semiconductor integrated circuit 1 are connected are inserted into the through holes 8b of the connection pin 8 to insert the socket 4 into a board. Attach to 2. Next, the socket 4 is fixed to the substrate 2 by fastening the screw 9 to the screw hole 9a and the screw hole 9b, and the burn-in board is completed.

【0017】次にバーンイン試験について説明する。図
1に示すようにソケット4に半導体集積回路1を差し込
み、バーンイン装置が供給する電源とコネクタ3aとを
電気的に接続することで、内層配線10a,スルーホー
ル5a,接続ピン8,ピン7a,電源ピン6aを介して
半導体集積回路1に電源を供給する。バーンイン装置か
らのGNDとコネクタ3bとを電気的に接続すること
で、内層配線10b,スルーホール5b,接続ピン8,
ピン7b,GNDピン6bを介して半導体集積回路1に
GNDを供給する。この状態で半導体集積回路1のバー
ンイン試験を行う。
Next, the burn-in test will be described. By inserting the semiconductor integrated circuit 1 into the socket 4 as shown in FIG. 1 and electrically connecting the power supply supplied by the burn-in device and the connector 3a, the inner layer wiring 10a, the through hole 5a, the connecting pin 8, the pin 7a, Power is supplied to the semiconductor integrated circuit 1 via the power supply pin 6a. By electrically connecting the GND from the burn-in device and the connector 3b, the inner layer wiring 10b, the through hole 5b, the connection pin 8,
GND is supplied to the semiconductor integrated circuit 1 through the pin 7b and the GND pin 6b. In this state, the burn-in test of the semiconductor integrated circuit 1 is performed.

【0018】本実施の形態では、接続ピン8によって、
ソケット4とバーンインボードの基板2とを電気的に接
続するため、接続ピン8の配置を変更すれば、品種の異
なる半導体集積回路1に対応でき、従来のように配線と
ソケットのピンとを半田付する必要がなく、バーンイン
ボードの製作に要する負担が小さくて済む。また、例え
ば、ソケット4が破損した場合は、ネジ9を外してソケ
ット4を交換し、再びネジ9を締め直せば済むし、ま
た、別の半導体集積回路1用にバーンインボードを変更
することも容易に行える。また、従来のように半田付さ
れたバーンインボードはほとんど再利用できないが、本
実施の形態では再利用が可能なため、バーンインボード
を安価に実現できる。
In this embodiment, the connection pin 8
Since the socket 4 and the board 2 of the burn-in board are electrically connected, if the arrangement of the connection pins 8 is changed, the semiconductor integrated circuits 1 of different types can be dealt with, and the wiring and the socket pins are soldered as in the conventional case. It is not necessary to do so, and the burden required to manufacture the burn-in board is small. Further, for example, when the socket 4 is damaged, the screw 9 may be removed, the socket 4 may be replaced, and the screw 9 may be tightened again. Alternatively, the burn-in board for another semiconductor integrated circuit 1 may be changed. Easy to do. Further, although the soldered-in burn-in board can hardly be reused as in the conventional case, since it can be reused in the present embodiment, the burn-in board can be realized at low cost.

【0019】実施の形態2.図8は本発明の実施の形態
2におけるバーンインボードの構成図である。図8にお
いて、12はバーンインボードの本体である基板、14
はソケット、その他の各符号は図1中の各符号に対応し
ている。
Embodiment 2. FIG. 8 is a configuration diagram of a burn-in board according to the second embodiment of the present invention. In FIG. 8, 12 is a substrate which is the main body of the burn-in board, and 14
Is a socket, and other symbols correspond to the symbols in FIG.

【0020】図9は図8のB−B’における断面図であ
る。図9において、12aは電気的にコネクタ3aと接
続されている導電層,12bは電気的にコネクタ3bと
接続されている導電層、12c,12d,12eは絶縁
層、15aは基板12の表面から導電層12aまで達す
るスルーホール,15bは基板12の表面から導電層1
2bまで達するスルーホール、17はソケット14の伸
縮するピン、その他の各符号は図8中の各符号に対応し
ている。
FIG. 9 is a sectional view taken along line BB 'in FIG. In FIG. 9, 12 a is a conductive layer electrically connected to the connector 3 a, 12 b is a conductive layer electrically connected to the connector 3 b, 12 c, 12 d and 12 e are insulating layers, and 15 a is a surface of the substrate 12. Through holes 15b reaching the conductive layer 12a are formed from the surface of the substrate 12 to the conductive layer 1
A through hole reaching 2b, a pin 17 for expanding and contracting the socket 14, and other reference numerals correspond to the reference numerals in FIG.

【0021】基板12はその表面から順に絶縁層12
c,導電層12a,絶縁層12d,導電層12b,絶縁
層12eの積層構造になっており、導電層12aと導電
層12bとは絶縁層12dにより電気的に絶縁されてい
る。
The substrate 12 has an insulating layer 12 in order from the surface thereof.
c, the conductive layer 12a, the insulating layer 12d, the conductive layer 12b, and the insulating layer 12e have a laminated structure, and the conductive layer 12a and the conductive layer 12b are electrically insulated by the insulating layer 12d.

【0022】図10は本実施の形態におけるソケット1
4の全体図である。図10において、14aはソケット
14の上部に設けられ、半導体集積回路1のピンを挿入
してそのピンとピン17とを電気的に接続するための貫
通穴、14bは半導体集積回路1をソケット14に固定
したり取り外したりするためのレバーである。ピン17
と半導体集積回路1のピンとの電気的接続方法、構造は
一般的なソケット(例えば市販のソケットのカタログ等
に記載されている)と同様の構造である。
FIG. 10 shows a socket 1 according to this embodiment.
4 is an overall view of FIG. In FIG. 10, reference numeral 14 a denotes a through hole for inserting a pin of the semiconductor integrated circuit 1 and electrically connecting the pin and the pin 17 to each other, and 14 b denotes the semiconductor integrated circuit 1 in the socket 14. It is a lever for fixing and removing. Pin 17
The electrical connection method and structure between the semiconductor integrated circuit 1 and the pins of the semiconductor integrated circuit 1 are the same as those of general sockets (for example, described in catalogs of commercially available sockets).

【0023】図11はピン17の断面図である。図11
において、17aはピンの先頭部、17bは先頭部17
aを弾性によって押出すバネ、その他の各符号は図10
中の各符号に対応している。
FIG. 11 is a sectional view of the pin 17. FIG.
, 17a is the head of the pin and 17b is the head of the pin 17
Spring for pushing out a by elasticity, other symbols are shown in FIG.
It corresponds to each code inside.

【0024】次に、バーンインボードの製作の工程につ
いて説明する。まず、半導体集積回路1のピン配置に対
応したソケット14を準備する。次に半導体集積回路1
の電源ピンと電気的に接続されるソケット14のピン1
7,半導体集積回路1のGNDピンと電気的に接続され
るソケット14のピン17の配置と貫通穴8bの配置と
が同じになるように、スルーホール15a,スルーホー
ル15bを基板12に形成する。このスルーホール15
a,スルーホール15bの形成は、予め構成された積層
構造の基板12に通常のプリント基板の座グリ加工に用
いるNC盤等によってスルーホール15a,スルーホー
ル15bを形成するか、あるいは、単体の絶縁層,導電
層に位置決めをして穴開け加工を行い、その後、それら
を張り合わせて形成してもよい。次に、ソケット14の
大きさに合わせて基板12にネジ穴9a,ネジ穴9bを
設ける。次に、半導体集積回路1の電源ピンと電気的に
接続されるソケット14のピン17を基板12のスルー
ホール15aに挿入し、半導体集積回路1のGNDピン
と電気的に接続されるソケット14のピン17を基板1
2のスルーホール15bに挿入する。その際、ピン17
の先頭部17aはバネ17bによって押出されるため、
先頭部17aはスルーホール15aの底面の導電層12
a,スルーホール15bの底面の導電層12bに押付け
られ電気的に接続される。次に、ネジ9をネジ穴9a,
ネジ穴9bに締結することでソケット4を基板12に固
定すると、バーンインボードが完成する。
Next, the process of manufacturing the burn-in board will be described. First, the socket 14 corresponding to the pin arrangement of the semiconductor integrated circuit 1 is prepared. Next, the semiconductor integrated circuit 1
Pin 1 of socket 14 electrically connected to the power pin of
7. The through holes 15a and 15b are formed in the substrate 12 so that the pin 17 of the socket 14 electrically connected to the GND pin of the semiconductor integrated circuit 1 and the through hole 8b have the same arrangement. This through hole 15
The formation of a and the through hole 15b is performed by forming the through hole 15a and the through hole 15b on the substrate 12 having a pre-configured laminated structure by using an NC board or the like used for the usual spot facing processing of the printed circuit board, or by insulating the single body. Alternatively, the layers and the conductive layer may be positioned and punched, and then they may be laminated. Next, the board 12 is provided with screw holes 9a and 9b according to the size of the socket 14. Next, the pin 17 of the socket 14 electrically connected to the power supply pin of the semiconductor integrated circuit 1 is inserted into the through hole 15a of the substrate 12, and the pin 17 of the socket 14 electrically connected to the GND pin of the semiconductor integrated circuit 1. Board 1
2 through hole 15b. At that time, pin 17
Since the leading portion 17a of the is pushed out by the spring 17b,
The leading portion 17a is the conductive layer 12 on the bottom surface of the through hole 15a.
a, the conductive layer 12b on the bottom surface of the through hole 15b is pressed and electrically connected. Next, screw 9 into screw hole 9a,
When the socket 4 is fixed to the substrate 12 by being fastened to the screw hole 9b, the burn-in board is completed.

【0025】なお、スルーホール15bにおいて、その
側面に露出している導電層12aとソケット14のピン
17とが電気的に接続されることを防ぐために、例え
ば、基板12のスルーホール15a,15bの内径を大
きく構成したり、ソケット14のピン17の側面を絶縁
物で覆う構成にしたりすればよい。
In order to prevent the conductive layer 12a exposed on the side surface of the through hole 15b from being electrically connected to the pin 17 of the socket 14, for example, the through holes 15a and 15b of the substrate 12 are formed. The inner diameter may be increased, or the side surface of the pin 17 of the socket 14 may be covered with an insulator.

【0026】次にバーンイン試験について説明する。図
8に示すようにソケット14に半導体集積回路1を差し
込み、バーンイン装置が供給する電源とコネクタ3aと
を電気的に接続することで、導電層12a,ピン17,
半導体集積回路1の電源ピンを介して半導体集積回路1
に電源を供給する。バーンイン装置からのGNDとコネ
クタ3bとを電気的に接続することで、導電層12b,
ピン17,半導体集積回路1のGNDピンを介して半導
体集積回路1にGNDを供給する。この状態で半導体集
積回路1のバーンイン試験を行う。
Next, the burn-in test will be described. As shown in FIG. 8, by inserting the semiconductor integrated circuit 1 into the socket 14 and electrically connecting the power supply supplied by the burn-in device and the connector 3a, the conductive layer 12a, the pins 17,
Semiconductor integrated circuit 1 via power supply pin of semiconductor integrated circuit 1
Supply power to By electrically connecting the GND from the burn-in device and the connector 3b, the conductive layer 12b,
GND is supplied to the semiconductor integrated circuit 1 through the pin 17 and the GND pin of the semiconductor integrated circuit 1. In this state, the burn-in test of the semiconductor integrated circuit 1 is performed.

【0027】本実施の形態では、導電層まで達するスル
ーホールと伸縮して導電層に接触するピンによってソケ
ットとバーンインボードとを電気的に接続することによ
って、バーンインボードの製作に要する負担が小さくて
済む。例えば、ソケット14が破損した場合は、ネジ9
を外してソケット14を交換し、再びネジ9を締め直せ
ば済む。また、従来のようにバーンインボードの製作に
おいて負担のかかる半田付を行わなくてよい。また、従
来のように半田付されたバーンインボードはほとんど再
利用できないが、本実施の形態では再利用が可能なた
め、バーンインボードを安価に実現できる。
In the present embodiment, the load required for manufacturing the burn-in board is reduced by electrically connecting the socket and the burn-in board with the through holes reaching the conductive layer and expanding and contracting to make contact with the conductive layer. I'm done. For example, if the socket 14 is damaged, the screw 9
Then, the socket 14 is replaced, the socket 14 is replaced, and the screw 9 is tightened again. Further, unlike the conventional case, it is not necessary to carry out soldering which is burdensome in manufacturing a burn-in board. Further, although the soldered-in burn-in board can hardly be reused as in the conventional case, since it can be reused in the present embodiment, the burn-in board can be realized at low cost.

【0028】実施の形態3.図12は従来の一般的なソ
ケットを示す図である。図12において、24は例えば
市販されているような一般的なソケット、27はソケッ
ト24のピン、その他の各符号は図10中の各符号に対
応している。図13は本発明の実施の形態3における伸
縮するコネクタを図12のソケットに適用した状態を示
す図である。図13において、37はコネクタの本体、
37aは本体37の一端に設けられた先頭部、37bは
先頭部37aを弾性によって押出すバネ、37cはソケ
ット24のピン27を挿入するための本体37の他端に
設けられた貫通穴、37dは本体37の内壁に設けら
れ、本体37における内壁側から中心側へ伸びる弾性を
有し、ソケット24のピン27が貫通穴37cに挿入さ
れると弾性によってソケット24のピン27を押さえつ
けて電気的に接続するコンタクタ、その他の各符号は図
12中の各符号に対応している。本体37,先頭部37
a,バネ37b,貫通穴37c,コンタクタ37dによ
りコネクタを構成する。
Embodiment 3. FIG. 12 is a view showing a conventional general socket. In FIG. 12, 24 is a general socket as commercially available, 27 is a pin of the socket 24, and other reference numerals correspond to the reference numerals in FIG. FIG. 13 is a diagram showing a state in which the expandable connector in the third embodiment of the present invention is applied to the socket of FIG. In FIG. 13, 37 is the main body of the connector,
37a is a head portion provided at one end of the body 37, 37b is a spring for elastically pushing out the head portion 37a, 37c is a through hole provided at the other end of the body 37 for inserting the pin 27 of the socket 24, 37d Is provided on the inner wall of the main body 37 and has elasticity that extends from the inner wall side of the main body 37 to the center side, and when the pin 27 of the socket 24 is inserted into the through hole 37c, the pin 27 of the socket 24 is pressed by the elasticity and electrically. The contactor connected to and other symbols correspond to the symbols in FIG. Main body 37, head portion 37
The connector is constituted by a, the spring 37b, the through hole 37c, and the contactor 37d.

【0029】次に、バーンインボードの製作の工程につ
いて説明する。主たるバーンインボードの製作の工程
は、実施の形態2と同様である。半導体集積回路1のピ
ン配置に対応したソケット24を準備する。次に半導体
集積回路1の電源ピンと電気的に接続されるピン27
と、半導体集積回路1のGNDピンと電気的に接続され
るピン27とにそれぞれ貫通穴37cに通してコネクタ
をソケット24に装着することで、図10に示すソケッ
ト14に相当するソケット(但し、伸縮するコネクタは
電源,GNDピン27にのみ設けられている)が得られ
る。その後の工程は実施の形態2と全く同様である。
Next, the process of manufacturing the burn-in board will be described. The main burn-in board manufacturing process is the same as in the second embodiment. A socket 24 corresponding to the pin arrangement of the semiconductor integrated circuit 1 is prepared. Next, a pin 27 electrically connected to the power supply pin of the semiconductor integrated circuit 1
And a pin 27 electrically connected to the GND pin of the semiconductor integrated circuit 1 through the through holes 37c to attach the connector to the socket 24, so that a socket corresponding to the socket 14 shown in FIG. The connector to be used is provided only for the power supply and the GND pin 27). The subsequent steps are exactly the same as those in the second embodiment.

【0030】次にバーンイン試験について説明する。実
施の形態2と同様に、ソケット24に半導体集積回路1
を差し込み、バーンイン装置が供給する電源とコネクタ
3aとを電気的に接続することで、導電層12a,先頭
部37a,ピン27,半導体集積回路1の電源ピンを介
して半導体集積回路1に電源を供給する。バーンイン装
置からのGNDとコネクタ3bとを電気的に接続するこ
とで、導電層12b,先頭部37a,ピン27,半導体
集積回路1のGNDピンを介して半導体集積回路1にG
NDを供給する。この状態で半導体集積回路1のバーン
イン試験を行う。
Next, the burn-in test will be described. As in the second embodiment, the semiconductor integrated circuit 1 is placed in the socket 24.
And the connector 3a is electrically connected to the power supply supplied by the burn-in device, so that power is supplied to the semiconductor integrated circuit 1 through the conductive layer 12a, the head portion 37a, the pin 27, and the power supply pin of the semiconductor integrated circuit 1. Supply. By electrically connecting the GND from the burn-in device and the connector 3b to the semiconductor integrated circuit 1 via the conductive layer 12b, the head portion 37a, the pin 27, and the GND pin of the semiconductor integrated circuit 1.
Supply ND. In this state, the burn-in test of the semiconductor integrated circuit 1 is performed.

【0031】本実施の形態では、従来からある一般的な
ソケットにコネクタを装着することで、一般的なソケッ
トも使用できる。
In the present embodiment, a general socket can also be used by mounting a connector on a conventional general socket.

【0032】実施の形態4.図14は本発明の実施の形
態4におけるバーンインボードの一例を示す表面図、図
15はその裏面図である。図14,図15において、4
2はバーンインボードの本体である基板、3a,3bは
基板42の端に取り付けられていてバーンイン試験を行
うためのバーンイン装置からバーンインボードへそれぞ
れ電源,GNDを供給するためのインターフェイスであ
るコネクタ、45は基板42に形成されているスルーホ
ール、46aは基板42の表面上に設けられ、コネクタ
3aに電気的に接続されている配線、46bは基板2の
裏面上に設けられ、コネクタ3bに電気的に接続されて
いる配線、47aは基板2の表面上に設けられ、プリン
ト配線等によって形成されスルーホール45と配線46
aとを電気的に接続する分岐配線、47bは基板2の裏
面上に設けられ、プリント配線等によって形成されスル
ーホール45と配線46bとを電気的に接続する分岐配
線である。スルーホール45は図1に示すようなソケッ
ト4のピンの間隔と同じ間隔ごとに形成されている。
Embodiment 4 FIG. FIG. 14 is a front view showing an example of the burn-in board according to the fourth embodiment of the present invention, and FIG. 15 is a rear view thereof. In FIGS. 14 and 15, 4
Reference numeral 45 designates a board which is a main body of the burn-in board, and 3a and 3b which are attached to the ends of the board 42 and which are connectors which are interfaces for supplying power and GND from a burn-in device for performing a burn-in test to the burn-in board, respectively. Is a through hole formed in the substrate 42, 46a is a wiring provided on the front surface of the substrate 42 and electrically connected to the connector 3a, 46b is provided on the back surface of the substrate 2 and electrically connected to the connector 3b. The wiring 47a connected to the wiring 47a is provided on the surface of the substrate 2 and is formed by printed wiring or the like.
Reference numeral 47b is a branch wiring for electrically connecting a and 47b is a branch wiring provided on the back surface of the substrate 2 and formed by a printed wiring or the like for electrically connecting the through hole 45 and the wiring 46b. The through holes 45 are formed at the same intervals as the intervals of the pins of the socket 4 as shown in FIG.

【0033】次に、バーンインボードの製作の工程につ
いて説明する。まず、半導体集積回路1のピン配置に対
応したソケット4を準備する。次に、半導体集積回路1
の電源ピンと電気的に接続されるソケット4のピンに対
応するスルーホール45以外のスルーホール45に接続
されている分岐配線47aを切断し、半導体集積回路1
のGNDピンと電気的に接続されるソケット4のピンに
対応するスルーホール45以外のスルーホール45に接
続されている分岐配線47bを切断する(図14,15
において×印が切断を示す)。次に、ソケット4の電
源,GNDが供給されるべきピンと、残った分岐配線4
7a,分岐配線47bが接続されているスルーホール4
5とをそれぞれ対応させて、ソケット4のピンをスルー
ホール45に通して基板42の表面にソケット4を取り
付けて電気的にソケット4のピンとスルーホール45と
を接続する。次に、実施の形態1と同様に、ネジ(図示
しない)により締結することでソケット4を基板2に固
定すると、バーンインボードが完成する。
Next, the process of manufacturing the burn-in board will be described. First, the socket 4 corresponding to the pin arrangement of the semiconductor integrated circuit 1 is prepared. Next, the semiconductor integrated circuit 1
The branch wiring 47a connected to the through-holes 45 other than the through-holes 45 corresponding to the pins of the socket 4 electrically connected to the power pins of the semiconductor integrated circuit 1 is cut off.
The branch wiring 47b connected to the through hole 45 other than the through hole 45 corresponding to the pin of the socket 4 electrically connected to the GND pin of is disconnected (FIGS. 14 and 15).
X indicates cutting.). Next, the power source of the socket 4, the pin to which the GND is supplied, and the remaining branch wiring 4
Through hole 4 to which 7a and branch wiring 47b are connected
5, the pins of the socket 4 are passed through the through holes 45, the socket 4 is attached to the surface of the substrate 42, and the pins of the socket 4 and the through holes 45 are electrically connected. Next, as in the first embodiment, the socket 4 is fixed to the substrate 2 by fastening with screws (not shown), and the burn-in board is completed.

【0034】図16は本発明の実施の形態4におけるバ
ーンインボードの他の例を示す表面図である。図16に
示すように基板42の表面のみに、配線46a,配線4
6b,分岐配線47a,分岐配線47bを形成してもよ
い。
FIG. 16 is a surface view showing another example of the burn-in board in the fourth embodiment of the present invention. As shown in FIG. 16, the wiring 46 a and the wiring 4 are formed only on the surface of the substrate 42.
6b, the branch wiring 47a, and the branch wiring 47b may be formed.

【0035】次にバーンイン試験について説明する。ソ
ケット4に半導体集積回路1を差し込み、バーンイン装
置が供給する電源とコネクタ3aとを電気的に接続する
ことで、配線46a,分岐配線47a,ピン7a,半導
体集積回路1の電源ピンを介して半導体集積回路1に電
源を供給する。バーンイン装置からのGNDとコネクタ
3bとを電気的に接続することで、配線46b,分岐配
線47b,ピン7b,半導体集積回路1のGNDピンを
介して半導体集積回路1にGNDを供給する。この状態
で半導体集積回路1のバーンイン試験を行う。
Next, the burn-in test will be described. By inserting the semiconductor integrated circuit 1 into the socket 4 and electrically connecting the power supply provided by the burn-in device and the connector 3a, the semiconductor is connected via the wiring 46a, the branch wiring 47a, the pin 7a, and the power supply pin of the semiconductor integrated circuit 1. Power is supplied to the integrated circuit 1. By electrically connecting the GND from the burn-in device and the connector 3b, the GND is supplied to the semiconductor integrated circuit 1 via the wiring 46b, the branch wiring 47b, the pin 7b, and the GND pin of the semiconductor integrated circuit 1. In this state, the burn-in test of the semiconductor integrated circuit 1 is performed.

【0036】本実施の形態では、分岐配線を切断するこ
とによって、ソケットとバーンインボードとを電気的に
接続するため、バーンインボードの製作に要する負担が
小さくて済む。
In this embodiment, the socket and the burn-in board are electrically connected by cutting the branch wiring, so that the burden required for manufacturing the burn-in board can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の形態1におけるバーンインボ
ードを示す斜め断面構成図である。
FIG. 1 is a diagonal cross-sectional configuration diagram showing a burn-in board according to a first embodiment of the present invention.

【図2】 図1のA−A’におけるバーンインボードの
断面図である。
FIG. 2 is a sectional view of the burn-in board taken along the line AA ′ in FIG.

【図3】 本発明の実施の形態1における接続ピンの一
例を示す断面図である。
FIG. 3 is a sectional view showing an example of a connection pin according to the first embodiment of the present invention.

【図4】 本発明の実施の形態1における接続ピンの変
形例を示す図である。
FIG. 4 is a diagram showing a modified example of the connection pin according to the first embodiment of the present invention.

【図5】 本発明の実施の形態1における接続ピンの変
形例を示す図である。
FIG. 5 is a diagram showing a modification of the connection pin according to the first embodiment of the present invention.

【図6】 本発明の実施の形態1における基板を示す上
面図である。
FIG. 6 is a top view showing the substrate according to the first embodiment of the present invention.

【図7】 本発明の実施の形態1における基板上にソケ
ットを装着した状態の基板の上面透視図である。
FIG. 7 is a top perspective view of the board in the state where the socket is mounted on the board according to the first embodiment of the present invention.

【図8】 本発明の実施の形態2におけるバーンインボ
ードを示す図である。
FIG. 8 is a diagram showing a burn-in board according to a second embodiment of the present invention.

【図9】 図8のB−B’におけるバーンインボードの
断面図である。
9 is a cross-sectional view of the burn-in board taken along line BB ′ of FIG.

【図10】 本発明の実施の形態2におけるソケットの
全体図である。
FIG. 10 is an overall view of a socket according to a second embodiment of the present invention.

【図11】 本発明の実施の形態2におけるソケットの
ピンを示す断面図である。
FIG. 11 is a sectional view showing a pin of a socket according to a second embodiment of the present invention.

【図12】 一般的なソケットを示す図である。FIG. 12 is a view showing a general socket.

【図13】 本発明の実施の形態3におけるコネクタを
示す図である。
FIG. 13 is a diagram showing a connector according to a third embodiment of the present invention.

【図14】 本発明の実施の形態4におけるバーンイン
ボードの一例を示す表面図である。
FIG. 14 is a surface diagram showing an example of a burn-in board according to a fourth embodiment of the present invention.

【図15】 本発明の実施の形態4におけるバーンイン
ボードの一例を示す裏面図である。
FIG. 15 is a back view showing an example of a burn-in board according to a fourth embodiment of the present invention.

【図16】 本発明の実施の形態4におけるバーンイン
ボードの他の例を示す表面図である。
FIG. 16 is a surface view showing another example of the burn-in board in the fourth embodiment of the present invention.

【図17】 従来のバーンインボードを示す表面図であ
る。
FIG. 17 is a surface view showing a conventional burn-in board.

【図18】 従来のバーンインボードを示す裏面図であ
る。
FIG. 18 is a back view showing a conventional burn-in board.

【符号の説明】[Explanation of symbols]

1 半導体集積回路、2 基板、3a,3b コネク
タ、4 ソケット、5a,5b スルーホール、6a
電源ピン、6b GNDピン、7a,7b ピン、8
接続ピン、8a 先頭部、8b 貫通穴、8c コンタ
クタ、9 ネジ、9a,9b ネジ穴、10a,10b
内層配線、12 基板、12a,12b導電層、12
c,12d,12e 絶縁層、14 ソケット、14a
貫通穴、14b レバー、15a,15b スルーホ
ール、17 ピン、17a 先頭部、17b バネ、2
4 ソケット、27 ピン、37 本体、37a 先頭
部、37b バネ、37c 貫通穴、37d コンタク
タ、42 基板、45 スルーホール、46a,46b
配線、47a,47b 分岐配線。
1 semiconductor integrated circuit, 2 substrate, 3a, 3b connector, 4 socket, 5a, 5b through hole, 6a
Power supply pin, 6b GND pin, 7a, 7b pin, 8
Connection pin, 8a head part, 8b through hole, 8c contactor, 9 screw, 9a, 9b screw hole, 10a, 10b
Inner layer wiring, 12 substrate, 12a, 12b conductive layer, 12
c, 12d, 12e insulating layer, 14 socket, 14a
Through hole, 14b lever, 15a, 15b through hole, 17 pin, 17a head, 17b spring, 2
4 socket, 27 pin, 37 main body, 37a head part, 37b spring, 37c through hole, 37d contactor, 42 substrate, 45 through hole, 46a, 46b
Wiring, 47a, 47b Branch wiring.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体集積回路のバーンイン試験に用い
られるバーンインボードであって、 前記バーンインボードの本体である基板と、 前記基板に設けられ、前記バーンイン試験を行うための
装置から供給される電位と電気的に接続される複数のス
ルーホールと、 前記半導体集積回路を固定し、前記半導体集積回路のピ
ンと電気的に接続されるピンを有するソケットと、 一端は前記基板の前記スルーホールに挿入されることに
より当該スルーホールと電気的に接続され、他端には前
記ソケットの前記ピンが挿入されることにより当該ピン
と電気的に接続される接続ピンと、を備えたバーンイン
ボード。
1. A burn-in board used for a burn-in test of a semiconductor integrated circuit, comprising: a substrate which is a main body of the burn-in board; and a potential which is provided on the substrate and is supplied from an apparatus for performing the burn-in test. A plurality of through holes electrically connected, a socket having the semiconductor integrated circuit fixed, and a pin having a pin electrically connected to the pin of the semiconductor integrated circuit; and one end inserted into the through hole of the substrate A burn-in board having a connecting pin electrically connected to the through hole, and the other end being electrically connected to the pin by inserting the pin of the socket.
【請求項2】 半導体集積回路のバーンイン試験に用い
られるバーンインボードであって、 前記バーンイン試験を行うための装置から供給される電
位と電気的に接続される導電層を内部に有する前記バー
ンインボードの本体である基板と、 前記基板の表面から前記導電層が露出するまで開けられ
た複数のスルーホールと、 前記半導体集積回路を固定し、前記半導体集積回路のピ
ンと電気的に接続されかつ先端が伸縮するピンを有し、
前記基板の表面に所定の位置に固定した状態で、前記ピ
ンが伸びてその先端が前記スルーホールの底面の前記導
電層に当接することにより当該導電層と電気的に接続さ
れるソケットと、を備えたバーンインボード。
2. A burn-in board used for a burn-in test of a semiconductor integrated circuit, the burn-in board having a conductive layer electrically connected to a potential supplied from an apparatus for performing the burn-in test. A substrate that is a main body, a plurality of through holes that are opened from the surface of the substrate until the conductive layer is exposed, the semiconductor integrated circuit is fixed, the pin is electrically connected to the semiconductor integrated circuit, and the tip extends and contracts. Has a pin to
A socket that is electrically connected to the conductive layer by fixing the pin in a predetermined position on the surface of the substrate so that the pin extends and the tip of the pin contacts the conductive layer on the bottom surface of the through hole. Burn-in board equipped.
【請求項3】 前記ソケットは、 前記半導体集積回路を固定し、前記半導体集積回路のピ
ンと電気的に接続される伸縮しないピンを有するソケッ
ト本体と、 一端が前記ソケット本体の前記伸縮しないピンを挿入さ
れることにより当該ピンと電気的に接続され、他端が伸
縮自在に構成されることにより前記伸縮しないピンを前
記先端が伸縮するピンに変換する導電性のコネクタと、
を備えた請求項2記載のバーンインボード。
3. The socket main body having a non-expandable pin that fixes the semiconductor integrated circuit and is electrically connected to a pin of the semiconductor integrated circuit; and one end of which inserts the non-expandable pin of the socket main body. And a conductive connector that is electrically connected to the pin by being configured to convert the pin that does not expand and contract to a pin that expands and contracts by the other end being configured to expand and contract.
The burn-in board according to claim 2, further comprising:
【請求項4】 半導体集積回路のバーンイン試験に用い
られるバーンインボードであって、 前記バーンインボードの本体である基板と、 前記基板に設けられた複数のスルーホールと、 前記基板に設けられ、各前記スルーホールと前記バーン
イン試験を行うための装置から供給される電位とを電気
的に接続している分岐配線と、 前記半導体集積回路を固定し、前記半導体集積回路のピ
ンと電気的に接続されるピンを有するソケットと、を備
え、 前記ソケットの前記ピンを前記スルーホールに挿入して
電気的に接続し、複数の前記分岐配線のいくつかを電気
的に切断して、前記半導体集積回路の所望の前記ピンに
前記電位を供給できるように製作されたバーンインボー
ド。
4. A burn-in board used for a burn-in test of a semiconductor integrated circuit, the substrate being a main body of the burn-in board; a plurality of through holes provided in the substrate; A branch wiring that electrically connects a through hole and a potential supplied from a device for performing the burn-in test, and a pin that fixes the semiconductor integrated circuit and is electrically connected to a pin of the semiconductor integrated circuit. A socket having a socket, the pins of the socket are inserted into the through holes to be electrically connected, and some of the plurality of branch wirings are electrically cut to obtain a desired semiconductor integrated circuit. A burn-in board manufactured so that the potential can be supplied to the pins.
JP7223446A 1995-08-31 1995-08-31 Burn-in board Pending JPH0968557A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7223446A JPH0968557A (en) 1995-08-31 1995-08-31 Burn-in board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7223446A JPH0968557A (en) 1995-08-31 1995-08-31 Burn-in board

Publications (1)

Publication Number Publication Date
JPH0968557A true JPH0968557A (en) 1997-03-11

Family

ID=16798276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7223446A Pending JPH0968557A (en) 1995-08-31 1995-08-31 Burn-in board

Country Status (1)

Country Link
JP (1) JPH0968557A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006337159A (en) * 2005-06-01 2006-12-14 Nippon Eng Kk Printed wiring board and semiconductor testing device
US7199598B2 (en) 2003-11-27 2007-04-03 Espec Corp. Burn-in substrate for semiconductor devices
US7312522B2 (en) 2003-10-31 2007-12-25 Espec Corp. Mounting member of semiconductor device, mounting configuration of semiconductor device, and drive unit of semiconductor device
CN101859750A (en) * 2009-04-06 2010-10-13 英特尔公司 Space and cost efficient combination of dedicated pins on IC substrate
KR101009619B1 (en) * 2008-07-25 2011-01-21 킹 유안 일렉트로닉스 코포레이션 리미티드 Multi-layer preliminary combustion substrate structure with power tower
WO2017044243A1 (en) * 2015-09-11 2017-03-16 Intel Corporation System, apparatus and method for interconnecting circuit boards

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312522B2 (en) 2003-10-31 2007-12-25 Espec Corp. Mounting member of semiconductor device, mounting configuration of semiconductor device, and drive unit of semiconductor device
US7199598B2 (en) 2003-11-27 2007-04-03 Espec Corp. Burn-in substrate for semiconductor devices
JP2006337159A (en) * 2005-06-01 2006-12-14 Nippon Eng Kk Printed wiring board and semiconductor testing device
KR101009619B1 (en) * 2008-07-25 2011-01-21 킹 유안 일렉트로닉스 코포레이션 리미티드 Multi-layer preliminary combustion substrate structure with power tower
CN101859750A (en) * 2009-04-06 2010-10-13 英特尔公司 Space and cost efficient combination of dedicated pins on IC substrate
WO2017044243A1 (en) * 2015-09-11 2017-03-16 Intel Corporation System, apparatus and method for interconnecting circuit boards

Similar Documents

Publication Publication Date Title
US7155815B2 (en) Electrical contacting method
US8934261B2 (en) Compact device housing and assembly techniques therefor
WO2001017324A1 (en) Bottom or top jumpered foldable electronic assembly, and method for manufacture
JPS6298580A (en) Prober cable
EP0993240A1 (en) Circuit board and connection method
US20020060906A1 (en) Interconnecting method of wiring in printed circuit boards and printed circuit board unit
US20110117757A1 (en) Contacting of multipoint plug connectors via intermediate printed-circuit boards
JPH09506206A (en) High density interconnect technology
US5683256A (en) Integral thru-hole contacts
US20010001747A1 (en) Multi-connectable printed circuit board
JPH08204304A (en) Printed board group
EP0132328A1 (en) Probe cable assemblies
JP2003508929A (en) Flex circuit with repairable connector tail
JP3749283B2 (en) Printed board
JP2001148271A (en) Contacts and press-fit connectors for press-fit connectors
US20020078560A1 (en) Process for contemporaneous manufacture and interconnection between adjoining printed wiring boards
JP2005156407A (en) Burn-in substrate and burn-in device
EP0914697B1 (en) Assembly of connector and printed circuit board
JPH0746750B2 (en) Electronic circuit
JPH05135834A (en) Connector for connecting board
JP2000031652A (en) Multilayer printed wiring board
JPH0573114A (en) PC I / O module
JPH0818292A (en) Printed circuit board support method
JPH04181799A (en) Power supply device for electronic apparatus
JP2002270980A (en) Mounting structure and mounting method of conductive member