JPH0968558A - Semiconductor device and inspection method thereof - Google Patents

Semiconductor device and inspection method thereof

Info

Publication number
JPH0968558A
JPH0968558A JP7222292A JP22229295A JPH0968558A JP H0968558 A JPH0968558 A JP H0968558A JP 7222292 A JP7222292 A JP 7222292A JP 22229295 A JP22229295 A JP 22229295A JP H0968558 A JPH0968558 A JP H0968558A
Authority
JP
Japan
Prior art keywords
semiconductor device
terminal
voltage
resistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7222292A
Other languages
Japanese (ja)
Other versions
JP2919312B2 (en
Inventor
Kazuhiro Kudo
一広 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP7222292A priority Critical patent/JP2919312B2/en
Publication of JPH0968558A publication Critical patent/JPH0968558A/en
Application granted granted Critical
Publication of JP2919312B2 publication Critical patent/JP2919312B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To detect the internal potential of a semiconductor substrate without increasing the external terminal of a semiconductor device. SOLUTION: A resistance 3 set to such value as to be not more than input leakage current value specified by a standard is connected between an input terminal 1 and an internal power line 10. Voltage is applied so that a current does not flow to the input terminal 1, and the voltage at that time is measured to detect internal potential with high accuracy.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
検査方法に関し、特に半導体基板の所定領域のバイアス
電圧を外部端子で計測できるようにした回路と、その前
記バイアス電圧の計測方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of testing the same, and more particularly to a circuit capable of measuring a bias voltage in a predetermined region of a semiconductor substrate at an external terminal and a method of measuring the bias voltage.

【0002】[0002]

【従来の技術】半導体基板内の降圧回路や基板電位等を
測定することは、DRAM(ダイナミック・ランダム・
アクセス・メモリ)の特性を評価する上で、重要であ
る。
2. Description of the Related Art Measuring a step-down circuit in a semiconductor substrate, a substrate potential, etc. is a dynamic random
It is important in evaluating the characteristics of access memory.

【0003】このような半導体基板の基板電位等の内部
電位を外部から検出する従来の簡単な回路例を示す図7
を参照すると、パッケージで覆われた半導体基板の内部
電源発生回路33は、これをパッケージ外の外部端子3
1まで配線で導出し、この外部端子31の電圧をテスタ
等で計測するものである。この場合、この計測専用の端
子31は、計測したい回路33の数に応じて、増加す
る。
FIG. 7 showing an example of a conventional simple circuit for externally detecting the internal potential such as the substrate potential of such a semiconductor substrate.
Referring to FIG. 3, the internal power supply generation circuit 33 of the semiconductor substrate covered with the package supplies the internal power supply generation circuit 33 to the external terminal 3 outside the package.
1 is derived by wiring and the voltage of the external terminal 31 is measured by a tester or the like. In this case, the number of terminals 31 dedicated to measurement increases according to the number of circuits 33 to be measured.

【0004】半導体装置の規格化された数の外部端子に
特に空端子がない場合には、計測専用の端子を追加する
ことができないばかりでなく、無理に端子数を増加さ
せ、端子ピッチを変更すると、ユーザ・サイドで用意し
たプリント配線が使用できなくなるという新らたな問題
が生じる。
If there are no vacant terminals in the standardized number of external terminals of the semiconductor device, it is not possible to add terminals dedicated to measurement, and the number of terminals is forcibly increased and the terminal pitch is changed. Then, a new problem arises in that the printed wiring prepared on the user side cannot be used.

【0005】このような端子数を増加させないで済むよ
うにした特開平2−132384号公報に記載された図
8を参照すると、半導体基板48のバックバイアス等の
ため、内部で発生させた基板電圧VBBを間接的に検出
するため、セル44,45,46と、各セルと基板48
との間に各々接続された1個,2個直列接続,3個直列
接続のダイオード47とが用意される。
Referring to FIG. 8 disclosed in Japanese Patent Application Laid-Open No. 2-132384, which does not need to increase the number of terminals, a substrate voltage internally generated due to a back bias of the semiconductor substrate 48 and the like. In order to indirectly detect VBB, cells 44, 45, 46, and each cell and substrate 48.
One diode, two diodes 47 connected in series, and three diodes 47 connected in series are prepared.

【0006】この解決手段によれば、基板電圧VBBか
らダイオード47の順方向電圧の整数倍だけ上昇した電
位が、各セルの一端に印加される。セル44、セル4
5、セ46には、それぞれ異なる電圧が電圧VBBから
印加された電圧の、或るしきい値を境界として、異なる
状態(論理値1または0)をとるようにする。すなわ
ち、電圧VBBの大きさによってデジタル化したデータ
が得られ、外部より、このセルの状態を読むことによ
り、電圧VBBの値を推定する。
According to this solution, a potential increased from the substrate voltage VBB by an integral multiple of the forward voltage of the diode 47 is applied to one end of each cell. Cell 44, cell 4
5, 5 and 6 are set to have different states (logic value 1 or 0) with a certain threshold value of the voltage applied from the voltage VBB as a boundary. That is, digitized data is obtained according to the magnitude of the voltage VBB, and the value of the voltage VBB is estimated by reading the state of this cell from the outside.

【0007】しかしながら、ダイオード1個分の順方向
電圧以内の分解能を持たせることができないため、基板
電圧VBBを高精度で検出できないばかりでなく、セル
44,45,46やダイオード47等の形成不良の場合
にも、基板電圧VBBの不良となってしまい、検査上の
信頼性が低いという問題がある。特に、各セルだけで
も、6個の素子から構成されている関係から、この点で
の信頼性の低下は無視できないものである。さらに、セ
ル,ダイオードの他に、ディジタル化したデータを外部
へ読み出すための回路も必要となり、規模が大きくなる
という問題もある。
However, since the resolution within the forward voltage of one diode cannot be provided, the substrate voltage VBB cannot be detected with high accuracy, and the cells 44, 45, 46, the diode 47, etc. are not formed properly. In this case, the substrate voltage VBB becomes defective, and there is a problem that the reliability in inspection is low. In particular, even in each cell alone, the decrease in reliability in this respect cannot be ignored because it is composed of six elements. Further, in addition to the cell and the diode, a circuit for reading out the digitized data to the outside is required, which causes a problem that the scale becomes large.

【0008】[0008]

【発明が解決しようとする課題】以上のような諸問題点
等に鑑み、本発明では、次の各課題を掲げる。 (1)半導体基板の所定領域の電位を、外部端子を利用
して、高精度でかつ信頼性高く、検出できるようにする
こと。 (2)計測専用の端子を追加することなく、他の端子と
兼用できるようにすること。即ち、半導体装置の端子数
や端子ピッチ等を変更しないで済むようにすること。 (3)所定領域の電位を端子に出力する回路を極めて簡
単な構成とすること。
In view of the above-mentioned various problems, the present invention has the following problems. (1) To make it possible to detect the potential of a predetermined region of a semiconductor substrate with high accuracy and reliability by using an external terminal. (2) To be able to be used as other terminals without adding a dedicated terminal for measurement. That is, it is not necessary to change the number of terminals or the terminal pitch of the semiconductor device. (3) The circuit that outputs the potential of the predetermined region to the terminal has an extremely simple configuration.

【0009】[0009]

【課題を解決するための手段】本発明の解決手段は、パ
ッケージに覆われた半導体基板の各領域と電気的に接続
された端子が、前記パッケージの外部に導出されている
半導体装置において、前記半導体基板の所定領域に印加
された内部電位が計測できるように、前記所定領域と前
記端子とが抵抗を介して電気的に接続されていることを
特徴とする。
According to a solution of the present invention, in a semiconductor device, a terminal electrically connected to each region of a semiconductor substrate covered with a package is led out of the package. The predetermined region and the terminal are electrically connected via a resistor so that the internal potential applied to the predetermined region of the semiconductor substrate can be measured.

【0010】特に前記抵抗の抵抗値が、前記端子の規格
により規定されたリーク電流値以下となるように、調整
されていることを特徴とする。
In particular, the resistance value of the resistor is adjusted so as to be equal to or less than the leak current value defined by the standard of the terminal.

【0011】また、特に前記内部電位が、前記半導体基
板の基板電位であることを特徴とする。
Further, it is characterized in that the internal potential is a substrate potential of the semiconductor substrate.

【0012】さらに、特に前記端子には、バッファの入
力又は三ステートバッファの出力が接続されていること
も特徴とする。
Further, in particular, the input of the buffer or the output of the three-state buffer is connected to the terminal.

【0013】本発明の第1の半導体装置の検査方法は、
外部電源から前記端子に印加した電流が流れなくなる時
の前期電源の電圧を測ることにより、前記内部電位を推
定することを特徴とする。
A first semiconductor device inspection method according to the present invention is
The internal potential is estimated by measuring the voltage of the power source in the previous period when the current applied from the external power source to the terminal stops flowing.

【0014】また本発明の第2の半導体装置の検査方法
は、前記端子の電圧値と、抵抗を介して前記端子に印加
した電圧値とから、前記内部電位を算出することを特徴
とする。
The second semiconductor device inspection method of the present invention is characterized in that the internal potential is calculated from the voltage value of the terminal and the voltage value applied to the terminal via a resistor.

【0015】本発明の解決手段によれば、内部電位を、
単に抵抗を介して端子に導出しているため、従来の端子
部分の機能を損うことがなく、しかも内部電位を正確に
検出することができ、もって従来の入出力端子との兼用
が可能となる。
According to the solution of the present invention, the internal potential is
Since it is simply led to the terminal via a resistor, the function of the conventional terminal part is not impaired, and the internal potential can be accurately detected, which allows it to be used as a conventional input / output terminal. Become.

【0016】本発明の第1の検査方法によれば、電流が
流れなくなった時点の外部電源電圧を検出するため、正
確に内部電位を計測することができ、また第2の検査方
法によれば、双方の電圧値から内部電位を算出するだけ
で、外部電源の電圧を計測毎に調整する必要がないか
ら、より迅速に検査作業が行える。
According to the first inspection method of the present invention, since the external power supply voltage at the time when current stops flowing is detected, the internal potential can be accurately measured, and according to the second inspection method. Since it is not necessary to adjust the voltage of the external power supply for each measurement only by calculating the internal potential from both voltage values, the inspection work can be performed more quickly.

【0017】[0017]

【発明の実施の形態】本発明の第1の実施の形態を示す
図1を参照すると、この半導体装置は、パッケージの外
部に外部リードとなる入力端子1を備え、パッケージ内
の半導体基板に形成されたバッファ回路からなる入力初
段2の入力に入力端子1が接続され、さらに半導体基板
に形成された内部電源発生回路の所定領域の電位が印加
された電源線10は、所定の抵抗3を介して、入力端子
1と入力初段2との間に接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIG. 1 showing a first embodiment of the present invention, this semiconductor device is provided with an input terminal 1 serving as an external lead outside the package and is formed on a semiconductor substrate inside the package. The input terminal 1 is connected to the input of the input first stage 2 formed by the buffer circuit, and the power supply line 10 to which the potential of the predetermined region of the internal power supply generation circuit formed on the semiconductor substrate is applied is connected via the predetermined resistor 3. And is connected between the input terminal 1 and the input first stage 2.

【0018】内部電源発生回路4は、外部から入力され
る電源電圧に基いて、回路に必要な電圧を半導体基板内
の所定領域で発生させる機能を備えており、例えば外部
供給電圧で発振回路を発振させ、この発振出力を昇圧し
た後整流して、回路に必要な高電圧を得るようにした回
路である。この回路4が複数存在する場合には、それに
応じた数の入力端子1,入力初段2,抵抗3,電源線1
0が各々用意される。
The internal power supply generation circuit 4 has a function of generating a voltage necessary for the circuit in a predetermined region in the semiconductor substrate based on a power supply voltage input from the outside. It is a circuit that oscillates, boosts this oscillation output, and then rectifies it to obtain a high voltage necessary for the circuit. When there are a plurality of circuits 4, a corresponding number of input terminals 1, input first stage 2, resistors 3, power supply line 1
0 is prepared for each.

【0019】抵抗3は、半導体基板内に形成することが
好ましいが、半導体基板とは別に、抵抗器単体として、
パッケージ内に組み込まれていてもよい。
The resistor 3 is preferably formed in the semiconductor substrate, but separately from the semiconductor substrate, the resistor 3 is formed as a single unit.
It may be incorporated in the package.

【0020】外部リードとなる入力端子1は、内部リー
ドを経て、直接又はボンディングワイヤを介して、半導
体基板上のパッドに電気的に接続されるが、図示はして
いない。
The input terminal 1 serving as an external lead is electrically connected to a pad on the semiconductor substrate through an internal lead, directly or via a bonding wire, but not shown.

【0021】入力端子1は、例えばデータ信号が入力さ
れるリードで、通常複数備えており、この端子1を利用
して、電源線10の電位を検出する。電位検出の際に
は、データ信号等は印加しない。ここで、初段2の入力
インピーダンスは極めて大きく、抵抗3よりも1桁以上
大きい値となっている。
The input terminal 1 is, for example, a lead to which a data signal is input, and is usually provided with a plurality of leads. Using this terminal 1, the potential of the power supply line 10 is detected. No data signal or the like is applied during potential detection. Here, the input impedance of the first stage 2 is extremely large, and is a value larger than the resistance 3 by one digit or more.

【0022】規定された入力端子1のリーク電流値を1
0μAとし、入力初段2の入力インピーダンスを無限大
と仮定し、抵抗3にかかる電圧を最大5Vとすると、抵
抗3の抵抗値を500KΩ以上に設定することにより、
入力リーク電流値を10μA以下にすることができる。
The specified leak current value of the input terminal 1 is set to 1
Assuming that the input impedance of the input first stage 2 is infinite and the voltage applied to the resistor 3 is 5 V at the maximum, the resistance value of the resistor 3 is set to 500 KΩ or more.
The input leakage current value can be 10 μA or less.

【0023】この回路における電源線10の電位を測定
する場合の一測定系を示す図4を参照すると、電圧値を
任意可変する外部電源17と、外部電源17と入力端子
1との間に接続する電流計20と、外部電源17の電圧
値を計る電圧計19とが用意される。図示されていない
が、外部電源17及び電圧計19の接地端子は、被測定
半導体装置を接地端子と共通接続される。
Referring to FIG. 4, which shows one measuring system in the case of measuring the potential of the power supply line 10 in this circuit, an external power supply 17 for arbitrarily varying the voltage value and a connection between the external power supply 17 and the input terminal 1 are connected. An ammeter 20 for operating and a voltmeter 19 for measuring the voltage value of the external power supply 17 are prepared. Although not shown, the ground terminals of the external power supply 17 and the voltmeter 19 are commonly connected to the semiconductor device under test and the ground terminal.

【0024】実際の測定要領を示す図6の流れ図を参照
すると、まず入力端子1に外部電源17の電圧を適当に
印加し、次に電流計20で電流値を測定する。電流がど
ちらかの方向に流れているか否かを判断し、流れている
場合は上記電圧を可変して電流が流れない方向に調整す
る。電流が流れなくなると、その時の外部電源17の電
圧が、回路4の内部電位と等しくなるため、電圧計19
の表示を読むことにより、直ちに計測できる。
Referring to the flowchart of FIG. 6 showing the actual measurement procedure, first, the voltage of the external power supply 17 is appropriately applied to the input terminal 1, and then the current value is measured by the ammeter 20. It is determined whether the current is flowing in either direction, and if it is flowing, the voltage is varied to adjust the current so that it does not flow. When the current stops flowing, the voltage of the external power supply 17 at that time becomes equal to the internal potential of the circuit 4, so that the voltmeter 19
You can measure immediately by reading the display.

【0025】ここで、電流計20に電流が流れなくなる
時の電圧値を計測するため、電流計20の内部抵抗や抵
抗3等に起因する電圧降下分によって、測定精度が低下
する心配がないという利点がある。この場合の総合的な
測定精度は、電圧計19,電流計20の測定精度に主に
依存する。
Here, since the voltage value when the current stops flowing in the ammeter 20 is measured, there is no concern that the measurement accuracy will be deteriorated by the voltage drop caused by the internal resistance of the ammeter 20 and the resistor 3. There are advantages. The overall measurement accuracy in this case mainly depends on the measurement accuracy of the voltmeter 19 and the ammeter 20.

【0026】計測された電圧値が、許容値内であれば良
品と認定し、許容値外であれば、不良品として廃棄され
るか、又はこの電源線10の電圧が印加される回路のみ
を使用しないで他の回路を生かして、利用される。
If the measured voltage value is within the permissible value, it is recognized as a non-defective product, and if it is outside the permissible value, it is discarded as a defective product or only the circuit to which the voltage of the power supply line 10 is applied. It is used by utilizing other circuits without using it.

【0027】以上のように、この実施の形態の内部電位
を検出回路及びその検出方法によれば、複数の入力端子
または入力と出力との兼用端子を有する半導体装置にお
いて、内部電源あるいは内部信号線と、前記入力端子ま
たは入出力兼用端子と間に、規格で規定された入力電流
値以下となるような値に設定した抵抗を有して構成さ
れ、入力端子または入出力兼用端子に、外部より電流が
流れなくなるように電圧を加え、その時の電位を測る事
により、内部電源あるいは内部信号線の電位を正確に検
出する事ができる。
As described above, according to the internal potential detecting circuit and the detecting method thereof of this embodiment, in the semiconductor device having a plurality of input terminals or a combination of input and output terminals, the internal power supply or the internal signal line is provided. And the input terminal or the input / output combined terminal with a resistor set to a value that is equal to or less than the input current value specified in the standard. By applying a voltage so that no current flows and measuring the potential at that time, the potential of the internal power supply or the internal signal line can be accurately detected.

【0028】本発明の第2の実施の形態を示す図2を参
照すると、この実施の形態は、内部回路8,9で共通に
利用される信号線11の電位を、抵抗7を介して入力端
子5で計測すること以外は、上述した第1の実施の形態
と共通する。
Referring to FIG. 2 showing a second embodiment of the present invention, in this embodiment, the potential of the signal line 11 commonly used by the internal circuits 8 and 9 is input via a resistor 7. It is common to the first embodiment described above except that the measurement is performed at the terminal 5.

【0029】本発明の第3の実施の形態を示す図3を参
照すると、検出するための抵抗15が接続された入出力
端子16と、これに接続された、互いの出力を入力とす
る一枚の三ステートバッファ12,18とを備えること
以外、上述した第1の実施の形態と共通する。
Referring to FIG. 3 showing a third embodiment of the present invention, an input / output terminal 16 to which a resistor 15 for detection is connected, and an input / output terminal connected to the input / output terminal 16 are provided. The third embodiment is common to the first embodiment described above except that the three-state buffers 12 and 18 are provided.

【0030】バッファ12,18は、出力をハイインピ
ーダンス状態とする制御端子13,14を各々備えてい
る。
The buffers 12 and 18 are respectively provided with control terminals 13 and 14 for bringing the outputs into a high impedance state.

【0031】計測に先立ち、バッファ12をハイインピ
ーダンス状態に制定する。正帰還による発振が心配され
る場合には、バッファ18もハイインピーダンス状態と
する。
Prior to the measurement, the buffer 12 is set to a high impedance state. If there is a concern about oscillation due to positive feedback, the buffer 18 is also placed in a high impedance state.

【0032】この場合の計測要領は、上述した第1の実
施の形態の場合と共通する。
The measuring procedure in this case is the same as in the case of the first embodiment described above.

【0033】以上説明した第1,第2,第3の実施の形
態において、図4の電圧計19,電流計20を使用した
測定系で説明したが、その他に図5に示す測定系を用い
て、内部電位を計測することも可能である。
In the first, second and third embodiments described above, the measurement system using the voltmeter 19 and the ammeter 20 shown in FIG. 4 has been described, but the measurement system shown in FIG. 5 is also used. It is also possible to measure the internal potential.

【0034】図5において、この測定系は、端子1に電
圧計19が接続され、抵抗21を介して、外部電源17
が接続される。ここで、外部電源17は図6のように計
測毎に調整する必要がなく、抵抗21の抵抗値は、抵抗
3又は7あるいは17の抵抗値と共通した素子を用いて
いる。この場合の被測定内部電圧は(2・VI−V0)
の簡単な式を計算することにより、直ちに得られる。こ
こでVIは電圧計19の電圧値,V0は外部電源の電圧
値である。
In FIG. 5, in this measuring system, the voltmeter 19 is connected to the terminal 1, and the external power source 17 is connected via the resistor 21.
Is connected. Here, the external power supply 17 does not need to be adjusted for each measurement as shown in FIG. 6, and the resistance value of the resistor 21 is the same as the resistance value of the resistor 3 or 7 or 17, and the element is used. The measured internal voltage in this case is (2 · VI-V0)
It is immediately obtained by calculating the simple formula for Here, VI is the voltage value of the voltmeter 19, and V0 is the voltage value of the external power supply.

【0035】この実施の形態によれば、外部電源17を
調整する必要がないという利点がある。
According to this embodiment, there is an advantage that it is not necessary to adjust the external power supply 17.

【0036】[0036]

【発明の効果】以上説明した通り、本発明によれば、抵
抗を接続した兼用端子を設けて、内部電位を兼用端子で
計測することができるから、新らたに専用端子を設ける
必要がなく、また大規模な回路を付加する必要もなく、
上述した各課題がことごとく達成された。
As described above, according to the present invention, since the dual-purpose terminal to which the resistor is connected can be provided and the internal potential can be measured with the dual-purpose terminal, it is not necessary to newly provide a dedicated terminal. , And without the need to add a large-scale circuit,
All the above-mentioned issues have been achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態の半導体装置を示す
回路図である。
FIG. 1 is a circuit diagram showing a semiconductor device according to a first embodiment of the present invention.

【図2】第2の実施の形態を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment.

【図3】第3の実施の形態を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment.

【図4】本発明の各実施の形態の一測定系を示す回路図
である。
FIG. 4 is a circuit diagram showing one measurement system of each embodiment of the present invention.

【図5】本発明の各実施の形態の他の測定系を示す回路
図である。
FIG. 5 is a circuit diagram showing another measurement system according to each embodiment of the present invention.

【図6】一測定系の操作を示す流れ図である。FIG. 6 is a flowchart showing the operation of one measurement system.

【図7】従来の内部電位を検出する回路図である。FIG. 7 is a circuit diagram for detecting a conventional internal potential.

【図8】従来のメモリセルを利用して内部電位を検出す
る回路図である。
FIG. 8 is a circuit diagram for detecting an internal potential using a conventional memory cell.

【符号の説明】[Explanation of symbols]

1,5 入力端子 2,6 入力初段 3,7,15,21 抵抗 4,33 内部電源発生回路 8,9 内部回路 10 電源線 11 信号線 12,18 三ステートバッファ 13,14 ハイインピーダンス制御端子 16 入出力端子 17 外部電源 19 電圧計 20 電流計 31 出力端子 44,45,46 セル 47 ダイオード 48 基板 1,5 Input terminal 2,6 Input first stage 3,7,15,21 Resistance 4,33 Internal power supply generation circuit 8,9 Internal circuit 10 Power supply line 11 Signal line 12,18 Three-state buffer 13,14 High impedance control terminal 16 Input / output terminal 17 External power supply 19 Voltmeter 20 Ammeter 31 Output terminal 44, 45, 46 Cell 47 Diode 48 Substrate

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 パッケージに覆われた半導体基板の各領
域と電気的に接続された端子が、前記パッケージの外部
に導出されている半導体装置において、前記半導体基板
の所定領域に印加された内部電位が計測できるように、
前記所定領域と前記端子とが抵抗を介して電気的に接続
されていることを特徴とする半導体装置。
1. In a semiconductor device in which terminals electrically connected to respective regions of a semiconductor substrate covered by a package are led out of the package, an internal potential applied to a predetermined region of the semiconductor substrate. So that you can measure
A semiconductor device, wherein the predetermined region and the terminal are electrically connected via a resistor.
【請求項2】 前記抵抗の抵抗値が、前記端子の規格に
より規定されたリーク電流値以下となるように、調整さ
れている請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the resistance value of the resistor is adjusted to be equal to or less than a leakage current value defined by the standard of the terminal.
【請求項3】 前記抵抗の抵抗値が、500KΩ以上で
ある請求項2記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the resistance value of the resistor is 500 KΩ or more.
【請求項4】 前記内部電位が、前記半導体基板の基板
電位である請求項1記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the internal potential is a substrate potential of the semiconductor substrate.
【請求項5】 前記端子には、バッファの入力又は三ス
テートバッファの出力が接続されている請求項1記載の
半導体装置。
5. The semiconductor device according to claim 1, wherein an input of a buffer or an output of a three-state buffer is connected to the terminal.
【請求項6】 請求項1に記載された半導体装置の検査
方法において、外部電源から前記端子に印加した電流が
流れなくなる時の前記電源の電圧を測ることにより、前
記内部電位を推定することを特徴とする半導体装置の検
査方法。
6. The method of inspecting a semiconductor device according to claim 1, wherein the internal potential is estimated by measuring a voltage of the power supply when a current applied to the terminal from an external power supply stops flowing. A characteristic semiconductor device inspection method.
【請求項7】 請求項1に記載された半導体装置の検査
方法において、前記端子の電圧値と、抵抗を介して前記
端子に印加した電圧値とから、前記内部電位を算出する
ことを特徴とする半導体装置の検査方法。
7. The method of inspecting a semiconductor device according to claim 1, wherein the internal potential is calculated from a voltage value of the terminal and a voltage value applied to the terminal via a resistor. Method for inspecting semiconductor device.
JP7222292A 1995-08-30 1995-08-30 Inspection method for semiconductor device Expired - Fee Related JP2919312B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7222292A JP2919312B2 (en) 1995-08-30 1995-08-30 Inspection method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7222292A JP2919312B2 (en) 1995-08-30 1995-08-30 Inspection method for semiconductor device

Publications (2)

Publication Number Publication Date
JPH0968558A true JPH0968558A (en) 1997-03-11
JP2919312B2 JP2919312B2 (en) 1999-07-12

Family

ID=16780089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7222292A Expired - Fee Related JP2919312B2 (en) 1995-08-30 1995-08-30 Inspection method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2919312B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170475A (en) * 1984-09-14 1986-04-11 Hitachi Ltd I/O shared circuit for integrated circuits
JPH02132384A (en) * 1988-11-14 1990-05-21 Fujitsu Ltd Semiconductor element whose substrate voltage can be measured
JPH06150697A (en) * 1992-11-12 1994-05-31 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6170475A (en) * 1984-09-14 1986-04-11 Hitachi Ltd I/O shared circuit for integrated circuits
JPH02132384A (en) * 1988-11-14 1990-05-21 Fujitsu Ltd Semiconductor element whose substrate voltage can be measured
JPH06150697A (en) * 1992-11-12 1994-05-31 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit

Also Published As

Publication number Publication date
JP2919312B2 (en) 1999-07-12

Similar Documents

Publication Publication Date Title
US6828815B2 (en) Method and apparatus for defect analysis of semiconductor integrated circuit
US6756804B2 (en) Semiconductor integrated circuit device
US7317324B2 (en) Semiconductor integrated circuit testing device and method
US4720671A (en) Semiconductor device testing device
US5101152A (en) Integrated circuit transfer test device system utilizing lateral transistors
JPH07146327A (en) Method and apparatus for testing integrated power devices
JP2919312B2 (en) Inspection method for semiconductor device
JP3194040B2 (en) IC module
JP2919147B2 (en) Test method for semiconductor integrated circuit
JP2002156403A (en) Electronic device testing equipment
JP2002090414A (en) Semiconductor test equipment
JPH08226942A (en) Test probe pin contact failure judgment method and in-circuit tester
US6720788B2 (en) High resolution current measurement method
JPH04253351A (en) Method for measuring contact resistance
RU2307367C1 (en) Auxiliary block for indicating contact of measuring device with the object being checked
JPH05273298A (en) Semiconductor integrated circuit device and test method thereof
JP2000046896A (en) Tester for semiconductor cmos integrated circuit
JP2963234B2 (en) High-speed device test method
JP2666352B2 (en) Circuit connection test method
JPS6371669A (en) Inspecting method for electronic circuit device
JPH0694786A (en) Burn-in equipment
JPH04215078A (en) Semiconductor testing device
JPH05232176A (en) Continuity testing device
JPH05223904A (en) Current mode logic circuit test method
JPH07191079A (en) Semiconductor integrated circuit evaluation method and evaluation jig

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990406

LAPS Cancellation because of no payment of annual fees