JPH0968558A - 半導体装置及びその検査方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体装置の外部端子を増加させることがな
く、半導体基板の内部電位を検出できるようにするこ
と。 【解決手段】入力端子と内部電源線との間に、規格で規
定された入力リーク電流値以下となるような値にした抵
抗を接続し、その入力端子に電流が流れないように電圧
を印加し、その時の電圧を測定する事により、高精度に
内部電位を検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
検査方法に関し、特に半導体基板の所定領域のバイアス
電圧を外部端子で計測できるようにした回路と、その前
記バイアス電圧の計測方法に関する。

【０００２】

【従来の技術】半導体基板内の降圧回路や基板電位等を
測定することは、ＤＲＡＭ（ダイナミック・ランダム・
アクセス・メモリ）の特性を評価する上で、重要であ
る。

【０００３】このような半導体基板の基板電位等の内部
電位を外部から検出する従来の簡単な回路例を示す図７
を参照すると、パッケージで覆われた半導体基板の内部
電源発生回路３３は、これをパッケージ外の外部端子３
１まで配線で導出し、この外部端子３１の電圧をテスタ
等で計測するものである。この場合、この計測専用の端
子３１は、計測したい回路３３の数に応じて、増加す
る。

【０００４】半導体装置の規格化された数の外部端子に
特に空端子がない場合には、計測専用の端子を追加する
ことができないばかりでなく、無理に端子数を増加さ
せ、端子ピッチを変更すると、ユーザ・サイドで用意し
たプリント配線が使用できなくなるという新らたな問題
が生じる。

【０００５】このような端子数を増加させないで済むよ
うにした特開平２−１３２３８４号公報に記載された図
８を参照すると、半導体基板４８のバックバイアス等の
ため、内部で発生させた基板電圧ＶＢＢを間接的に検出
するため、セル４４，４５，４６と、各セルと基板４８
との間に各々接続された１個，２個直列接続，３個直列
接続のダイオード４７とが用意される。

【０００６】この解決手段によれば、基板電圧ＶＢＢか
らダイオード４７の順方向電圧の整数倍だけ上昇した電
位が、各セルの一端に印加される。セル４４、セル４
５、セ４６には、それぞれ異なる電圧が電圧ＶＢＢから
印加された電圧の、或るしきい値を境界として、異なる
状態（論理値１または０）をとるようにする。すなわ
ち、電圧ＶＢＢの大きさによってデジタル化したデータ
が得られ、外部より、このセルの状態を読むことによ
り、電圧ＶＢＢの値を推定する。

【０００７】しかしながら、ダイオード１個分の順方向
電圧以内の分解能を持たせることができないため、基板
電圧ＶＢＢを高精度で検出できないばかりでなく、セル
４４，４５，４６やダイオード４７等の形成不良の場合
にも、基板電圧ＶＢＢの不良となってしまい、検査上の
信頼性が低いという問題がある。特に、各セルだけで
も、６個の素子から構成されている関係から、この点で
の信頼性の低下は無視できないものである。さらに、セ
ル，ダイオードの他に、ディジタル化したデータを外部
へ読み出すための回路も必要となり、規模が大きくなる
という問題もある。

【０００８】

【発明が解決しようとする課題】以上のような諸問題点
等に鑑み、本発明では、次の各課題を掲げる。 （１）半導体基板の所定領域の電位を、外部端子を利用
して、高精度でかつ信頼性高く、検出できるようにする
こと。 （２）計測専用の端子を追加することなく、他の端子と
兼用できるようにすること。即ち、半導体装置の端子数
や端子ピッチ等を変更しないで済むようにすること。 （３）所定領域の電位を端子に出力する回路を極めて簡
単な構成とすること。

【０００９】

【課題を解決するための手段】本発明の解決手段は、パ
ッケージに覆われた半導体基板の各領域と電気的に接続
された端子が、前記パッケージの外部に導出されている
半導体装置において、前記半導体基板の所定領域に印加
された内部電位が計測できるように、前記所定領域と前
記端子とが抵抗を介して電気的に接続されていることを
特徴とする。

【００１０】特に前記抵抗の抵抗値が、前記端子の規格
により規定されたリーク電流値以下となるように、調整
されていることを特徴とする。

【００１１】また、特に前記内部電位が、前記半導体基
板の基板電位であることを特徴とする。

【００１２】さらに、特に前記端子には、バッファの入
力又は三ステートバッファの出力が接続されていること
も特徴とする。

【００１３】本発明の第１の半導体装置の検査方法は、
外部電源から前記端子に印加した電流が流れなくなる時
の前期電源の電圧を測ることにより、前記内部電位を推
定することを特徴とする。

【００１４】また本発明の第２の半導体装置の検査方法
は、前記端子の電圧値と、抵抗を介して前記端子に印加
した電圧値とから、前記内部電位を算出することを特徴
とする。

【００１５】本発明の解決手段によれば、内部電位を、
単に抵抗を介して端子に導出しているため、従来の端子
部分の機能を損うことがなく、しかも内部電位を正確に
検出することができ、もって従来の入出力端子との兼用
が可能となる。

【００１６】本発明の第１の検査方法によれば、電流が
流れなくなった時点の外部電源電圧を検出するため、正
確に内部電位を計測することができ、また第２の検査方
法によれば、双方の電圧値から内部電位を算出するだけ
で、外部電源の電圧を計測毎に調整する必要がないか
ら、より迅速に検査作業が行える。

【００１７】

【発明の実施の形態】本発明の第１の実施の形態を示す
図１を参照すると、この半導体装置は、パッケージの外
部に外部リードとなる入力端子１を備え、パッケージ内
の半導体基板に形成されたバッファ回路からなる入力初
段２の入力に入力端子１が接続され、さらに半導体基板
に形成された内部電源発生回路の所定領域の電位が印加
された電源線１０は、所定の抵抗３を介して、入力端子
１と入力初段２との間に接続されている。

【００１８】内部電源発生回路４は、外部から入力され
る電源電圧に基いて、回路に必要な電圧を半導体基板内
の所定領域で発生させる機能を備えており、例えば外部
供給電圧で発振回路を発振させ、この発振出力を昇圧し
た後整流して、回路に必要な高電圧を得るようにした回
路である。この回路４が複数存在する場合には、それに
応じた数の入力端子１，入力初段２，抵抗３，電源線１
０が各々用意される。

【００１９】抵抗３は、半導体基板内に形成することが
好ましいが、半導体基板とは別に、抵抗器単体として、
パッケージ内に組み込まれていてもよい。

【００２０】外部リードとなる入力端子１は、内部リー
ドを経て、直接又はボンディングワイヤを介して、半導
体基板上のパッドに電気的に接続されるが、図示はして
いない。

【００２１】入力端子１は、例えばデータ信号が入力さ
れるリードで、通常複数備えており、この端子１を利用
して、電源線１０の電位を検出する。電位検出の際に
は、データ信号等は印加しない。ここで、初段２の入力
インピーダンスは極めて大きく、抵抗３よりも１桁以上
大きい値となっている。

【００２２】規定された入力端子１のリーク電流値を１
０μＡとし、入力初段２の入力インピーダンスを無限大
と仮定し、抵抗３にかかる電圧を最大５Ｖとすると、抵
抗３の抵抗値を５００ＫΩ以上に設定することにより、
入力リーク電流値を１０μＡ以下にすることができる。

【００２３】この回路における電源線１０の電位を測定
する場合の一測定系を示す図４を参照すると、電圧値を
任意可変する外部電源１７と、外部電源１７と入力端子
１との間に接続する電流計２０と、外部電源１７の電圧
値を計る電圧計１９とが用意される。図示されていない
が、外部電源１７及び電圧計１９の接地端子は、被測定
半導体装置を接地端子と共通接続される。

【００２４】実際の測定要領を示す図６の流れ図を参照
すると、まず入力端子１に外部電源１７の電圧を適当に
印加し、次に電流計２０で電流値を測定する。電流がど
ちらかの方向に流れているか否かを判断し、流れている
場合は上記電圧を可変して電流が流れない方向に調整す
る。電流が流れなくなると、その時の外部電源１７の電
圧が、回路４の内部電位と等しくなるため、電圧計１９
の表示を読むことにより、直ちに計測できる。

【００２５】ここで、電流計２０に電流が流れなくなる
時の電圧値を計測するため、電流計２０の内部抵抗や抵
抗３等に起因する電圧降下分によって、測定精度が低下
する心配がないという利点がある。この場合の総合的な
測定精度は、電圧計１９，電流計２０の測定精度に主に
依存する。

【００２６】計測された電圧値が、許容値内であれば良
品と認定し、許容値外であれば、不良品として廃棄され
るか、又はこの電源線１０の電圧が印加される回路のみ
を使用しないで他の回路を生かして、利用される。

【００２７】以上のように、この実施の形態の内部電位
を検出回路及びその検出方法によれば、複数の入力端子
または入力と出力との兼用端子を有する半導体装置にお
いて、内部電源あるいは内部信号線と、前記入力端子ま
たは入出力兼用端子と間に、規格で規定された入力電流
値以下となるような値に設定した抵抗を有して構成さ
れ、入力端子または入出力兼用端子に、外部より電流が
流れなくなるように電圧を加え、その時の電位を測る事
により、内部電源あるいは内部信号線の電位を正確に検
出する事ができる。

【００２８】本発明の第２の実施の形態を示す図２を参
照すると、この実施の形態は、内部回路８，９で共通に
利用される信号線１１の電位を、抵抗７を介して入力端
子５で計測すること以外は、上述した第１の実施の形態
と共通する。

【００２９】本発明の第３の実施の形態を示す図３を参
照すると、検出するための抵抗１５が接続された入出力
端子１６と、これに接続された、互いの出力を入力とす
る一枚の三ステートバッファ１２，１８とを備えること
以外、上述した第１の実施の形態と共通する。

【００３０】バッファ１２，１８は、出力をハイインピ
ーダンス状態とする制御端子１３，１４を各々備えてい
る。

【００３１】計測に先立ち、バッファ１２をハイインピ
ーダンス状態に制定する。正帰還による発振が心配され
る場合には、バッファ１８もハイインピーダンス状態と
する。

【００３２】この場合の計測要領は、上述した第１の実
施の形態の場合と共通する。

【００３３】以上説明した第１，第２，第３の実施の形
態において、図４の電圧計１９，電流計２０を使用した
測定系で説明したが、その他に図５に示す測定系を用い
て、内部電位を計測することも可能である。

【００３４】図５において、この測定系は、端子１に電
圧計１９が接続され、抵抗２１を介して、外部電源１７
が接続される。ここで、外部電源１７は図６のように計
測毎に調整する必要がなく、抵抗２１の抵抗値は、抵抗
３又は７あるいは１７の抵抗値と共通した素子を用いて
いる。この場合の被測定内部電圧は（２・ＶＩ−Ｖ０）
の簡単な式を計算することにより、直ちに得られる。こ
こでＶＩは電圧計１９の電圧値，Ｖ０は外部電源の電圧
値である。

【００３５】この実施の形態によれば、外部電源１７を
調整する必要がないという利点がある。

【００３６】

【発明の効果】以上説明した通り、本発明によれば、抵
抗を接続した兼用端子を設けて、内部電位を兼用端子で
計測することができるから、新らたに専用端子を設ける
必要がなく、また大規模な回路を付加する必要もなく、
上述した各課題がことごとく達成された。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体装置を示す
回路図である。

【図２】第２の実施の形態を示す回路図である。

【図３】第３の実施の形態を示す回路図である。

【図４】本発明の各実施の形態の一測定系を示す回路図
である。

【図５】本発明の各実施の形態の他の測定系を示す回路
図である。

【図６】一測定系の操作を示す流れ図である。

【図７】従来の内部電位を検出する回路図である。

【図８】従来のメモリセルを利用して内部電位を検出す
る回路図である。

【符号の説明】

１，５ 入力端子 ２，６ 入力初段 ３，７，１５，２１ 抵抗 ４，３３ 内部電源発生回路 ８，９ 内部回路 １０ 電源線 １１ 信号線 １２，１８ 三ステートバッファ １３，１４ ハイインピーダンス制御端子 １６ 入出力端子 １７ 外部電源 １９ 電圧計 ２０ 電流計 ３１ 出力端子 ４４，４５，４６ セル ４７ ダイオード ４８ 基板

Claims (7)

【特許請求の範囲】
1. 【請求項１】 パッケージに覆われた半導体基板の各領
   域と電気的に接続された端子が、前記パッケージの外部
   に導出されている半導体装置において、前記半導体基板
   の所定領域に印加された内部電位が計測できるように、
   前記所定領域と前記端子とが抵抗を介して電気的に接続
   されていることを特徴とする半導体装置。
2. 【請求項２】 前記抵抗の抵抗値が、前記端子の規格に
   より規定されたリーク電流値以下となるように、調整さ
   れている請求項１記載の半導体装置。
3. 【請求項３】 前記抵抗の抵抗値が、５００ＫΩ以上で
   ある請求項２記載の半導体装置。
4. 【請求項４】 前記内部電位が、前記半導体基板の基板
   電位である請求項１記載の半導体装置。
5. 【請求項５】 前記端子には、バッファの入力又は三ス
   テートバッファの出力が接続されている請求項１記載の
   半導体装置。
6. 【請求項６】 請求項１に記載された半導体装置の検査
   方法において、外部電源から前記端子に印加した電流が
   流れなくなる時の前記電源の電圧を測ることにより、前
   記内部電位を推定することを特徴とする半導体装置の検
   査方法。
7. 【請求項７】 請求項１に記載された半導体装置の検査
   方法において、前記端子の電圧値と、抵抗を介して前記
   端子に印加した電圧値とから、前記内部電位を算出する
   ことを特徴とする半導体装置の検査方法。