JPH0968689A - 液晶表示装置の駆動方法 - Google Patents

液晶表示装置の駆動方法

Info

Publication number
JPH0968689A
JPH0968689A JP7225433A JP22543395A JPH0968689A JP H0968689 A JPH0968689 A JP H0968689A JP 7225433 A JP7225433 A JP 7225433A JP 22543395 A JP22543395 A JP 22543395A JP H0968689 A JPH0968689 A JP H0968689A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
drive circuit
display device
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7225433A
Other languages
English (en)
Other versions
JP3568644B2 (ja
Inventor
Koichi Kajimoto
耕市 梶本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP22543395A priority Critical patent/JP3568644B2/ja
Priority to US08/705,824 priority patent/US5864328A/en
Publication of JPH0968689A publication Critical patent/JPH0968689A/ja
Application granted granted Critical
Publication of JP3568644B2 publication Critical patent/JP3568644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 ２端子素子を用いた液晶表示装置において、
残像あるいは焼き付き等に対して効果のある複数の分割
駆動方法を、従来のパッシブマトリクス用の駆動回路で
実現し得る液晶表示装置の駆動方法を提供する。 【解決手段】 走査電極駆動回路１２に入力される電圧
のうち、走査電極駆動回路１２及び、データ電極駆動回
路１３に共通に入力される電圧Ｖ0C、Ｖ5Cを、所定のタ
イミングで異なるレベルの電圧に切り換えると共に、デ
ータ電極駆動回路１３のみに入力される電圧Ｖ2 、Ｖ3
を、所定のタイミングで異なるレベルの電圧に切り換え
る。これにより、それぞれの駆動回路１２・１３から出
力される信号の波形を調整する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画素のスイッチン
グ素子として２端子型非線形素子を用いたマトリクス型
の表示パネルを備えた液晶表示装置の駆動方法に関する
ものである。
【０００２】
【従来の技術】近年、液晶表示装置は、ＡＶ(Audio Vis
ual)やＯＡ(Office Automation) を始めとして様々な分
野に用いられている。特に、ローエンドの製品には、Ｔ
Ｎ(Twisted Nematic) やＳＴＮ(Super Twisted Nemati
c) といったパッシブタイプの液晶表示装置が搭載され
ている。また、ハイエンドの製品には、３端子非線形素
子であるＴＦＴ(Thin Film Transistor)をスイッチング
素子として用いたアクティブマトリクス駆動方式の液晶
表示装置が搭載されている。
【０００３】このアクティブマトリクス駆動方式の液晶
表示装置は、色再現性、薄型化、軽量化および低消費電
力の点でＣＲＴ(Cathode Ray Tube)を凌駕する特徴を有
しており、その用途が急速に拡大している。しかし、ス
イッチング素子としてＴＦＴを用いた場合には、その製
造において、６〜８回以上の薄膜形成工程およびフォト
リソグラフ工程が必要となり、コスト高になるという問
題点がある。これに対して、スイッチング素子として２
端子型非線形素子を用いた液晶表示装置では、ＴＦＴを
用いた液晶表示装置に比べてコスト面で優れるだけでな
く、パッシブタイプの液晶表示装置に対して表示品位面
で優れているため、急速に普及している。
【０００４】また、２端子型非線形素子を用いた液晶表
示装置では、パッシブタイプの液晶表示装置に用いられ
ている駆動方法として電圧平均化駆動法をそのまま活用
することができる。２端子型非線形素子を用いた液晶表
示装置は、図６に示すように、表示パネル６１、データ
電極駆動回路６２、走査電極駆動回路６３、制御部６４
を有している。
【０００５】表示パネル６１は、一般的な液晶表示装置
と同様に、データ電極線Ｘ1 〜Ｘnと走査電極線Ｙ1 〜
Ｙm とがマトリクス状に配されており、各電極線が交差
して形成される画素内に、図７に示すように、直列に接
続された液晶素子７１および２端子型非線形素子（以降
適宜、２端子素子と称する）７２が設けられている。
【０００６】データ電極駆動回路６２は、表示パネル６
１のデータ電極線Ｘ1 〜Ｘn に表示に応じた所定の電圧
を印加するようになっており、一般的にはシフトレジス
タ、ラッチ回路、アナログスイッチ等（図示せず）から
構成されている。
【０００７】走査電極駆動回路６３は、表示パネル６１
の走査電極線Ｙ1 〜Ｙm に線順次で所定の電圧を印加す
るようになっており、一般的には液晶駆動電源発生回
路、シフトレジスタ、アナログスイッチ等（図示せず）
から構成されている。
【０００８】制御部６４は、液晶駆動信号制御部６５
と、液晶駆動電圧発生部６６とを備えており、入力信号
線６７から入力される表示情報に応じて、入力情報を表
示すべく、データ電極駆動回路６２と走査電極駆動回路
６３とにそれぞれ制御信号と液晶駆動電圧Ｖ0 〜Ｖ5 を
転送するようになっている。
【０００９】ここで、上記液晶駆動電圧発生部６６は、
図８に示すように、液晶駆動用電源８１の電圧（ＶEE）
を、分割抵抗８２およびオペレーションアンプ（以下、
オペアンプと称する）８３によって６種類の電位Ｖ0 〜
Ｖ5 を作成し、これらの電位Ｖ0 〜Ｖ5 をそれぞれ液晶
駆動電圧Ｖ0 〜Ｖ5 として出力するようになっている。
【００１０】上記の構成において、図９に示すように、
走査電極駆動回路６３（図６）、データ電極駆動回路６
２（図６）から走査電極線（Ｙ1 〜Ｙm ）、データ電極
線（Ｘ1 〜Ｘn ）に、同図（ａ）のラッチパルス（Ｌ
Ｐ）および同図（ｂ）の交流化信号（Ｍ）に基づいて、
それぞれ所定の電圧（６レベルの液晶駆動電圧Ｖ0 〜Ｖ
5 のいずれか）が印加される。例えば、各画素の両端で
あるＹ1 、Ｘ1 にそれぞれ同図（ｃ）（ｄ）に示す波形
の電圧が印加された場合、Ｙ1 、Ｘ1 に接続された画素
の両端には、同図（ｅ）に示す波形の電圧が印加され
る。図の実線の電圧を印加すると液晶素子７１は点灯
し、破線の電圧を印加すると液晶素子７１は非点灯（消
灯）する。
【００１１】ところで、上記２端子素子７２の特性は、
一般に、図１０に示す実線１０１にて示すＩ−Ｖ（電流
−電圧）特性により表される。尚、上記２端子素子７２
は、正負何れの極性でも動作するが、２端子素子７２の
特性が対称であるとすると正負何れの極性も同じ特性を
示すので、本説明図では正の極性についてのみ図示して
いる。
【００１２】この特性は、具体的には、２端子素子７２
の印加電圧が低いときに電流が微小であり、かつ等価抵
抗が高くなる一方、上記印加電圧が高いときに電流が急
増し、かつ等価抵抗が低くなる。したがって、２端子素
子７２を用いて表示を行うには、このような特性が利用
される。すなわち、表示を行う場合、高い電圧の印加で
２端子素子７２を低抵抗（オン）にすることにより、液
晶素子７１にオン可能な電圧を与える。また、表示を行
なわない場合、低い電圧の印加で２端子素子７２を高抵
抗（オフ）にすることにより、液晶素子７１にオフとな
る電圧を与える。
【００１３】また、選択期間で液晶素子７１に印加され
た電圧は非選択期間で２端子素子７２が高抵抗（オフ）
となるため保持されることから、２端子素子７２を用い
た表示装置は、パッシブ型のマトリクス表示装置と比較
して高デューティの駆動が可能である。
【００１４】しかも、この液晶表示装置は、パッシブ型
のマトリクス型液晶表示装置と同様に、図１１に示す電
圧を画素に印加する電圧平均化法で駆動することができ
る。電圧平均化法では、液晶素子７１を点灯する場合、
実線１１１の電圧を印加し、液晶素子７１を非点灯する
場合、破線１１２の電圧を印加する。すなわち、選択期
間における印加電圧の大小によって液晶素子７１の点
灯、非点灯を決定している。
【００１５】尚、液晶素子７１にＤＣ（直流）成分が蓄
積されると、信頼性が低下する。これを回避するため、
通常、フレーム毎（または、複数フレーム毎、あるい
は、複数ライン毎）に印加電圧の極性を反転させる交流
化が行われている。例えば、図１１に示すように、印加
電圧は、正極性と負極性とが一定期間で繰り返された状
態となっているが、以降、正極性の場合についてのみの
説明とする。
【００１６】このように、上記の２端子素子７２を用い
たアクティブマトリクス型液晶表示装置では、電圧平均
化法によって、高いコントラストおよび均一な表示を実
現できる。
【００１７】しかしながら、２端子素子７２には、前記
の初期特性が印加電圧と時間とによって変化するため
に、前回の表示状態の影響を受ける残像現象（焼き付き
現象ともいわれる）が生じるという問題があった。
【００１８】この残像現象は、以下のようにして発生す
る。例えば、点灯部が黒表示を示すノーマリーホワイト
モード（液晶素子７１を点灯させると黒を表示するモー
ド）の液晶表示装置において、図１２（ａ）に示すよう
に、中央部Ｐ１が白、周辺部Ｐ２が黒からなるパターン
を表示パネル１２１に表示させた状態から、全画面を中
間調の灰色である状態に切り換えると、同図（ｂ）に示
すように、前に表示していたパターンが残ってしまい、
全画面が均一にならない。すなわち、白を表示していた
中央部Ｐ１と黒を表示していた周辺部Ｐ２とで表示差が
生じる残像が発生する。
【００１９】この残像は、２端子素子７２のＩ−Ｖ特性
における電圧印加の時間依存性に起因している。すなわ
ち、２端子素子７２のＩ−Ｖ特性が、図１０に示すよう
に、電圧印加時間の増加に伴い、実線１０１から破線１
０２にシフトする。このため、液晶素子７１のＶ−Ｔ
（電圧−透過率）特性も、図１３に示すように、実線１
３１から破線１３２状態にシフトする。このとき、例え
ば、透過率が５０％になる電圧は、Ｖ50からＶ50’にシ
フトする。ただし、そのシフト量は、印加電圧により異
なる。
【００２０】電圧のシフト量ΔＶ（＝Ｖ50’−Ｖ50）
は、図１４に示すように、電圧印加時間によって変化す
る。しかも、印加電圧が大きくなると、シフト量ΔＶも
大きくなる。図中、曲線１４１は、曲線１４２よりも大
きい電圧を印加したときのシフト量ΔＶを示している。
【００２１】その結果、図１２（ａ）のパターンを表示
させた状態では、中央部Ｐ１と比較して高い電圧が印加
されている周辺部Ｐ２の方がシフト量ΔＶが大きくな
る。この状態から全画面を中間調の灰色である状態に切
り換えると、すなわち、中央部Ｐ１にも周辺部Ｐ２にも
同一の電圧が印加される状態に切り換えると、中央部Ｐ
１と比較して周辺部Ｐ２の透過率が高くなる（図１
３）。したがって、図１２（ｂ）のように残像が発生す
る。
【００２２】これに対して、上記のような特性のシフト
を解消するための２端子素子７２の製造プロセスおよび
構造や、特性がシフトしても、それが表示状態に影響を
与えない駆動方法が提案されている。
【００２３】例えば、本願出願人は、先に出願した特願
平６−１６３８７２号において、表示状態に関わらず、
選択期間中の前段に十分な印加電圧を用いて残像現象を
低減する駆動方法を提案している。
【００２４】
【発明が解決しようとする課題】しかしながら、前記の
特願平６−１６３８７２号の駆動方法のように、残像、
焼き付きの低減のために、選択期間を複数に分割して駆
動する方法では、図１５に示すように、６レベルの液晶
駆動電圧Ｖ0 〜Ｖ5 を交流化信号Ｍに応じて選択するこ
とにより、走査電極信号（同図（ｃ））とデータ電極信
号（同図（ｄ））とを作成した場合、画素に印加される
駆動電圧は、オン電圧（同図（ｅ）の実線１５１）また
はオフ電圧（同図（ｅ）の破線１５２）のいずれかにな
ってしまう。
【００２５】このため、選択期間における駆動電圧の大
きさを制御することが困難であるという問題点を有して
いる。したがって、上記の分割駆動方法によれば、残像
は軽減するが、この駆動方法は、従来からのパッシブマ
トリクス型の液晶表示装置であって、電圧平均化法で駆
動するデータ電極駆動回路６２および走査電極駆動回路
６３を備えた液晶表示装置にて実現することが困難であ
るという問題点を有している。
【００２６】また、上記の分割駆動方法を、電圧平均化
法にて駆動するパッシブマトリクス型の液晶表示装置に
て実現するには、新規の分割駆動用のドライバーを開発
する必要があり、このために、ドライバーの開発のため
の期間を要し、しかも装置のコストアップを招来すると
いう問題を有している。
【００２７】本発明は、上記の問題点を解決するために
なされたもので、その目的は、２端子素子を用いた液晶
表示装置において、残像あるいは焼き付き等に対して効
果のある複数の分割駆動方法を、従来のパッシブマトリ
クス用のドライバーで実現し得る液晶表示装置の駆動方
法を提供することにある。
【００２８】
【課題を解決するための手段】請求項１の液晶表示装置
の駆動方法は、上記の課題を解決するために、走査電極
群とデータ電極群の交差する部分の間に直列接続される
液晶素子と２端子型非線形素子とを有する表示パネル
と、外部から入力される多レベルの電圧に基づいて走査
電極に印加する走査電極信号を生成する走査電極駆動回
路と、外部から入力される多レベルの電圧に基づいてデ
ータ電極に印加するデータ電極信号を生成するデータ電
極駆動回路とを備え、上記走査電極信号とデータ電極信
号との相乗効果によって生じる差信号を、１水平走査期
間に２回以上に分割して表示パネルの液晶素子に印加す
ることにより表示を行う液晶表示装置の駆動方法におい
て、上記走査電極駆動回路及び、データ電極駆動回路に
入力される電圧を所定のタイミングで異なるレベルの電
圧に切り換えることにより、それぞれの駆動回路から出
力される信号の波形を調整することを特徴としている。
【００２９】例えば、各駆動回路から出力される信号の
波形を調整するには、請求項２記載のように、走査電極
駆動回路に入力される電圧のうち、走査電極駆動回路及
び、データ電極駆動回路に共通に入力される電圧を、所
定のタイミングで異なるレベルの電圧に切り換えると共
に、データ電極駆動回路のみに入力される電圧を、所定
のタイミングで異なるレベルの電圧に切り換えること
で、それぞれの駆動回路から出力される信号の波形を調
整すれば良い。
【００３０】したがって、上記請求項１の構成によれ
ば、各駆動回路に入力される電圧を供給するための液晶
駆動電源部を少し変更するだけで、１水平走査期間にお
ける液晶素子への印加電圧の大きさを制御することがで
きるので、従来から利用されているパッシブマトリクス
用の駆動回路によって、２端子型非線形素子を用いた液
晶表示装置の残像あるいは焼き付き等に対して効果のあ
る１水平走査期間を複数に分割して駆動する方法を実現
することができる。
【００３１】これにより、新規に分割駆動用のドライバ
ーを開発する必要がなくなるので、装置のコストアップ
を抑えると共に、新たな液晶表示装置の駆動方法に関す
る開発期間の短縮も図ることができる。
【００３２】
【発明の実施の形態】本発明の一実施の形態について図
１ないし図５および図７に基づいて説明すれば、以下の
通りである。尚、本実施の形態では、１水平走査期間を
２分割する駆動方法について説明する。
【００３３】本実施例の液晶表示装置は、図１に示すよ
うに、表示パネル１１、走査電極駆動回路１２、データ
電極駆動回路１３、制御部１４を有している。
【００３４】表示パネル１１は、データ電極線Ｘ1 〜Ｘ
n と走査電極線Ｙ1 〜Ｙm とがマトリクス状に配されて
おり、各電極線が交差して形成される画素内に、従来の
技術の図７に示すように、直列に接続された液晶素子７
１および２端子型非線形素子（以降適宜、２端子素子と
称する）７２が設けられている。
【００３５】走査電極駆動回路１２は、上記表示パネル
１１の走査電極線Ｙ1 〜Ｙm に線順次で所定の電圧を印
加するものであり、一般的には、液晶駆動電源発生回
路、シフトレジスタ、アナログスイッチ等（図示せず）
から構成されている。
【００３６】データ電極駆動回路１３は、上記表示パネ
ル１１のデータ電極線Ｘ1 〜Ｘn に表示に応じた所定の
電圧を印加するものであり、一般的には、シフトレジス
タ、ラッチ回路、アナログスイッチ等（図示せず）から
構成されている。
【００３７】制御部１４は、液晶駆動信号制御部１５
と、液晶駆動電圧発生部１６とからなり、走査開始信号
Ｓ、データラッチ信号ＬＰ、データシフト信号ＣＫ、交
流化反転信号Ｍ等の制御信号が入力される。
【００３８】液晶駆動信号制御部１５は、上記制御部１
４に入力される制御信号に基づいて、走査電極線Ｙ1 〜
Ｙm の駆動回路である走査電極駆動回路１２とデータ電
極線Ｘ1 〜Ｘn の駆動回路であるデータ電極駆動回路１
３に制御信号を出力するようになっており、上記制御信
号と共に、切換制御信号Ｉ〜IVを液晶駆動電圧発生部１
６に出力するようになっている。
【００３９】液晶駆動電圧発生部１６は、電圧印加ライ
ン〔Ｖ0C〕、〔Ｖ1 〕、〔Ｖ4 〕、〔Ｖ5C〕を介して走
査電極駆動回路１２に液晶駆動電圧Ｖ0C、Ｖ1 、Ｖ4 、
Ｖ5Cを、また、電圧印加ライン〔Ｖ0S〕、〔Ｖ2 〕、
〔Ｖ3 〕、〔Ｖ5S〕を介してデータ電極駆動回路１３に
液晶駆動電圧Ｖ0S、Ｖ2 、Ｖ3 、Ｖ5Sを印加するように
なっている。
【００４０】液晶駆動電圧発生部１６は、例えば図２に
示すように、液晶駆動電源電圧ＶEEを発生する電源２０
と、分割抵抗Ｒ1 〜Ｒ8 と、６つのオペレーションアン
プ（以下、単にオペアンプと称する）２１〜２６と、４
つの電圧切換部２７〜３０とで構成されており、８つの
電位レベルを作成するようになっている。
【００４１】上記分割抵抗Ｒ1 〜Ｒ3 は、液晶駆動電源
電圧ＶEEの高電源電位Ｖ0 と低電源電位Ｖ5 との間に直
列に接続されている。また、分割抵抗Ｒ1 と分割抵抗Ｒ
2 との間にはオペアンプ２１が、分割抵抗Ｒ2 と分割抵
抗Ｒ3 との間にはオペアンプ２６が接続され、液晶駆動
電源電圧ＶEEをオペアンプ２１・２６を介して、電位Ｖ
P ・ＶN に分割するようになっている。
【００４２】一方、分割抵抗Ｒ4 〜Ｒ8 は、上記分割抵
抗Ｒ1 〜Ｒ3 と同様に液晶駆動電源電圧ＶEEの高電源電
位Ｖ0 と低電源電位Ｖ5 との間に直列に接続されてい
る。また、分割抵抗Ｒ4 と分割抵抗Ｒ5 との間にはオペ
アンプ２２が、分割抵抗Ｒ5 と分割抵抗Ｒ6 との間には
オペアンプ２３が、分割抵抗Ｒ6 と分割抵抗抵抗Ｒ7 と
の間にはオペアンプ２４が、分割抵抗Ｒ7 と分割抵抗Ｒ
8 との間にはオペアンプ２５がそれぞれ接続されてお
り、液晶駆動電源電圧ＶEEをオペアンプ２２〜２５を介
して、電位Ｖ1 〜Ｖ4 に分割するようになっている。
【００４３】上記オペアンプ２１・２３・２４・２６の
それぞれの出力側には、電圧切換部２７〜３０が接続さ
れており、この電圧切換部２７〜３０によって液晶駆動
電源電圧ＶEEの高電源電位Ｖ0 あるいは低電源電位Ｖ5
を、オペアンプ２１・２６から得られた電位ＶP ・ＶN
に切り替えて走査電圧印加ライン〔Ｖ0C〕・〔Ｖ5C〕に
印加すると共に、オペアンプ２３・２４から得られた電
位Ｖ2 ・Ｖ3 に切り替えてデータ電圧印加ライン
〔Ｖ2 〕・〔Ｖ3 〕に印加するようになっている。尚、
上記の各電圧切換部２７〜３０の電圧の切換えは、前記
した切換制御信号Ｉ〜IVが入力されることにより行われ
る。
【００４４】また、上記分割抵抗Ｒ1 〜Ｒ3 の抵抗値
は、Ｒ1 ＝Ｒ3 ≠Ｒ2 の関係を示し、分割抵抗Ｒ4 〜Ｒ
8 の抵抗値は、Ｒ4 ＝Ｒ5 ＝Ｒ7 ＝Ｒ8 ≠Ｒ6 の関係を
示し、また、Ｒ6 はＲ4 の４倍の抵抗値を示すものとす
る。
【００４５】ここで、上記液晶駆動信号制御部１５に備
えられた切換制御信号発生回路３１について説明する。
この切換制御信号発生回路３１は、図３に示すように、
カウンタ群３２と、Ｄ型−フリップフロップ群３３とで
構成されている。カウンタ群３２には、走査開始信号
Ｓ、データラッチ信号ＬＰ、データシフト信号ＣＫ、交
流化反転信号Ｍが入力され、これら各信号に基づいた制
御信号がＤ型−フリップフロップ群３３に入力され、切
換制御信号Ｉ〜IVを出力するようになっている。
【００４６】上記切換制御信号Ｉ〜IVは、図５（ａ）
（ｂ）（ｃ）に示すように、データラッチ信号ＬＰによ
って規定された１水平走査期間（選択期間あるいは非選
択期間）内で極性が反転する交流化反転信号Ｍに基づい
て作成されるものである。
【００４７】切換制御信号Ｉは、１水平走査期間の後半
で、交流化信号Ｍの“Ｌ”レベルの期間を検出し、その
期間を“Ｌ”レベルとする波形の信号として作成され、
同図（ｄ）に示すように、電圧印加ライン〔Ｖ0C〕に印
加する電位をＶ0 からＶP に切り換える信号である。
【００４８】また、切換制御信号IIは、１水平走査期間
の前半で、交流化信号Ｍの“Ｈ”レベルの期間を検出
し、その期間を“Ｈ”レベルとする波形の信号として作
成され、同図（ｅ）に示すように、電圧印加ライン〔Ｖ
2 〕に印加する電圧を切り換えるための信号である。
【００４９】また、切換制御信号III は、１水平走査期
間の前半で、交流化信号Ｍの“Ｌ”レベルの期間を検出
し、その期間を“Ｌ”レベルとする波形の信号として作
成され、同図（ｅ）に示すように、電圧印加ライン〔Ｖ
3 〕に印加する電圧を切り換えるための信号である。
【００５０】さらに、切換制御信号IVは、１水平走査期
間の後半で、交流化信号Ｍの“Ｈ”レベルの期間を検出
し、その期間を“Ｈ”レベルとする波形の信号として作
成され、同図（ｄ）に示すように、電圧印加ライン〔Ｖ
5C〕に印加する電圧を切り換えるための信号である。
【００５１】即ち、電圧切換部２７は、上記切換制御信
号Ｉが入力されることで、液晶駆動電源電圧ＶEEの高電
源電位Ｖ0 をオペアンプ２１から出力される電位ＶP に
切換えて、この電位ＶP を電圧印加ライン〔Ｖ0C〕に印
加するようになっている。
【００５２】電圧切換部２８においても同様にして、上
記切換制御信号IIが入力されることで、液晶駆動電源電
圧ＶEEの高電源電位Ｖ0 をオペアンプ２３から出力され
る電位Ｖ2 に切換えて、この電位Ｖ2 を電圧印加ライン
〔Ｖ2 〕に印加するようになっている。
【００５３】また、電圧切換部２９は、上記切換制御信
号III が入力されることで、液晶駆動電源電圧ＶEEの低
電源電位Ｖ5 をオペアンプ２４から出力される電位Ｖ3
に切換えて、この電位Ｖ3 を電圧印加ライン〔Ｖ3 〕に
印加するようになっている。
【００５４】電圧切換部３０においても同様にして、上
記切換制御信号IVが入力されることで、液晶駆動電源電
圧ＶEEの低電源電位Ｖ5 をオペアンプ２３から出力され
る電位ＶN に切換えて、この電位ＶN を電圧印加ライン
〔Ｖ5C〕に印加するようになっている。
【００５５】尚、液晶駆動電源電圧ＶEEの高電源電位Ｖ
0 は、そのまま電圧印加ライン〔Ｖ0S〕に印加されると
共に、液晶駆動電源電圧ＶEEの低電源電位Ｖ5 は、その
まま電圧印加ライン〔Ｖ5S〕に印加される。また、上記
各電位は、Ｖ0 ＞Ｖ1 ＞Ｖ2＞ＶP ＞ＶN ＞Ｖ3 ＞Ｖ4
＞Ｖ5 の関係となっている。
【００５６】ここで、上記各電圧切換部２７〜３０の具
体的な構成について、図４を参照しながら以下に説明す
る。尚、何れの電圧切換部２７〜３０においてもその構
成は同じとする。
【００５７】電圧切換部２７〜３０は、図４に示すよう
に、２つのコンデンサー、２つの抵抗器、２つのダイー
オード、Ｐ−ＦＥＴ（Ｐ−チャンネル電界効果トランジ
スター）、Ｎ−ＦＥＴ（Ｎ−チャンネル電界効果トラン
ジスター）で構成されており、高電位の電圧を印加する
高電位側入力ライン４１と、低電位の電圧を印加する低
電位側入力ライン４３と、切換制御信号を入力する制御
信号入力ライン４２と、高電位の電圧あるいは低電位の
電圧の何れか一方を出力する出力ライン４４とを有して
いる。
【００５８】例えば、電圧切換部２７では、上記出力ラ
イン４４を電圧印加ライン〔Ｖ0C〕とし、高電位側入力
ライン４１に電位Ｖ0 の電圧が、また、低電位側入力ラ
イン４３に電位ＶP の電圧が印加されると共に、制御信
号入力ライン４２に切換制御信号Ｉが入力される。この
時、切換制御信号Ｉが“Ｈ”レベルであれば、電位Ｖ0
の電圧が電圧印加ライン〔Ｖ0C〕に印加され、“Ｌ”レ
ベルであれば、電位ＶP の電圧が電圧印加ライン
〔Ｖ0C〕に印加される。これは、図５（ｄ）に示す通り
である。他の電圧切換部２８〜３０においてもその信号
のスイッチング機構は、上記構成の電圧切換部２８と同
じとする。
【００５９】上記の構成において、電圧印加ライン〔Ｖ
0C〕、〔Ｖ1 〕、〔Ｖ4 〕、〔Ｖ5C〕に上記した電位を
それぞれ入力したときの走査電極駆動回路１２での出力
波形は、図５（ｆ）に示すようになり、また、電圧印加
ライン〔Ｖ0S〕、〔Ｖ2 〕、〔Ｖ3 〕、〔Ｖ5S〕に上記
た電位をそれぞれ入力したときのデータ電極駆動回路１
３での出力波形は、図５（ｇ）に示すようになる。
【００６０】ここで、走査電極線Ｙ1 に、走査電極駆動
回路１２から図５（ｆ）に示す出力波形の信号が入力さ
れ、データ電極線Ｘ1 に、データ電極駆動回路１３から
図５（ｇ）に示す出力波形の信号が入力されたときの液
晶素子に印加される出力波形は、図５（ｈ）に示すよう
になる。図５において、実線は点灯状態を示し、破線は
非点灯状態を示す。尚、図５（ｈ）において、Ｖa は、
液晶電源電圧ＶEEと等しいものとし、Ｖb は、各電位の
差に等しいものとする。
【００６１】以上のことから、本発明によれば、各駆動
回路１２・１３から出力される信号の波形を調整するに
は、即ち１水平走査期間における液晶素子７１への印加
電圧の大きさを制御するには、図２に示す液晶駆動電圧
発生部１６のように、走査電極駆動回路１２に入力され
る電圧のうち、走査電極駆動回路１２及び、データ電極
駆動回路１３に共通に入力される電圧Ｖ0 、Ｖ5 を、所
定のタイミングで異なるレベルの電圧ＶP 、ＶN に切り
換えると共に、データ電極駆動回路１３のみに入力され
る電圧Ｖ2 、Ｖ3 を、所定のタイミングで異なるレベル
の電圧Ｖ0 、Ｖ5 に切り換えることで、それぞれの駆動
回路１２・１３から出力される信号の波形を調整すれば
良い。
【００６２】したがって、上記構成によれば、各駆動回
路１２・１３に入力される電圧を供給するための液晶駆
動電圧発生部１６を少し変更するだけで、１水平走査期
間における液晶素子７１への印加電圧の大きさを制御す
ることができるので、従来から利用されているパッシブ
マトリクス用のドライバーを用いて、２端子型非線形素
子を用いた液晶表示装置の残像あるいは焼き付き等に対
して効果のある１水平走査期間を複数に分割して駆動す
る方法を実現することができる。
【００６３】これにより、新規に分割駆動用のドライバ
ーを開発する必要がなくなるので、装置のコストアップ
を抑えると共に、新たな液晶表示装置の駆動方法に関す
る開発期間の短縮も図ることができる。
【００６４】尚、本実施の形態では、１水平走査期間の
分割数を２としているが、これに限定するものではな
く、分割数を３以上としても良い。この場合には、図２
における電圧切換部の数を分割数に応じて増加させるこ
とによって対応すれば良い。
【００６５】
【発明の効果】請求項１の発明の液晶表示装置の駆動方
法は、以上のように、走査電極群とデータ電極群の交差
する部分の間に直列接続される液晶素子と２端子型非線
形素子とを有する表示パネルと、外部から入力される多
レベルの電圧に基づいて走査電極に印加する走査電極信
号を生成する走査電極駆動回路と、外部から入力される
多レベルの電圧に基づいてデータ電極に印加するデータ
電極信号を生成するデータ電極駆動回路とを備え、上記
走査電極信号とデータ電極信号との相乗効果によって生
じる差信号を、１水平走査期間に２回以上に分割して表
示パネルの液晶素子に印加することにより表示を行う液
晶表示装置の駆動方法において、上記走査電極駆動回路
及び、データ電極駆動回路に入力される電圧を所定のタ
イミングで異なるレベルの電圧に切り換えることによ
り、それぞれの駆動回路から出力される信号の波形を調
整する構成である。
【００６６】例えば、各駆動回路から出力される信号の
波形を調整するには、請求項２記載のように、走査電極
駆動回路に入力される電圧のうち、走査電極駆動回路及
び、データ電極駆動回路に共通に入力される電圧を、所
定のタイミングで異なるレベルの電圧に切り換えると共
に、データ電極駆動回路のみに入力される電圧を、所定
のタイミングで異なるレベルの電圧に切り換えること
で、それぞれの駆動回路から出力される信号の波形を調
整すれば良い。
【００６７】したがって、上記請求項１の構成によれ
ば、各駆動回路に入力される電圧を供給するための液晶
駆動電源部を少し変更するだけで、１水平走査期間にお
ける液晶素子への印加電圧の大きさを制御することがで
きるので、従来から利用されているパッシブマトリクス
の用のドライバーを用いて、２端子型非線形素子を用い
た液晶表示装置の残像あるいは焼き付き等に対して効果
のある１水平走査期間を複数に分割して駆動する方法を
実現することができる。
【００６８】これにより、新規に分割駆動用のドライバ
ーを開発する必要がなくなるので、装置のコストアップ
を抑えると共に、２端子型非線形素子を用いた液晶表示
装置の残像あるいは焼き付き等への対策のための開発期
間の短縮も図ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の駆動方法を適用した液
晶表示装置の概略の構成を示すブロック図である。
【図２】図１に示す液晶表示装置の制御回路に備えられ
た液晶駆動電圧発生部の概略の回路図である。
【図３】図１に示す液晶表示装置の制御回路に備えられ
た液晶駆動信号制御部に設けられた切換制御信号発生部
の概略の回路図である。
【図４】図２に示す液晶駆動電圧発生部に設けられた電
圧切換部の概略の回路図である。
【図５】図１に示す液晶表示装置駆動方法を説明するた
めの信号波形を示す波形図である。
【図６】従来の液晶表示装置の駆動方法を適用した液晶
表示装置の概略の構成を示すブロック図である。
【図７】図６に示す液晶表示装置における画素の構成を
示す回路図である。
【図８】図６に示す液晶表示装置に備えられた液晶駆動
電圧発生部の概略の構成を示す回路図である。
【図９】図６に示す液晶表示装置駆動方法を説明するた
めの信号波形を示す波形図である。
【図１０】２端子型非線形素子のＩ−Ｖ特性を示すグラ
フである。
【図１１】２端子型非線形素子を用いたアクティブマト
リクス型液晶表示装置を電圧平均化法で駆動する場合の
波形図である。
【図１２】ノーマリーホワイトモードの液晶表示装置に
おける残像現象の説明図であり、（ａ）は元の画像、
（ｂ）は残像が発生している画像を示している。
【図１３】液晶素子のＴ−Ｖ（透過率−電圧）特性を示
すグラフである。
【図１４】図１３において、透過率が５０％になる電圧
のシフト量を電圧印加時間についてプロットしたグラフ
である。
【図１５】２端子型非線形素子を用いたアクティブマト
リクス型液晶表示装置を電圧平均化法で駆動し、かつ、
選択期間の前半と後半とで異なる電圧を印加する場合の
波形図である。
【符号の説明】
１１ 表示パネル １２ 走査電極駆動回路 １３ データ電極駆動回路 ７１ 液晶素子 ７２ ２端子素子（２端子型非線形素子） Ｘ1 〜Ｘn データ電極線（データ電極線群） Ｙ1 〜Ｙm 走査電極線（走査電極線群）

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】走査電極群とデータ電極群の交差する部分
    の間に直列接続される液晶素子と２端子型非線形素子と
    を有する表示パネルと、外部から入力される多レベルの
    電圧に基づいて走査電極に印加する走査電極信号を生成
    する走査電極駆動回路と、外部から入力される多レベル
    の電圧に基づいてデータ電極に印加するデータ電極信号
    を生成するデータ電極駆動回路とを備え、上記走査電極
    信号とデータ電極信号との相乗効果によって生じる差信
    号を、１水平走査期間に２回以上に分割して表示パネル
    の液晶素子に印加することにより表示を行う液晶表示装
    置の駆動方法において、 上記走査電極駆動回路及び、データ電極駆動回路に入力
    される電圧を所定のタイミングで異なるレベルの電圧に
    切り換えることにより、それぞれの駆動回路から出力さ
    れる信号の波形を調整することを特徴とする液晶表示装
    置の駆動方法。
  2. 【請求項２】上記走査電極駆動回路に入力される電圧の
    うち、走査電極駆動回路及び、データ電極駆動回路に共
    通に入力される電圧を、所定のタイミングで異なるレベ
    ルの電圧に切り換えると共に、データ電極駆動回路のみ
    に入力される電圧を、所定のタイミングで異なるレベル
    の電圧に切り換えることを特徴とする請求項１記載の液
    晶表示装置の駆動方法。
JP22543395A 1995-09-01 1995-09-01 液晶表示装置およびその駆動方法 Expired - Fee Related JP3568644B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22543395A JP3568644B2 (ja) 1995-09-01 1995-09-01 液晶表示装置およびその駆動方法
US08/705,824 US5864328A (en) 1995-09-01 1996-08-30 Driving method for a liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22543395A JP3568644B2 (ja) 1995-09-01 1995-09-01 液晶表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JPH0968689A true JPH0968689A (ja) 1997-03-11
JP3568644B2 JP3568644B2 (ja) 2004-09-22

Family

ID=16829299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22543395A Expired - Fee Related JP3568644B2 (ja) 1995-09-01 1995-09-01 液晶表示装置およびその駆動方法

Country Status (2)

Country Link
US (1) US5864328A (ja)
JP (1) JP3568644B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2745410B1 (fr) * 1996-02-27 1998-06-05 Thomson Csf Procede de commande d'un ecran de visualisation d'image affichant des demi-teintes, et dispositif de visualisation mettant en oeuvre le procede
US6111555A (en) * 1998-02-12 2000-08-29 Photonics Systems, Inc. System and method for driving a flat panel display and associated driver circuit
US20040032562A1 (en) * 2001-05-01 2004-02-19 Three-Five Systems, Inc. Method and apparatus for adjusting contrast during assembly of liquid crystal displays and similar devices
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
WO2004104979A2 (en) * 2003-05-16 2004-12-02 Sipix Imaging, Inc. Improved passive matrix electrophoretic display driving scheme
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
JP4659826B2 (ja) 2004-06-23 2011-03-30 ペレグリン セミコンダクター コーポレーション Ｒｆフロントエンド集積回路
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US7890891B2 (en) * 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP2760136B1 (en) 2008-02-28 2018-05-09 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
EP2311184A4 (en) 2008-07-18 2014-02-26 Peregrine Semiconductor Corp SOFTENER HIGH PERFORMANCE VOLTAGE GENERATION CIRCUITS AND METHOD
US9030248B2 (en) * 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
CN103839961B (zh) * 2012-11-23 2017-09-01 上海天马微电子有限公司 像素单元、显示装置以及缺陷修复方法
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
JP6704802B2 (ja) * 2016-06-10 2020-06-03 株式会社ジャパンディスプレイ 入力検出装置および電子装置
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
CN108962163A (zh) 2018-07-13 2018-12-07 京东方科技集团股份有限公司 显示驱动电路、显示面板及显示装置
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5066945A (en) * 1987-10-26 1991-11-19 Canon Kabushiki Kaisha Driving apparatus for an electrode matrix suitable for a liquid crystal panel
US5229761A (en) * 1989-12-28 1993-07-20 Casio Computer Co., Ltd. Voltage generating circuit for driving liquid crystal display device
JP2695981B2 (ja) * 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
JP2688548B2 (ja) * 1991-09-10 1997-12-10 シャープ株式会社 液晶パネル駆動用半導体装置
JPH05323385A (ja) * 1992-05-25 1993-12-07 Seiko Epson Corp 駆動波形
KR960016720B1 (ko) * 1993-12-08 1996-12-20 한국과학기술연구원 상대전위차를 이용한 교류구동형 박막 전계발광소자 구동회로

Also Published As

Publication number Publication date
JP3568644B2 (ja) 2004-09-22
US5864328A (en) 1999-01-26

Similar Documents

Publication Publication Date Title
JP3568644B2 (ja) 液晶表示装置およびその駆動方法
US6118421A (en) Method and circuit for driving liquid crystal panel
US7532189B2 (en) Liquid crystal display capable of making flicker difficult to be observed and reducing power consumption
US6320562B1 (en) Liquid crystal display device
JPH0546125A (ja) 液晶表示装置
JPH0534653B2 (ja)
JP2003114659A (ja) 液晶駆動装置
JPH0894997A (ja) 液晶表示装置
US20050264508A1 (en) Liquid crystal display device and driving method thereof
JPH1184342A (ja) 液晶表示装置およびその駆動方法
JPH0540451A (ja) 液晶駆動電圧発生回路
JP4521903B2 (ja) 液晶表示装置
JP3110648B2 (ja) 表示装置の駆動方法
KR100485508B1 (ko) 액정 디스플레이 장치와 그 구동 방법
JPH1124637A (ja) 単純マトリックス液晶表示装置の駆動方法
JPH0869264A (ja) 液晶表示装置及びその駆動方式
JP3482667B2 (ja) 液晶表示装置の駆動方法及び液晶表示装置
JPH0829748A (ja) 表示装置の駆動方法
JPH0954309A (ja) 液晶表示装置
JP3135819B2 (ja) 液晶表示装置の駆動方法
JP2009216813A (ja) 表示装置
JP2004157544A (ja) 無関係のスイッチの排除によるモノクロｌｃｄドライバの電力節約
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
JP3253331B2 (ja) 画像表示装置
JP3328944B2 (ja) 液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees