JPH0969046A - ループの制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 無処理等のプログラムを無くしつつ、それに
よる余分な時間をなくす。 【解決手段】 本発明の制御装置は、第１、２、３スタ
ックと、カウンタによるアドレス値と第２スタックのう
ちスタックポインタ（以下、ＳＰ）で指示されたエンド
アドレスとの一致によりループの実行回数（以下、回
数）を計数し、計数して得た回数が第３スタックのうち
ＳＰで指示された回数になっている場合、ＳＰで指示さ
れたエンドアドレスが第２スタックのうちＳＰの１少な
い値で指示された一段上位のループのエンドアドレスと
同じであるかを比較し、比較の結果同じである場合、回
数が、一段上位の回数、またはこれより上位の回数と等
しくなっているときに、ＳＰの値を１または上位のルー
プまで減少させるとともに、新たなＳＰで示されるルー
プのスタートアドレスを前記プログラムカウンタの出力
としてプログラムの実行を行うプログラムカウンタの制
御手段とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵやＤＳＰな
どの集積回路において、プログラムカウンタで指示され
たプログラムの実行を制御するのにあたり、ループを有
するプログラムの実行を制御するための技術に関する。

【０００２】

【従来の技術】同じ内容のプログラムが繰り返される場
合、プログラムカウンタ（以下ＰＣ）が示すアドレスを
変更させて、プログラムをループにして繰り返し同一の
プログラムを実行させることが通常行われる。このルー
プの実行の態様の一つとして、ループの始まりを示す所
定の命令（マシン語）があるアドレスから命令を実行
し、上記所定の命令で設定されたループのエンドアドレ
ス（以下エンドアドレスとする）にアドレスを変更し、
エンドアドレスまでの間の内容を上記所定の命令で指定
された回数、ｎ回（ｎは正の整数）処理を繰り返す、と
いうものがある。この方法は、例えば、Ｃ言語にあるよ
うなｆｏｒ文、ｗｈｉｌｅ文などに対応して用いること
が可能であり、ソフトウェア等のプログラムの容量（実
際にここではアッセンブラまたはコンパイラ等によって
生成されたマシン語）を減らそうとするものである。

【０００３】図４は、上記従来のループの始まりの命令
について、ＣＰＵやＤＳＰなどのハードウェアの動作を
フローチャートにして示したものである。

【０００４】まず、ハードウェアは、ＰＣによって示さ
れるプログラムの内容をフェッチし（図４符号４０
１）、ＰＣを更新（例えばＰＣの値を１加算する）する
（同図符号４０２）。そして、そのプログラムがループ
中であれば、ＰＣがエンドアドレスかを判断する（同図
符号４０３）。エンドアドレスである場合、記憶されて
いるループの回数を更新し（同図符号４０４）、指定さ
れた回数分の処理を行ったか等を判断する（同図符号４
０５）。指定された回数分の処理を行っていない場合、
ループを繰り返すようにループのスタートアドレスにＰ
Ｃの値を更新する。そして、同図符号４０１の部分に戻
ってＰＣの値に更新し次ステップのプログラムをフェッ
チする動作を繰り返す。

【０００５】また、プログラムのループが入れ子状態に
なっている場合、ループのネストと呼ばれ、ループ処理
（以下、親のループ）の中でさらに別のループ（以下、
子のループ）処理が１または複数段多重になっている。
次には、ネストを１段とした最も簡明化したものを説明
する。このようなループのネストの場合、親のループが
始まり、親のループの実行中に子のループが始まる。子
のループが終了するとき、ＰＣが示している子のエンド
アドレスのプログラムをフェッチし、このフェッチした
エンドアドレスをＰＣは更新する。更新したＰＣの値は
子のエンドアドレスに１を加えた値を示している。そし
て、子のエンドアドレスで指定回数分ループを終了した
ときに、子のループを終了し、ＰＣが示しているアドレ
ス「子のエンドアドレス＋１」のプログラムの内容をフ
ェッチして、親のループに戻る。

【０００６】しかしながら、このとき、親と子のエンド
アドレスが同じである場合、子のループが正常に終了し
た後、ＰＣは子のエンドアドレスに１を加えた値つまり
親のエンドアドレスに１を加えた値を示していて親のル
ープに戻ることなしに親のループから抜け出てしまう。
そのため、ループのネストとして矛盾が生じる。

【０００７】そこで、従来、親と子のエンドアドレスは
同じにしない規制が設けられており、子のエンドアドレ
スに１を加えた値すなわち親のエンドアドレスに無処理
のプログラム（例えばＮＯＰ命令）等を配置することに
よって親のループに戻ることなしに親のループから抜け
出てしまうことを回避している。

【０００８】

【発明が解決しようとする課題】上述の如く、親のエン
ドアドレスに無処理のプログラム（例えばＮＯＰ命令）
等を使用することによって矛盾を回避できるが、新たに
２つの問題点が生じてくる。その１つは、無処理のプロ
グラムを置くために、その分の容量が無駄となる点、も
う１つは、実行ステップに余分な時間がかかってしまう
点である。この余分な時間は、「（ＮＯＰ等のマシンサ
イクル時間）×（ループの指定回数ｎ）」であらわさ
れ、親のループ回数ｎが大きい場合には余分な時間によ
る処理速度の低下は顕著となる。このことは特にＤＳＰ
等で高速に処理を要求される場合には重大な問題となっ
てくる。

【０００９】そこで、本発明は、このような問題に対
し、無処理等のプログラムを無くしつつ、それによって
生じていた余分な時間をなくす手段を提供することを目
的とする。

【００１０】

【課題を解決するための手段】本願請求項１の発明にか
かるループの制御装置は、順次実行すべきプログラムの
アドレスを指示するためのプログラムカウンタを制御す
ることによってプログラムのループの制御を行うループ
の制御装置であって、プログラムのループのスタートア
ドレスを格納するための第１のスタックと、ループのエ
ンドアドレスを格納するための第２のスタックと、ルー
プの回数を格納するための第３のスタックと、カウンタ
によるアドレス値と第２のスタックのうちスタックポイ
ンタで指示されたエンドアドレスとの一致により前記ル
ープの実行回数を計数し、計数して得たループの実行回
数が第３のスタックのうちスタックポインタで指示され
たループの回数になっている場合、スタックポインタで
指示されたエンドアドレスが第２のスタックのうちスタ
ックポインタの１少ない値で指示された一段上位のルー
プのエンドアドレスと同じであるかを比較し、比較の結
果同じである場合、ループの実行回数が、一段上位のル
ープの実行回数、またはこれより上位のループの回数と
等しくなっているときに、前記スタックポインタの値を
１または上位のループまで減少させるとともに、新たな
スタックポインタで示されるループのスタートアドレス
を前記プログラムカウンタの出力として前記プログラム
の実行を行うプログラムカウンタの制御手段とを有す
る。

【００１１】本願請求項２の発明にかかるループの制御
装置は、請求項１の構成に加えて、プログラムカウンタ
の制御手段は、計数することによって順次実行すべきプ
ログラムのアドレスを与えるためのカウンタと、カウン
タの計数値と、第１のスタックでスタックポインタで指
示された位置に格納されたスタートアドレスとを切り替
えてプログラムカウンタの出力とするスイッチと、第１
のスタックでスタックポインタにより指示された位置に
格納されたエンドアドレスとカウンタの計数値とからル
ープの最後のアドレスに等しいかどうかを判定するため
のエンドアドレス比較回路と、ループの実行回数を計数
し、計数して得たループの実行回数が、第１のスタック
でスタックポインタにより指示された位置に格納された
ループの回数に等しいかどうかを判定するためのループ
回数判定回路と、スタックポインタで指示されたエンド
アドレスが第２のスタックのうちスタックポインタが示
す値より１少ない値で指示された一段上位のループのエ
ンドアドレスに等しいかを判定するための親エンドアド
レス比較回路と、ループの実行回数が、一段上位のルー
プの実行回数と等しいかを判定するための親ループ回数
判定回路と、エンドアドレス比較回路、ループ回数判定
回路、親エンドアドレス比較回路及び親ループ回数判定
回路の判定の結果等しいとされた場合に、スタックポイ
ンタの値を１減少させるスタックポインタのコントロー
ラと、を含んで構成され、コントローラによって１減少
させた新たなスタックポインタで示されるループのスタ
ートアドレスをスイッチからプログラムカウンタの出力
としてプログラムの実行を行う。

【００１２】本願請求項３の発明にかかるループの制御
装置は、請求項１の構成に加えて、プログラムカウンタ
の制御手段は、計数することによって順次実行すべきプ
ログラムのアドレスを与えるためのカウンタと、カウン
タの計数値と、第１のスタックでスタックポインタで指
示された位置に格納されたスタートアドレスとを切り替
えてプログラムカウンタの出力とするスイッチと、第１
のスタックでスタックポインタにより指示された位置に
格納されたエンドアドレスとカウンタの計数値とからル
ープの最後のアドレスに等しいかどうかを判定するため
のエンドアドレス比較回路と、ループの実行回数を計数
し、計数して得たループの実行回数が、第１のスタック
でスタックポインタにより指示された位置に格納された
ループの回数に等しいかどうかを判定するためのループ
回数判定回路と、スタックポインタで指示されたエンド
アドレスが第２のスタックのうちスタックポインタが示
す値より少ない値で指示された上位のループのエンドア
ドレスに等しいかを判定するための親エンドアドレス比
較回路と、ループの実行回数が、上位のループの実行回
数と等しいかを判定するための親ループ回数判定回路
と、エンドアドレス比較回路、ループ回数判定回路及び
親エンドアドレス比較回路が等しいとされた場合に、前
記親ループ回数判定回路の判定の結果が等しいとされる
上位のループまで、前記スタックポインタの値を１減少
させるスタックポインタのコントローラと、を含んで構
成され、コントローラによって減少させた新たなスタッ
クポインタで示されるループのスタートアドレスをスイ
ッチからプログラムカウンタの出力として前記プログラ
ムの実行を行う。

【００１３】本願請求項４の発明にかかるループの制御
装置は、請求項１の構成に加えて、プログラムのループ
のスタートを示す命令は、当該ループのネストの段数を
示す情報ビットを有し、プログラムカウンタの制御手段
は、ループのスタートを示す命令があったときに情報ビ
ットからループのネストの判定をすることを特徴とす
る。

【００１４】本願請求項５の発明にかかるループの制御
装置は、請求項１の構成に加えて、プログラムのループ
のスタートを示す命令は、当該ループのエンドアドレス
と該ループの一段上位のエンドアドレスとが同じか否か
を示す情報ビットを有し、前記プログラムカウンタの制
御手段は、前記ループのスタートを示す命令があったと
きに前記情報ビットから前記ループのネストの判定をす
ることを特徴とする請求項１記載のループの制御装置。

【００１５】本願請求項１ないし３の発明にかかるルー
プの制御装置によれば、上述したように、新たなスタッ
クポインタで示されるループのスタートアドレスを前記
プログラムカウンタの出力として前記プログラムの実行
を行うことにより、プログラムのループがネストしてい
る状態において、そのループの終了アドレスを同じもの
にすることができる。

【００１６】とくに、本願請求項３の発明にかかるルー
プの制御装置によれば、２以上の複数のループがネスト
している状態においても、そのループの終了アドレスを
同じものにすることができる。

【００１７】本願請求項４の発明にかかるループの制御
装置は、情報ビットによりネストの段数を示すことによ
り、プログラムカウンタの制御手段は、ループのスター
トを示す命令があったときに情報ビットからループのネ
ストの判定をすることができる。

【００１８】本願請求項５の発明にかかるループの制御
装置によれば、情報ビットにより一段上位のエンドアド
レスとが同じか否かを示すことにより、ループのスター
トを示す命令があったときに情報ビットからループのネ
ストの判定をすることができる。

【００１９】

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。図１は、本発明の第１の実施の
態様のブロック図であり、ＣＰＵやＤＳＰなどの集積回
路において実行すべきプログラムのアドレスを制御する
プログラムカウンタ（以下ＰＣ）の出力を得るための部
分を示したものであり、ＰＣの出力はハードウェアで制
御されるようになっている。

【００２０】図１の装置には、レジスタファイルで構成
されたスタックエリアがあり、ここでは、各スタック１
０１，１０２，１０３は、０，１，…，ｎのｎ段積み得
るものとして説明する。スタックエリア１０１は、ルー
プ０〜ｎについてそれらのスタートアドレスを格納し、
スタックエリア１０２は各ループ０〜ｎのループのエン
ドアドレスＡ０〜Ａｎを格納し、スタックエリア１０３
は各ループ０〜ｎのループの回数Ｃ０〜Ｃｎを格納す
る。これらスタックには、あるループの実行中に、ルー
プの始まりを示す所定の命令（マシン語）が実行される
ごとに値が順に格納されるようになっている。なお、こ
の所定の命令は、アセンブラやコンパイラ等といったソ
フトウェア等によって記述された内容（プログラム）を
マシン語に変換する課程においてマシン語内にネストの
段数の情報ビットを持つようになっており、これによっ
てネストの判定ができるようになっている。これ以外の
部分がプログラムカウンタの制御手段をなす。

【００２１】そして、これらスタック１０１，１０２，
１０３は、ループスタックポインタ（以下ＬＳとする）
で指示された位置（０〜ｎ）にあるものの値が取り出さ
れるようになっている。これらのスタック以外の部分が
プログラムカウンタの制御手段をなす。

【００２２】ループスタックポインタのコントローラ１
０６は、ＬＳの値ｍを制御するためのものである。

【００２３】ループのネスト判定回路１２４は、その入
力にコントローラ１０６の出力であるＬＳが与えられ、
ループのネスト状態を判定するものである。このＬＳの
値ｍ（０〜ｎ）は、その時点でのループのスタック１０
１，１０２，１０３の段数を示すが、これは現在実行さ
れているループのネストの状態と等価なものである。例
えば、ＬＳの値ｍが０のときはループ状態でなく且つネ
ストがなく、ＬＳの値ｍが１のときループ状態であるが
ネストがなく、ＬＳの値ｍが２以上のときはループ状態
であり且つネストを成しており、そのときＬＳの値ｍだ
けネストの深さがある。このループのネストの判定結果
は、ネスト判定回路１２４からスイッチ切り替え判定回
路１０７に与えられるようになっている。

【００２４】ＰＣ用のカウンタ１０４は、実行すべきプ
ログラムのアドレスを生成するためのものであり、スイ
ッチ１０８を介してＰＣの値として出力されるようにな
っている。ＰＣ用カウンタ１０４の値は１ずつ増加する
ようになっているが、ループの実行の初めに、スタック
１０１に格納されたスタートアドレスのうち、ＬＳの値
ｍが指し示すループのスタートアドレスが取り込まれる
ようになっている。

【００２５】エンドアドレス比較回路１０５は、ＰＣ用
カウンタ１０４が生成したアドレスと、ループ・エンド
・アドレスを格納したスタックエリア１０２のうちＬＳ
の値ｍが指し示す値Ａ_ｍ即ち現在のネストされているル
ープ・エンド・アドレスＡ_ｍとを比較するためのもので
ある。これによって、実行中のプログラムがそのループ
の最後であるかどうかが判定され、その結果はＬＳのコ
ントローラ１０６、スイッチ切り替え判定回路１０７及
びループ回数判定・更新回路１２３に与えられるように
なっている。

【００２６】エンドアドレス比較回路１０５において、
ＰＣ用カウンタ１０４が生成したアドレスとＬＳの値ｍ
が指し示すループ・エンド・アドレスとを比較した結
果、これらが違えば、ＰＣ用カウンタ１０４の値がＰＣ
の値として出力され、次ステップの命令がフェッチされ
る。これは図４でいえば符号４０３に対応し「ＮＯ」の
場合の分岐になる。比較した結果、これらが同じであ
る、即ち、ＰＣ用カウンタ１０４の値がループエンドア
ドレスを示し、そのループの終了を示している事にな
る。このときの結果は、ＬＳのコントローラ１０６、ス
イッチ切り替え判定回路１０７及びループ回数判定・更
新回路１２３に与えられ、ループの終了の処理が行われ
る。

【００２７】親エンドアドレス比較回路１２１は、ルー
プが入れ子状態の場合に、ループのエンドアドレスがル
ープに対して一段上位のループのエンドアドレスと同じ
であるかを判定するものである。親エンドアドレス比較
回路１２１は、スタックエリア１０２のうちＬＳの値ｍ
が指し示す現在のループ・エンド・アドレスＡ_ｍと、Ｌ
Ｓの値ｍよりも１小さいもの即ち親のループ・エンド・
アドレスＡ_ｍ−１とから、現在のループとその一段上位
である親のループとがともにループの最後であるかどう
かが判定され、その結果はＬＳのコントローラ１０６、
スイッチ切り替え判定回路１０７及びループ回数判定・
更新回路１２３に与えられるようになっている。

【００２８】ループ回数判定・更新回路１２３は、エン
ドアドレス比較回路１０５の比較結果からＰＣ用カウン
タ１０４の値がループ・エンド・アドレスになった回数
をカウントして求め、この求めた回数とＬＳの値ｍが指
し示すスタックエリア１０３の内容である現在のループ
の回数（Ｃｍ）とを比較する。そして、現在実行されて
いるプログラムのループの回数が最後であるかを判定し
て、その結果をＬＳのコントローラ１０６及びスイッチ
切り替え判定回路１０７に与える。ループの回数が最後
である場合、ＬＳの値ｍを減少させてスタックの位置を
更新し、あらたなスタック１０１の位置のループスター
トアドレスをＰＣの値を出力させる。

【００２９】親ループ回数判定回路１２２は、ループの
始まりを示す所定の命令があるとループ回数判定・更新
回路１２３でカウントしたループ回数を親のループ回数
として保存する。そして、その保存した値がＬＳの値ｍ
より１小さい値で指し示すスタックエリア１０３の親の
ループ回数Ｃ_ｍ−１と比較し、親のループが最後である
かどうかを判定する。その結果は、ＬＳのコントローラ
１０６及びスイッチ切り替え判定回路１０７に与えら
れ、ループ回数判定・更新回路１２３の結果と共に用い
られるようになっている。

【００３０】スイッチ切り替え判定回路１０７は、ネス
ト判定回路１２４、エンドアドレス比較回路１０５、エ
ンドアドレス比較回路１０５、親エンドアドレス比較回
路１２１、ループ回数判定・更新回路１２３、親ループ
回数判定回路１２２の判定結果からスイッチ（ＳＷ）１
０８の切り替えを制御するものであり、ＳＷ１０８を介
して、ＰＣ用カウンタ１０４からのアドレスか、スタッ
ク１０１に格納されたスタートアドレスのうち、ＬＳの
値ｍが指し示すループのスタートアドレスかのいずれか
ＰＣとして出力されるようになっている。このＰＣの値
が実行すべきプログラムのアドレスを示し、それに従っ
た制御がそのＣＰＵやＤＳＰなどの集積回路において行
われるようになっている。

【００３１】つぎに、この回路の動作を説明する。

【００３２】プログラムがループ中でない場合、ＬＳの
値ｍが０であり、ＰＣ用カウンタ１０４からのアドレス
がＰＣとして出力され、アドレスをインクリメントしな
がら順にプログラムが実行されて行く。これは、図４で
いえば符号４０１及び符号４０２の動作になり、符号４
０３の「ＮＯ」の場合の分岐になる。

【００３３】プログラム実行中に、ループの始まりを示
す所定の命令があると、ＬＳの値ｍをインクリメント
し、そのループのスタートアドレス、エンドアドレス、
ループの回数Ｃ０〜Ｃｎがスタック１０１，１０２，１
０３のＬＳの値ｍが示す位置に格納される。そして、Ｐ
Ｃの値がそのループのエンドアドレスになるまで、アド
レスをインクリメントし次ステップの命令をフェッチし
ながら順にプログラムが実行されて行く。

【００３４】ＰＣの値がそのループのエンドアドレスに
なると、これが現在のループのエンド・アドレスＡ_ｍと
一致するためエンドアドレス比較回路１０５で検出され
る。そして、ループ回数判定・更新回路１２３で、現在
実行されているプログラムのループの回数を判定する。
これは、図４でいえば符号４０３から符号４０４への分
岐と等価である。

【００３５】現在実行中のプログラムのループの回数が
ループの回数Ｃｍよりも小さい、すなわちループの回数
が最後でない場合、ＬＳの値ｍの値はそのままであり、
ＬＳの値ｍが指し示すスタックエリア１０１にあるその
ループのスタートアドレスをＰＣとして出力するととも
に、これをＰＣ用カウンタ１０４に格納してそのループ
のスタートから次ステップの命令をフェッチしながら順
にプログラムの実行が繰り返される。こうしてＰＣをＬ
Ｓの値ｍが指し示すスタックエリア１０１にある現在の
ループスタートアドレスで更新させて実行される。これ
は、図４でいえば符号４０５の「ＮＯ」の場合の分岐と
等価である。

【００３６】現在実行中のプログラムのループの回数が
ループの回数Ｃｍと同じ、すなわちループの回数が最後
である場合、これは、図４でいえば符号４０５の「ＹＥ
Ｓ」の場合の分岐と等価である。しかし、この実施の態
様では、親エンドアドレス比較回路１２１及び親ループ
回数判定回路１２２で、そのときのＰＣの値が親ループ
のエンドアドレスＡ_ｍ−１及び親のループ回数Ｃ_ｍ−１
の値の両方が最後であるかどうかが判定される。この点
が実施の態様の特徴である。

【００３７】現在実行中のプログラムのループの回数が
ループの回数Ｃｍと同じである場合、ループの回数が最
後であるので、ループ回数判定・更新回路１２３で最後
であると判定され、ＬＳのコントローラ１０６はＬＳの
値ｍを１減少させる。そして、親エンドアドレス比較回
路１２１でＰＣの値が、そのループの親ループのエンド
アドレスかが判定される。

【００３８】ＰＣの値がそのループの親ループのエンド
アドレスでなかった場合、ＳＷ１０８によりＰＣ用カウ
ンタ１０４の値がＰＣの値として出力される。そして、
ＰＣ用カウンタ１０４の値即ちＰＣの値が１増加しアド
レスがインクリメントすることによって、そのループを
抜け出し親ループにもどる。そして、この親ループにつ
いて引き続き次ステップの命令をフェッチしながら順に
プログラムを実行する。

【００３９】ＰＣの値がそのループの親ループのエンド
アドレスであった場合、実行していたループは最後であ
り、ＰＣの値が示すそのアドレスが実行していたループ
の親のループの終了のアドレスであるが、親のループは
終了しているものとは限らない。そのため、ＬＳの値ｍ
が２以上すなわちネスト状態が２以上であれば、親ルー
プ回数判定回路１２２で、親のループ回数Ｃ_ｍ−１が最
後になっているかどうか判定される。

【００４０】親のループ回数Ｃ_ｍ−１が最後になってい
ない場合、ＬＳの値ｍが１、即ちネスト状態が１の場合
と同じであり、当該プロセスは実行中であり、親のルー
プは終了していないため、スタック１０１のうち、ＬＳ
の値ｍを１減少させた値（ｍ−１）で指示される位置に
格納された親のループのスタートアドレスが選択され、
ＳＷ１０８によりＰＣの値として出力される。そして、
このスタートアドレスはＰＣ用カウンタ１０４の初期値
として取り込まれ、ＳＷ１０８によりＰＣ用カウンタ１
０４の値がＰＣの値として出力される。そして、ＰＣ用
カウンタ１０４の値即ちＰＣの値が１増加しアドレスが
インクリメントすることによって、親ループの初めから
動作が繰り返される。

【００４１】親のループ回数Ｃ_ｍ−１が最後になってい
る場合、親のループは終了であるため、スタック１０１
のうち、ＬＳの値ｍを２減少させた値（ｍ−２）で指示
される位置に格納された親のループのさらに親のループ
のスタートアドレスが選択され、ＳＷ１０８によりＰＣ
の値として出力される。そして、同様に、このスタート
アドレスはＰＣ用カウンタ１０４の初期値として取り込
まれ、ＳＷ１０８によりＰＣ用カウンタ１０４の値がＰ
Ｃの値として出力される。ＰＣ用カウンタ１０４の値即
ちＰＣの値が１増加しアドレスがインクリメントするこ
とによって、親のループのさらに親ループの初めから動
作が繰り返される。

【００４２】この実施の態様の場合は、ループが終了し
たアドレスにおいて、更新されるＰＣの値が３種類であ
り３分岐であることになるが、ループおよびその親ルー
プが終了したアドレスが同じであっても、ループの実行
の状態を判定してＰＣの値セットし、それぞれの分岐に
応じた正しい処理を実行することができる。

【００４３】このように、連続してネスト状態になって
いるループのエンドアドレスが同じになっていても、ル
ープが終了したアドレスから正しい分岐先のアドレスに
することができる。

【００４４】なお、この実施の態様では、ネスト状態に
なっているループのエンドアドレスが連続して同じにな
っているものが２つの場合に利用可能になっているが、
同じになっているものが２つよりも大きい場合には、コ
ンパイル時に何等かの使用上の制限をつけるか、また
は、エンドアドレス比較回路と親ループ回数判定回路と
をさらに複数設けるようにして利用可能になる。

【００４５】図２は、第２の実施の態様のブロック図を
示したものである。

【００４６】上記第１の実施の態様では、ループのエン
ドアドレスが連続して２つまでであったが、本実施の態
様では、ネストの状態を総括的に判断して多分岐するよ
うに改良した一例である。なお、上記第１の実施の態様
と同一もしくは同等の構成要素については同一の符号を
用いると共にその説明を省略するものとする。

【００４７】この第２の実施の態様においても、ループ
のスタートアドレス，エンドアドレス，回数を格納する
スタックエリア１０１，１０２，１０３があり、これら
はループスタックポインタ（ＬＳ）のコントローラ１０
６にて制御されている。これらのスタックには、上記第
１の実施の態様同様、０，１，…，ｎの順に積まれ、ル
ープスタックポインタ（以下ＬＳとする）で指示された
位置（０〜ｎ）にあるものの値が取り出されるようにな
っている。これらの値は、上記第１の実施の態様同様、
エンドアドレス比較回路１０５と、ループ回数・更新回
路１３１とに与えられるようになっている。そして、ス
タック１０２，１０３に格納されたループのエンドアド
レス及びループの回数は、すべてＬＳのベクトル判定回
路１３２に与えられるようになっている。

【００４８】ループ回数・更新回路１３１は、上記第１
の実施の態様同様、エンドアドレス比較回路１０５の比
較結果からＰＣ用カウンタ１０４の値がループ・エンド
・アドレスになった回数をカウントして求め、この求め
た回数とＬＳの値ｍが指し示すスタックエリア１０３の
内容である現在のループの回数（Ｃｍ）とを比較する。
そして、現在実行されているプログラムのループの回数
が最後であるかを判定して、その結果をＬＳのコントロ
ーラ１０６及びスイッチ切り替え判定回路１０７に与え
る。ループの回数が最後である場合、ＬＳのベクトル判
定回路１３２に対し、ＬＳの値ｍを減少させてスタック
の位置を更新し、新たなスタック１０１の位置のループ
スタートアドレスをＰＣの値を出力させる。

【００４９】ＬＳのベクトル判定回路１３２は、スタッ
ク１０２，１０３に格納されたループのエンドアドレス
及びループの回数と、エンドアドレス比較回路１０５の
比較結果及びループ回数・更新回路１３１の結果とか
ら、スイッチ（ＳＷ）１０８の切り替えを制御するもの
であり、また、ループスタックポインタをどれだけ変化
させるかをＬＳのコントローラ１０６に与える。この様
に、ＬＳのベクトル判定回路には、現在のループでのエ
ンドアドレス比較結果と指定回数終了判定結果とループ
のスタックに積まれているエンドアドレス，回数の全て
のデータが入力されるようになっていて、後述するよう
なスイッチ１０８の切り替え制御が行われる。

【００５０】つぎに、この回路の動作を説明する。

【００５１】プログラムがループ中でない場合、ＬＳの
値ｍが０であり、ＰＣ用カウンタ１０４からのアドレス
がＰＣとして出力され、アドレスをインクリメントしな
がら順にプログラムが実行されて行く。そして、プログ
ラム実行中に、ループの始まりを示す所定の命令がある
と、ＬＳの値ｍをインクリメントし、そのループのスタ
ートアドレス、エンドアドレス、ループの回数Ｃ０〜Ｃ
ｎがスタック１０１，１０２，１０３のＬＳの値ｍが示
す位置に格納される。図４でいえば符号４０１及び符号
４０３までの動作になる。

【００５２】ＰＣの値がそのループのエンドアドレスに
なると、現在のループのエンド・アドレスＡ_ｍとの一致
がエンドアドレス比較回路１０５で検出される。そし
て、ループ回数・更新回路１３１で、現在実行されてい
るプログラムのループの回数を判定する。図４でいえば
符号４０３から符号４０４への分岐と等価である。

【００５３】現在実行中のプログラムのループの回数が
ループの回数Ｃｍよりも小さい、すなわちループの回数
が最後でない場合、ＬＳの値ｍの値はそのままであり、
ＬＳの値ｍが指し示すスタックエリア１０１にあるその
ループのスタートアドレスをＰＣとして出力するととも
に、これをＰＣ用カウンタ１０４に格納してそのループ
のスタートから次ステップの命令をフェッチしながら順
にプログラムの実行が繰り返される。こうしてＰＣをＬ
Ｓの値ｍが指し示すスタックエリア１０１にある現在の
ループスタートアドレスで更新させて実行される。これ
は、図４でいえば符号４０５の「ＮＯ」の場合の分岐と
等価である。ここまでは、第１の実施の態様と同じであ
る。

【００５４】現在実行中のプログラムのループの回数が
ループの回数Ｃｍと同じ、すなわちループの回数が最後
である場合、この点に付いては、図４でいえば符号４０
５の「ＹＥＳ」の場合の分岐と等価である。しかし、こ
の実施の態様では、ＬＳのベクトル判定回路１３２での
判定が異なっている。

【００５５】まず、ＬＳのベクトル判定回路１３２で、
そのときのＰＣの値が親ループのエンドアドレスＡ
_ｍ−１及び親のループ回数Ｃ_ｍ−１の値の両方が最後で
あるかどうかが判定される。

【００５６】そして、現在実行中のプログラムのループ
の回数がループの回数Ｃｍと同じである場合、ループの
回数が最後であるので、ＬＳのベクトル判定回路１３２
で最後であると判定され、ＬＳのコントローラ１０６は
ＬＳの値ｍを１減少させる。ＰＣの値がそのループの親
ループのエンドアドレスＡ_ｍ−１でなかった場合、ＳＷ
１０８によりＰＣ用カウンタ１０４の値がＰＣの値とし
て出力される。そして、ＰＣ用カウンタ１０４の値即ち
ＰＣの値が１増加しアドレスがインクリメントすること
によって、そのループを抜け出し親ループにもどる。そ
して、この親ループについて引き続き次ステップの命令
をフェッチしながら順にプログラムを実行する。

【００５７】ＰＣの値がそのループの親ループのエンド
アドレスＡ_ｍ−１であった場合、実行していたループは
最後であり、ＰＣの値が示すそのアドレスが実行してい
たループの親のループの終了のアドレスである。この場
合、ＬＳの値ｍよりも２小さいさらに親のループについ
て同様の判定が行われる。即ち、ＬＳのベクトル判定回
路１３２で、さらに親のループ回数Ｃ_ｍ−２が最後にな
っているかどうか判定され、ＰＣの値がさらに親のルー
プのエンドアドレスＡ_ｍ−２になっているかどうか判定
される。

【００５８】ループ回数Ｃ_ｍ−２が最後でない、或いは
エンドアドレスＡ_ｍ−２になっていない場合、ＬＳの値
ｍを２小さく即ちｍ−２にして、さらに親のループの処
理が実行される。そうでない場合は、ＬＳの値ｍよりも
３小さいさらに親のループについて同様の判定が行われ
る。

【００５９】このようにループ回数が最後でかつエンド
アドレスであれば、ループ回数が最後でない或いはエン
ドアドレスではなくなるまでＬＳの値を小さくし、その
ＬＳの値で示されるスタックに格納されたループのスタ
ートアドレスで或いはＰＣの値をインクリメントしたア
ドレスで処理が行なわれる。

【００６０】図３は、このベクトル判定回路１３２の一
動作例を示す図である。図の左側に示すようにアドレス
データＡ０，Ａ１，…，Ａｍ−１，Ａｍはループエンド
アドレスのスタック１０２に積まれ（スタックはＡ０→
Ａｎの順に積まれる）、図の中央付近に示すようにルー
プ回数のデータをＣ０，Ｃ１，…，Ｃｍ−１，Ｃｍ，
…，Ｃｎはループ回数のスタックに積まれ、現在のルー
プの基準を示しているポインタＬＳの値ｍを示している
ようすである。

【００６１】まず、ベクトル判定回路１３２は、エンド
アドレス比較回路１０５の比較結果とループ回数・更新
回路１３１の指定回数終了の判定結果とから、現在のル
ープが終了したときにおいて、エンドアドレスに対して
のベクトル量（Ｖａ）とループ回数に対してのベクトル
量（Ｖｃ）を求める。

【００６２】ベクトル量Ｖａは、現在のループのエンド
アドレスＡｍを基準としてネストの浅い方向（Ａｍ−
１，Ａｍ−２，…，Ａ０の順）にエンドアドレスＡｍと
異なるエンドアドレスまでのネストの段数を示したもの
である。これは、エンドアドレスＡｍが親のループのエ
ンドアドレスと同じ場合におけるネストの段数となって
いる。

【００６３】ベクトル量Ｖｃは、ループの指定回数Ｃｍ
が最後を示す値となっている場合にＬＳの値ｍを基準と
してネストの浅い方向（Ｃｍ−１，Ｃｍ−２，…，Ｃ０
の順）にループの指定回数が最後を示す値が連続してい
るネストの段数で示す。

【００６４】ネストの段数（ベクトル量）が２の場合に
おいて、ループのエンドアドレスＡｍにおいてＬＳの値
ｍを変化させるベクトル量は、図の右側に示すように、
次の通りである。

【００６５】Ｖａ＞Ｖｃのとき Ｖｃ Ｖａ＝Ｖｃのとき Ｖａ又はＶｃ Ｖａ＜Ｖｃのとき Ｖａ その他の状態についても、エンドアドレスの比較結果と
指定回数終了の判定結果から、上記と同様にしてＬＳの
値ｍを変化させて更新する。

【００６６】その後、ベクトル判定回路１３２から出力
されるＳＷ制御信号にてＰＣ用カウンタ１０４またはＬ
Ｓコントローラ１０６からのＬＳの値ｍで示されている
ループスタートアドレスとを切り替えＰＣの値になって
いる。この実施の態様の場合はＰＣに更新される種類が
多種類であり、多分岐であることになる。

【００６７】この実施の態様の場合でも、ループが終了
したアドレスにおいて、そのループおよびその親ループ
やさらにその親のループのエンドアドレスが同じであっ
ても、ループの実行の状態を判定してＰＣの値をセット
し、それぞれの分岐に応じた正しい処理を実行すること
ができる。

【００６８】このように、連続してネスト状態になって
いるループのエンドアドレスが同じになっていても、ル
ープが終了したアドレスから正しい分岐先のアドレスに
することができる。

【００６９】以上、述べてきたように本発明によれば、
ハードウェアを用いたループの制御においてＰＣに設定
するアドレスを複数設定することで処理の状態に合わせ
て多分岐することが可能となる。このため従来の技術に
て使用されていたようなＮＯＰ命令などの無処理のプロ
グラム等をなくしつつ余分な時間をなくすことが可能と
なる。

【００７０】

【発明の効果】以上の通り、本願請求項１乃至３の発明
にかかるループの制御装置によれば、上述したように、
新たなスタックポインタで示されるループのスタートア
ドレスを前記プログラムカウンタの出力として前記プロ
グラムの実行を行うことにより、プログラムのループが
ネストしている状態において、そのループの終了アドレ
スを同じものにすることができる。

【００７１】とくに、本願請求項３の発明にかかるルー
プの制御装置によれば、２以上の複数のループがネスト
している状態においても、そのループの終了アドレスを
同じものにすることができる。

【００７２】本願請求項４の発明にかかるループの制御
装置は、情報ビットによりネストの段数を示すことによ
り、プログラムカウンタの制御手段は、ループのスター
トを示す命令があったときに情報ビットからループのネ
ストの判定をすることができる。

【００７３】本願請求項５の発明にかかるループの制御
装置によれば、情報ビットにより一段上位のエンドアド
レスとが同じか否かを示すことにより、ループのスター
トを示す命令があったときに情報ビットからループのネ
ストの判定をすることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の態様のブロック図。

【図２】本発明の第２の実施の態様のブロック図。

【図３】ベクトル判定回路１３２の一動作例を示す図。

【図４】ＣＰＵやＤＳＰなどのハードウェアの動作をフ
ローチャートにして示した図。

【符号の説明】

１０１，１０２，１０３ スタック、 １０４ カウン
タ、１０５ エンドアドレス比較回路、１０６ ループ
スタックポインタのコントローラ、１０７ スイッチ切
り替え判定回路、１２１ 親エンドアドレス比較回路、
１２２ 親ループ回数判定回路、 １２３ ループ回数
判定・更新回路、１２４ ネスト判定回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 順次実行すべきプログラムのアドレスを
   指示するためのプログラムカウンタを制御することによ
   って前記プログラムのループの制御を行うループの制御
   装置であって、 前記プログラムのループのスタートアドレスを格納する
   ための第１のスタックと、 前記ループのエンドアドレスを格納するための第２のス
   タックと、 前記ループの回数を格納するための第３のスタックと、 前記カウンタによるアドレス値と前記第２のスタックの
   うちスタックポインタで指示されたエンドアドレスとの
   一致により前記ループの実行回数を計数し、 計数して得た前記ループの実行回数が前記第３のスタッ
   クのうちスタックポインタで指示された前記ループの回
   数になっている場合、前記スタックポインタで指示され
   たエンドアドレスが前記第２のスタックのうち前記スタ
   ックポインタの１少ない値で指示された一段上位のルー
   プのエンドアドレスと同じであるかを比較し、 比較の結果同じである場合、前記ループの実行回数が、
   前記一段上位のループの実行回数、またはこれより上位
   のループの回数と等しくなっているときに、前記スタッ
   クポインタの値を１または上位のループまで減少させる
   とともに、新たなスタックポインタで示されるループの
   スタートアドレスを前記プログラムカウンタの出力とし
   て前記プログラムの実行を行うプログラムカウンタの制
   御手段とを有するループの制御装置。
2. 【請求項２】 プログラムカウンタの制御手段は、 計数することによって順次実行すべきプログラムのアド
   レスを与えるためのカウンタと、 前記カウンタの計数値と、前記第１のスタックで前記ス
   タックポインタで指示された位置に格納されたスタート
   アドレスとを切り替えて前記プログラムカウンタの出力
   とするスイッチと、 前記第１のスタックで前記スタックポインタにより指示
   された位置に格納されたエンドアドレスと前記カウンタ
   の計数値とから前記ループの最後のアドレスに等しいか
   どうかを判定するためのエンドアドレス比較回路と、 前記ループの実行回数を計数し、計数して得た前記ルー
   プの実行回数が、前記第１のスタックで前記スタックポ
   インタにより指示された位置に格納されたループの回数
   に等しいかどうかを判定するためのループ回数判定回路
   と、 前記スタックポインタで指示されたエンドアドレスが前
   記第２のスタックのうち前記スタックポインタが示す値
   より１少ない値で指示された一段上位のループのエンド
   アドレスに等しいかを判定するための親エンドアドレス
   比較回路と、 前記ループの実行回数が、前記一段上位のループの実行
   回数と等しいかを判定するための親ループ回数判定回路
   と、 前記エンドアドレス比較回路、前記ループ回数判定回
   路、前記親エンドアドレス比較回路及び前記親ループ回
   数判定回路の判定の結果等しいとされた場合に、前記ス
   タックポインタの値を１減少させるスタックポインタの
   コントローラと、 を含んで構成され、 前記コントローラによって１減少させた新たなスタック
   ポインタで示されるループのスタートアドレスを前記ス
   イッチから前記プログラムカウンタの出力として前記プ
   ログラムの実行を行う請求項１記載のループの制御装
   置。
3. 【請求項３】 プログラムカウンタの制御手段は、 計数することによって順次実行すべきプログラムのアド
   レスを与えるためのカウンタと、 前記カウンタの計数値と、前記第１のスタックで前記ス
   タックポインタで指示された位置に格納されたスタート
   アドレスとを切り替えて前記プログラムカウンタの出力
   とするスイッチと、 前記第１のスタックで前記スタックポインタにより指示
   された位置に格納されたエンドアドレスと前記カウンタ
   の計数値とから前記ループの最後のアドレスに等しいか
   どうかを判定するためのエンドアドレス比較回路と、 前記ループの実行回数を計数し、計数して得た前記ルー
   プの実行回数が、前記第１のスタックで前記スタックポ
   インタにより指示された位置に格納されたループの回数
   に等しいかどうかを判定するためのループ回数判定回路
   と、 前記スタックポインタで指示されたエンドアドレスが前
   記第２のスタックのうち前記スタックポインタが示す値
   より少ない値で指示された上位のループのエンドアドレ
   スに等しいかを判定するための親エンドアドレス比較回
   路と、 前記ループの実行回数が、前記上位のループの実行回数
   と等しいかを判定するための親ループ回数判定回路と、 前記エンドアドレス比較回路、前記ループ回数判定回路
   及び前記親エンドアドレス比較回路が等しいとされた場
   合に、前記親ループ回数判定回路の判定の結果が等しい
   とされる前記上位のループまで、前記スタックポインタ
   の値を１減少させるスタックポインタのコントローラ
   と、 を含んで構成され、 前記コントローラによって減少させた新たなスタックポ
   インタで示されるループのスタートアドレスを前記スイ
   ッチから前記プログラムカウンタの出力として前記プロ
   グラムの実行を行う請求項１記載のループの制御装置。
4. 【請求項４】 前記プログラムのループのスタートを示
   す命令は、当該ループのネストの段数を示す情報ビット
   を有し、 前記プログラムカウンタの制御手段は、前記ループのス
   タートを示す命令があったときに前記情報ビットから前
   記ループのネストの判定をすることを特徴とする請求項
   １記載のループの制御装置。
5. 【請求項５】 前記プログラムのループのスタートを示
   す命令は、当該ループのエンドアドレスと該ループの一
   段上位のエンドアドレスとが同じか否かを示す情報ビッ
   トを有し、 前記プログラムカウンタの制御手段は、前記ループのス
   タートを示す命令があったときに前記情報ビットから前
   記ループのネストの判定をすることを特徴とする請求項
   １記載のループの制御装置。