JPH0974106A - 電界効果トランジスタ用エピタキシャル基板 - Google Patents
電界効果トランジスタ用エピタキシャル基板Info
- Publication number
- JPH0974106A JPH0974106A JP23009795A JP23009795A JPH0974106A JP H0974106 A JPH0974106 A JP H0974106A JP 23009795 A JP23009795 A JP 23009795A JP 23009795 A JP23009795 A JP 23009795A JP H0974106 A JPH0974106 A JP H0974106A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- buffer layer
- effect transistor
- epitaxial substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】電界効果トランジスタ（ＦＥＴ）特性と密接に
関係する基板とバッファ層の界面の影響を抑制し、高耐
電圧、高品質ＦＥＴ用エピタキシャル基板を提供する。 【解決手段】原料として有機金属及び／又は水素化物を
用いた熱分解気相成長法により作製され、半絶縁性のＧ
ａＡｓ基板６とバッファ層４と電子走行層３、コンタク
ト層１がこの順に積層された電界効果トランジスタ用エ
ピタキシャル基板である。バッファ層４は残留キャリア
濃度が１×１０１６ｃｍ−３以下の高抵抗層であり、基
板６とバッファ層との間に５×１０１１ｃｍ−２以下の
アクセプタ濃度を有し、空乏化したＰ型のＡｌｘＧａ
１−ｘＡｓ 層５を有している。さらに電子走行層３とコンタクト層
１との間に電子供給層２を有する基板、また上記層５に
炭素をドーピングしたＦＥＴ用エピタキシャル基板であ
る。
関係する基板とバッファ層の界面の影響を抑制し、高耐
電圧、高品質ＦＥＴ用エピタキシャル基板を提供する。 【解決手段】原料として有機金属及び／又は水素化物を
用いた熱分解気相成長法により作製され、半絶縁性のＧ
ａＡｓ基板６とバッファ層４と電子走行層３、コンタク
ト層１がこの順に積層された電界効果トランジスタ用エ
ピタキシャル基板である。バッファ層４は残留キャリア
濃度が１×１０１６ｃｍ−３以下の高抵抗層であり、基
板６とバッファ層との間に５×１０１１ｃｍ−２以下の
アクセプタ濃度を有し、空乏化したＰ型のＡｌｘＧａ
１−ｘＡｓ 層５を有している。さらに電子走行層３とコンタクト層
１との間に電子供給層２を有する基板、また上記層５に
炭素をドーピングしたＦＥＴ用エピタキシャル基板であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果トランジ
スタ（以下、ＦＥＴと呼ぶことがある。）用エピタキシ
ャル基板に関する。
スタ（以下、ＦＥＴと呼ぶことがある。）用エピタキシ
ャル基板に関する。
【０００２】
【従来の技術】基板上にＦＥＴ用エピタキシャル基板を
熱分解気相成長法によって成長する場合、電子走行層を
基板上に直接成長すると、基板表面の欠陥、表面準位及
び不純物に起因する深い準位の影響により、電子移動度
の低下やキャリアの補償が生じ、高品質のＦＥＴ用エピ
タキシャル基板を得ることができない。この基板の影響
を防ぐために、基板と電子走行層との間に高抵抗のバッ
ファ層を成長することが知られている。また、特にＧａ
Ａｓ系のＦＥＴ用エピタキシャル基板では、Ｃｒドープ
ＧａＡｓ基板を用いることで該基板の影響を解決できる
ことが知られている。
熱分解気相成長法によって成長する場合、電子走行層を
基板上に直接成長すると、基板表面の欠陥、表面準位及
び不純物に起因する深い準位の影響により、電子移動度
の低下やキャリアの補償が生じ、高品質のＦＥＴ用エピ
タキシャル基板を得ることができない。この基板の影響
を防ぐために、基板と電子走行層との間に高抵抗のバッ
ファ層を成長することが知られている。また、特にＧａ
Ａｓ系のＦＥＴ用エピタキシャル基板では、Ｃｒドープ
ＧａＡｓ基板を用いることで該基板の影響を解決できる
ことが知られている。
【０００３】しかしながら、さらに高品質のＦＥＴ用エ
ピタキシャル基板が要求されるようになってくると、バ
ッファ層への基板の影響が無視できず、また新たに基板
とバッファ層との界面における問題も生じてきた。即
ち、基板を加熱昇温する際、基板表面が直接高温にさら
されるため、熱的ダメージを受け基板とバッファ層との
界面の純度低下及び基板表面の欠陥数増大を引き起こ
す。また、一般に基板表面は汚染されやすく、エピタキ
シャル成長過程でこのような汚染が充分除去できないこ
とも界面劣化の原因である。
ピタキシャル基板が要求されるようになってくると、バ
ッファ層への基板の影響が無視できず、また新たに基板
とバッファ層との界面における問題も生じてきた。即
ち、基板を加熱昇温する際、基板表面が直接高温にさら
されるため、熱的ダメージを受け基板とバッファ層との
界面の純度低下及び基板表面の欠陥数増大を引き起こ
す。また、一般に基板表面は汚染されやすく、エピタキ
シャル成長過程でこのような汚染が充分除去できないこ
とも界面劣化の原因である。
【０００４】基板とバッファ層との界面純度の低下に伴
い、この界面の抵抗が低下して、この部分にリーク電流
が流れて、ピンチオフ特性が悪化してドレインコンダク
タンス（ｇd ）の増大、及び低ドレイン電流での相互コ
ンダクタンス（ｇm ）の減少が大きくなり、雑音指数の
悪化をもたらす。
い、この界面の抵抗が低下して、この部分にリーク電流
が流れて、ピンチオフ特性が悪化してドレインコンダク
タンス（ｇd ）の増大、及び低ドレイン電流での相互コ
ンダクタンス（ｇm ）の減少が大きくなり、雑音指数の
悪化をもたらす。
【０００５】また、ＧａＡｓ系のＦＥＴ用エピタキシャ
ル基板に用いられたＣｒドープＧａＡｓ基板は、Ｃｒが
深い準位を形成し、浅いドナーやアクセプタを補償して
上記の影響を抑えることができたが、Ｃｒは基板の加熱
昇温時にバッファ層ばかりか電子走行層にまで拡散し、
キャリアの補償をしてしまう欠点がある。
ル基板に用いられたＣｒドープＧａＡｓ基板は、Ｃｒが
深い準位を形成し、浅いドナーやアクセプタを補償して
上記の影響を抑えることができたが、Ｃｒは基板の加熱
昇温時にバッファ層ばかりか電子走行層にまで拡散し、
キャリアの補償をしてしまう欠点がある。
【０００６】従来のバッファ層は、基板と電子走行層と
の界面のキャリアトラップや電子移動度の低下を抑える
ものであった。しかし、界面の不純物濃度、欠陥数があ
まりに大きくなると、バッファ層を成長してもこの影響
を抑え込むことができなくなり、電子走行層のキャリア
補償や電子移動度の低下を引き起こす問題が生じた。
の界面のキャリアトラップや電子移動度の低下を抑える
ものであった。しかし、界面の不純物濃度、欠陥数があ
まりに大きくなると、バッファ層を成長してもこの影響
を抑え込むことができなくなり、電子走行層のキャリア
補償や電子移動度の低下を引き起こす問題が生じた。
【０００７】
【発明が解決しようとする課題】本発明の目的は、ＦＥ
Ｔ特性と密接に関わる基板とバッファ層との界面の影響
を抑制し、耐電圧が高く、高品質のＦＥＴを製造できる
ＦＥＴ用エピタキシャル基板を提供することにある。
Ｔ特性と密接に関わる基板とバッファ層との界面の影響
を抑制し、耐電圧が高く、高品質のＦＥＴを製造できる
ＦＥＴ用エピタキシャル基板を提供することにある。
【０００８】
【課題を解決するための手段】本発明者らは、これらの
問題を見て鋭意検討した結果、バッファ層と基板との間
に特定の層を形成することにより、高品質のＦＥＴを製
造することができることを見いだし本発明に至った。即
ち、本発明は、原料として有機金属及び／又は水素化物
を用いた熱分解気相成長法により作製され、基板とバッ
ファ層と電子走行層とコンタクト層又は基板とバッファ
層と電子走行層と電子供給層とコンタクト層とがこの順
に積層してなる電界効果トランジスタ用エピタキシャル
基板において、該基板が半絶縁性ＧａＡｓ基板であり、
該バッファ層がその残留キャリア濃度が１×１０16ｃｍ
-3以下の高抵抗のバッファ層であり、かつ該基板と該バ
ッファ層との間に、５×１０11ｃｍ-2以下のシートアク
セプタ濃度を有し、空乏化したｐ型のＡｌx Ｇａ1-x Ａ
ｓ（０＜ｘ≦１）層を有することを特徴とする電界効果
トランジスタ用エピタキシャル基板に係るものである。
以下、本発明を詳細に説明する。
問題を見て鋭意検討した結果、バッファ層と基板との間
に特定の層を形成することにより、高品質のＦＥＴを製
造することができることを見いだし本発明に至った。即
ち、本発明は、原料として有機金属及び／又は水素化物
を用いた熱分解気相成長法により作製され、基板とバッ
ファ層と電子走行層とコンタクト層又は基板とバッファ
層と電子走行層と電子供給層とコンタクト層とがこの順
に積層してなる電界効果トランジスタ用エピタキシャル
基板において、該基板が半絶縁性ＧａＡｓ基板であり、
該バッファ層がその残留キャリア濃度が１×１０16ｃｍ
-3以下の高抵抗のバッファ層であり、かつ該基板と該バ
ッファ層との間に、５×１０11ｃｍ-2以下のシートアク
セプタ濃度を有し、空乏化したｐ型のＡｌx Ｇａ1-x Ａ
ｓ（０＜ｘ≦１）層を有することを特徴とする電界効果
トランジスタ用エピタキシャル基板に係るものである。
以下、本発明を詳細に説明する。
【０００９】
【発明の実施の形態】本発明の電界効果トランジスタ用
エピタキシャル基板は、原料として有機金属及び／又は
水素化物を用いた熱分解気相成長法により作製され、基
板とバッファ層と電子走行層とコンタクト層又は基板と
バッファ層と電子走行層と電子供給層とコンタクト層と
がこの順に積層してなるものであり、該基板が半絶縁性
ＧａＡｓ基板であり、該バッファ層がその残留キャリア
濃度が１×１０16ｃｍ-3以下の高抵抗のバッファ層であ
る。本発明の特徴は、該基板と該バッファ層との間に、
５×１０11ｃｍ-2以下のシートアクセプタ濃度を有し、
空乏化したｐ型のＡｌxＧａ1-x Ａｓ（０＜ｘ≦１）層
を有することにある。
エピタキシャル基板は、原料として有機金属及び／又は
水素化物を用いた熱分解気相成長法により作製され、基
板とバッファ層と電子走行層とコンタクト層又は基板と
バッファ層と電子走行層と電子供給層とコンタクト層と
がこの順に積層してなるものであり、該基板が半絶縁性
ＧａＡｓ基板であり、該バッファ層がその残留キャリア
濃度が１×１０16ｃｍ-3以下の高抵抗のバッファ層であ
る。本発明の特徴は、該基板と該バッファ層との間に、
５×１０11ｃｍ-2以下のシートアクセプタ濃度を有し、
空乏化したｐ型のＡｌxＧａ1-x Ａｓ（０＜ｘ≦１）層
を有することにある。
【００１０】本発明において、該バッファ層は残留キャ
リア濃度が１×１０16ｃｍ-3以下の高抵抗層であれば、
ホモバッファ層であっても超格子バッファ層等であって
もよく、その構造は問わない。また、該バッファ層のポ
テンシャルはＦＥＴのショートチャンネル効果抑制のた
め、ｐ型であることが好ましい。
リア濃度が１×１０16ｃｍ-3以下の高抵抗層であれば、
ホモバッファ層であっても超格子バッファ層等であって
もよく、その構造は問わない。また、該バッファ層のポ
テンシャルはＦＥＴのショートチャンネル効果抑制のた
め、ｐ型であることが好ましい。
【００１１】また、本発明において、基板とバッファ層
との間に挟むｐ型のＡｌx Ｇａ1-xＡｓ（０＜ｘ≦１）
層は、過度の２次元電子密度（Ｎｓ）の減少を避け、か
つバッファリーク及び浮遊容量の増大を引き起こすｐ型
の中性領域を発生させることなく、Ｎｓの存在しない状
況でも、基板界面ドナー及び反絶縁性ＧａＡｓ基板中の
深い準位（ＥＬ２中心を指す。）により空乏化させる必
要がある。ここで空乏化とは、ＦＥＴ用エピタキシャル
基板を化学的にエッチングを進めながら、Ｃ−Ｖ測定を
行うことによりキャリアプロファイルを得る測定方法に
よって得られるバッファ層のキャリアプロファイルに、
中性領域の発生を意味するｐ型層の存在を示すプロファ
イルが認められないことを言う。該測定を行うことがで
きる市販の装置としては、例えば、Ｐｏｌａｒｏｎ社の
商品名ＳＰＰ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｆ
ｉｌｅ Ｐｌｏｔｔｅｒ）が挙げられる。基板とバッフ
ァ層との間に挟むｐ型のＡｌx Ｇａ1-x Ａｓ（０＜ｘ≦
１）層のシートアクセプタ濃度としては、５×１０11ｃ
ｍ-2以下である。
との間に挟むｐ型のＡｌx Ｇａ1-xＡｓ（０＜ｘ≦１）
層は、過度の２次元電子密度（Ｎｓ）の減少を避け、か
つバッファリーク及び浮遊容量の増大を引き起こすｐ型
の中性領域を発生させることなく、Ｎｓの存在しない状
況でも、基板界面ドナー及び反絶縁性ＧａＡｓ基板中の
深い準位（ＥＬ２中心を指す。）により空乏化させる必
要がある。ここで空乏化とは、ＦＥＴ用エピタキシャル
基板を化学的にエッチングを進めながら、Ｃ−Ｖ測定を
行うことによりキャリアプロファイルを得る測定方法に
よって得られるバッファ層のキャリアプロファイルに、
中性領域の発生を意味するｐ型層の存在を示すプロファ
イルが認められないことを言う。該測定を行うことがで
きる市販の装置としては、例えば、Ｐｏｌａｒｏｎ社の
商品名ＳＰＰ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｆ
ｉｌｅ Ｐｌｏｔｔｅｒ）が挙げられる。基板とバッフ
ァ層との間に挟むｐ型のＡｌx Ｇａ1-x Ａｓ（０＜ｘ≦
１）層のシートアクセプタ濃度としては、５×１０11ｃ
ｍ-2以下である。
【００１２】本発明において、該ｐ型のＡｌx Ｇａ1-x
Ａｓ（０＜ｘ≦１）層の厚さは５０〜１０００Åの範囲
が好ましい。また、基板とｐ型Ａｌx Ｇａ1-x Ａｓ（０
＜ｘ≦１）層との間に５０〜１０００Å程度の厚さのＧ
ａＡｓ層を更に成長させることが好ましい。
Ａｓ（０＜ｘ≦１）層の厚さは５０〜１０００Åの範囲
が好ましい。また、基板とｐ型Ａｌx Ｇａ1-x Ａｓ（０
＜ｘ≦１）層との間に５０〜１０００Å程度の厚さのＧ
ａＡｓ層を更に成長させることが好ましい。
【００１３】また、該ｐ型のＡｌx Ｇａ1-x Ａｓ（０＜
ｘ≦１）層のＡｌ組成は０．２≦ｘ≦０．８が好まし
い。さらに好ましくは０．４≦ｘ≦０．８である。ｘ＞
０．８においてはエピタキシャル成長層の不安定化を招
くので好ましくない。ｘ＜１においては、充分なアクセ
プタ濃度が得られない場合があるので、あまり好ましく
ないが、先述のようにドーパントを用い意図的にアクセ
プタ濃度を調整することによって使用が可能である。
ｘ≦１）層のＡｌ組成は０．２≦ｘ≦０．８が好まし
い。さらに好ましくは０．４≦ｘ≦０．８である。ｘ＞
０．８においてはエピタキシャル成長層の不安定化を招
くので好ましくない。ｘ＜１においては、充分なアクセ
プタ濃度が得られない場合があるので、あまり好ましく
ないが、先述のようにドーパントを用い意図的にアクセ
プタ濃度を調整することによって使用が可能である。
【００１４】また、本発明において、ｐ型Ａｌx Ｇａ
1-x Ａｓ（０＜ｘ≦１）層のｐ型ドーパントとして炭素
が好ましい。炭素は拡散が小さく、安定したエピタキシ
ャル成長層が得られるので好ましい。また、原料として
有機金属又は水素化物を用いた熱分解気相成長法によっ
て成長したエピタキシャル成長層には、炭素がＡｌ組成
を増やすことで自然に入ることが知られているので、ｐ
型Ａｌx Ｇａ1-x Ａｓ（０＜ｘ≦１）層のＡｌ組成が大
きいときには特別なドーパントを必要とすることなく所
要のアクセプタを導入できる。一方、Ａｌ組成が小さい
ときに充分なアクセプタ濃度が得られない場合は、アク
セプタ準位を形成する不純物を意図して入れることによ
って所要のアクセプタを導入することが可能である。こ
の場合も、ドーパントとしては炭素が好ましい。
1-x Ａｓ（０＜ｘ≦１）層のｐ型ドーパントとして炭素
が好ましい。炭素は拡散が小さく、安定したエピタキシ
ャル成長層が得られるので好ましい。また、原料として
有機金属又は水素化物を用いた熱分解気相成長法によっ
て成長したエピタキシャル成長層には、炭素がＡｌ組成
を増やすことで自然に入ることが知られているので、ｐ
型Ａｌx Ｇａ1-x Ａｓ（０＜ｘ≦１）層のＡｌ組成が大
きいときには特別なドーパントを必要とすることなく所
要のアクセプタを導入できる。一方、Ａｌ組成が小さい
ときに充分なアクセプタ濃度が得られない場合は、アク
セプタ準位を形成する不純物を意図して入れることによ
って所要のアクセプタを導入することが可能である。こ
の場合も、ドーパントとしては炭素が好ましい。
【００１５】本発明の電界効果トランジスタ用エピタキ
シャル基板は、原料として有機金属及び／又は水素化物
を用いた熱分解気相成長（以下、ＭＯＶＰＥと記すこと
がある。）法によって製造される。ＭＯＶＰＥ法におい
て、以下のような原料を用いることができる。３族元素
の原料として、トリメチルガリウム〔（ＣＨ3 ）3 Ｇ
ａ、以下ＴＭＧと記すことがある。〕、トリエチルガリ
ウム〔（Ｃ2 Ｈ5 ）3 Ｇａ、以下ＴＥＧと記すことがあ
る。〕等の一般式Ｒ1 Ｒ2 Ｒ3 Ｇａ（ここで、Ｒ1 、Ｒ
2 、Ｒ3は低級アルキル基を示す。）で表されるトリア
ルキルガリウム；トリメチルアルミニウム〔（ＣＨ3 ）
3 Ａｌ、以下ＴＭＡと記すことがある。〕、トリエチル
アルミニウム〔（Ｃ2 Ｈ5 ）3 Ａｌ、以下ＴＥＡと記す
ことがある。〕等の一般式Ｒ1 Ｒ2 Ｒ3 Ａｌ（ここで、
Ｒ1 、Ｒ2 、Ｒ3 は前記と同じ定義である。）で表され
るトリアルキルアルミニウム；トリメチルインジウム
〔（ＣＨ3 ）3 Ｉｎ、以下ＴＭＩと記すことがあ
る。〕、トリエチルインジウム〔（Ｃ2 Ｈ5 ）3 Ｉｎ〕
等の一般式Ｒ1 Ｒ2 Ｒ3 Ｉｎ（ここで、Ｒ1 、Ｒ2 、Ｒ
3 は前記と同じ定義である。）で表されるトリアルキル
インジウム等が挙げられる。これらは単独又は混合して
用いられる。次に、５族原料の中で砒素原料としては、
一般に３水素化砒素（アルシン）が用いられるが、アル
シンの１個の水素を炭素数が１〜４のアルキル基で置換
したモノアルキルアルシンも使用することができる。本
発明において、ＭＯＶＰＥ法によってＡｌx Ｇａ1-x Ａ
ｓ（０＜ｘ≦１）層を成長する場合、温度が低すぎても
高すぎても結晶性の低下を引き起こすので、ｐ型Ａｌx
Ｇａ1-x Ａｓ（０＜ｘ≦１）層の成長温度は、６００℃
以上７５０℃以下であることが好ましい。
シャル基板は、原料として有機金属及び／又は水素化物
を用いた熱分解気相成長（以下、ＭＯＶＰＥと記すこと
がある。）法によって製造される。ＭＯＶＰＥ法におい
て、以下のような原料を用いることができる。３族元素
の原料として、トリメチルガリウム〔（ＣＨ3 ）3 Ｇ
ａ、以下ＴＭＧと記すことがある。〕、トリエチルガリ
ウム〔（Ｃ2 Ｈ5 ）3 Ｇａ、以下ＴＥＧと記すことがあ
る。〕等の一般式Ｒ1 Ｒ2 Ｒ3 Ｇａ（ここで、Ｒ1 、Ｒ
2 、Ｒ3は低級アルキル基を示す。）で表されるトリア
ルキルガリウム；トリメチルアルミニウム〔（ＣＨ3 ）
3 Ａｌ、以下ＴＭＡと記すことがある。〕、トリエチル
アルミニウム〔（Ｃ2 Ｈ5 ）3 Ａｌ、以下ＴＥＡと記す
ことがある。〕等の一般式Ｒ1 Ｒ2 Ｒ3 Ａｌ（ここで、
Ｒ1 、Ｒ2 、Ｒ3 は前記と同じ定義である。）で表され
るトリアルキルアルミニウム；トリメチルインジウム
〔（ＣＨ3 ）3 Ｉｎ、以下ＴＭＩと記すことがあ
る。〕、トリエチルインジウム〔（Ｃ2 Ｈ5 ）3 Ｉｎ〕
等の一般式Ｒ1 Ｒ2 Ｒ3 Ｉｎ（ここで、Ｒ1 、Ｒ2 、Ｒ
3 は前記と同じ定義である。）で表されるトリアルキル
インジウム等が挙げられる。これらは単独又は混合して
用いられる。次に、５族原料の中で砒素原料としては、
一般に３水素化砒素（アルシン）が用いられるが、アル
シンの１個の水素を炭素数が１〜４のアルキル基で置換
したモノアルキルアルシンも使用することができる。本
発明において、ＭＯＶＰＥ法によってＡｌx Ｇａ1-x Ａ
ｓ（０＜ｘ≦１）層を成長する場合、温度が低すぎても
高すぎても結晶性の低下を引き起こすので、ｐ型Ａｌx
Ｇａ1-x Ａｓ（０＜ｘ≦１）層の成長温度は、６００℃
以上７５０℃以下であることが好ましい。
【００１６】
【実施例】以下に本発明の実施例を示すが、本発明はこ
れに限定されるものではない。 実施例１ 図１に、本発明のＦＥＴ用エピタキシャル基板の一例
（以下、Ａと呼ぶ。）の断面図を示す。基板には、液体
封止引き上げ法（ＬＥＣ）で作製した半絶縁性ＧａＡｓ
基板を用いた。この基板上に、図１に示すバッファ層と
電子走行層と電子供給層とコンタクト層とから構成され
るＦＥＴ用エピ基板を、原料として有機金属及び水素化
物を用いて熱分解気相成長法で成長した。基板表面の影
響を緩和するため、基板直上に５００ÅのＧａＡｓ層を
成長し、次いでｐ型Ａｌx Ｇａ1-xＡｓ（ｘ＝０．７）
層を１００Å成長後、バッファ層、電子走行層及び電子
供給層を順に成長した。さらに、電極形成時の接触抵抗
低減の目的でコンタクト層を成長した。
れに限定されるものではない。 実施例１ 図１に、本発明のＦＥＴ用エピタキシャル基板の一例
（以下、Ａと呼ぶ。）の断面図を示す。基板には、液体
封止引き上げ法（ＬＥＣ）で作製した半絶縁性ＧａＡｓ
基板を用いた。この基板上に、図１に示すバッファ層と
電子走行層と電子供給層とコンタクト層とから構成され
るＦＥＴ用エピ基板を、原料として有機金属及び水素化
物を用いて熱分解気相成長法で成長した。基板表面の影
響を緩和するため、基板直上に５００ÅのＧａＡｓ層を
成長し、次いでｐ型Ａｌx Ｇａ1-xＡｓ（ｘ＝０．７）
層を１００Å成長後、バッファ層、電子走行層及び電子
供給層を順に成長した。さらに、電極形成時の接触抵抗
低減の目的でコンタクト層を成長した。
【００１７】このエピタキシャル基板のバッファ耐圧を
調べるため、バッファ層の電流−電圧特性を測定した。
まず電子走行層から上層をエッチングして取り去り、そ
の上に５μｍ離れたオーミック電極のパターンをレジス
トによって形成し、ＡｕＧｅ（Ｇｅ１２ｗｔ％）、Ｎ
ｉ、Ａｕを蒸着し、リフトオフによりレジスト及び蒸着
金属の不要部を除去後、水素雰囲気下３８０℃、９０秒
のアニーリングによって測定試料を加工した。表１に、
リーク電流１×１０-5Ａにおける電圧値（耐圧）を示
す。
調べるため、バッファ層の電流−電圧特性を測定した。
まず電子走行層から上層をエッチングして取り去り、そ
の上に５μｍ離れたオーミック電極のパターンをレジス
トによって形成し、ＡｕＧｅ（Ｇｅ１２ｗｔ％）、Ｎ
ｉ、Ａｕを蒸着し、リフトオフによりレジスト及び蒸着
金属の不要部を除去後、水素雰囲気下３８０℃、９０秒
のアニーリングによって測定試料を加工した。表１に、
リーク電流１×１０-5Ａにおける電圧値（耐圧）を示
す。
【００１８】比較例１ 図２に、基板とバッファ層との間にｐ型Ａｌx Ｇａ1-x
Ａｓ（ｘ＝０．７）層を成長することがないこと以外は
実施例１と同様の構造を有するＦＥＴ用エピタキシャル
基板（以下、Ｂと呼ぶ。）の断面図を示す。試料Ａと同
様にして、試料Ｂのバッファ耐圧を調べた。試料加工
は、実施例１と同様の工程で行った。表１に、リーク電
流１×１０-5Ａにおける電圧値（耐電圧）を示す。
Ａｓ（ｘ＝０．７）層を成長することがないこと以外は
実施例１と同様の構造を有するＦＥＴ用エピタキシャル
基板（以下、Ｂと呼ぶ。）の断面図を示す。試料Ａと同
様にして、試料Ｂのバッファ耐圧を調べた。試料加工
は、実施例１と同様の工程で行った。表１に、リーク電
流１×１０-5Ａにおける電圧値（耐電圧）を示す。
【表１】
【００１９】比較例１においては、基板とバッファ層と
の間のリーク電流が大きくバッファ耐電圧が充分ではな
いが、本発明の実施例１においては、耐電圧を大幅に改
善することができる。
の間のリーク電流が大きくバッファ耐電圧が充分ではな
いが、本発明の実施例１においては、耐電圧を大幅に改
善することができる。
【００２０】
【発明の効果】本発明のＦＥＴ用エピタキシャル基板
は、基板とバッファ層との界面の影響が抑制され、耐電
圧が高く、高品質のＦＥＴ用エピタキシャル基板であ
る。
は、基板とバッファ層との界面の影響が抑制され、耐電
圧が高く、高品質のＦＥＴ用エピタキシャル基板であ
る。
【図１】本発明のＦＥＴ用エピタキシャル基板の１例
（実施例１）の断面図。
（実施例１）の断面図。
【図２】ホモバッファ層のみを有するＦＥＴ用エピタキ
シャル基板の１例（比較例１）の断面図
シャル基板の１例（比較例１）の断面図
１…コンタクト層 ２…電子供給層 ３…電子走行層 ４…バッファ層 ５…ｐ型Ａｌx Ｇａ1-x Ａｓ（０＜ｘ≦１） ６…半絶縁性ＧａＡｓ基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秦 雅彦 茨城県つくば市北原６ 住友化学工業株式 会社内
Claims (3)
- 【請求項１】原料として有機金属及び／又は水素化物を
用いた熱分解気相成長法により作製され、基板とバッフ
ァ層と電子走行層とコンタクト層とがこの順に積層して
なる電界効果トランジスタ用エピタキシャル基板におい
て、該基板が半絶縁性ＧａＡｓ基板であり、該バッファ
層がその残留キャリア濃度が１×１０ 16ｃｍ-3以下の高
抵抗のバッファ層であり、かつ該基板と該バッファ層と
の間に、５×１０11ｃｍ-2以下のシートアクセプタ濃度
を有し、空乏化したｐ型のＡｌ x Ｇａ1-x Ａｓ（０＜ｘ
≦１）層を有することを特徴とする電界効果トランジス
タ用エピタキシャル基板。 - 【請求項２】電子走行層とコンタクト層との間に電子供
給層を有することを特徴とする請求項１記載の電界効果
トランジスタ用エピタキシャル基板。 - 【請求項３】ｐ型のＡｌx Ｇａ1-x Ａｓ（０＜ｘ≦１）
層のドーパントが炭素であることを特徴とする請求項１
又は２記載の電界効果トランジスタ用エピタキシャル基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23009795A JPH0974106A (ja) | 1995-09-07 | 1995-09-07 | 電界効果トランジスタ用エピタキシャル基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23009795A JPH0974106A (ja) | 1995-09-07 | 1995-09-07 | 電界効果トランジスタ用エピタキシャル基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0974106A true JPH0974106A (ja) | 1997-03-18 |
Family
ID=16902510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23009795A Pending JPH0974106A (ja) | 1995-09-07 | 1995-09-07 | 電界効果トランジスタ用エピタキシャル基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0974106A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112150A1 (ja) * | 2003-06-13 | 2004-12-23 | Sumitomo Electric Industries, Ltd. | 電界効果トランジスタ |
| JP2005216967A (ja) * | 2004-01-27 | 2005-08-11 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウエハ |
| JP2006245155A (ja) * | 2005-03-02 | 2006-09-14 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ |
| JP2007067359A (ja) * | 2005-08-04 | 2007-03-15 | Hitachi Cable Ltd | Ｉｉｉ−ｖ族化合物半導体装置 |
| JP2009302191A (ja) * | 2008-06-11 | 2009-12-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2013149985A (ja) * | 2013-02-25 | 2013-08-01 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
-
1995
- 1995-09-07 JP JP23009795A patent/JPH0974106A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112150A1 (ja) * | 2003-06-13 | 2004-12-23 | Sumitomo Electric Industries, Ltd. | 電界効果トランジスタ |
| US7321142B2 (en) | 2003-06-13 | 2008-01-22 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
| JP2005216967A (ja) * | 2004-01-27 | 2005-08-11 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウエハ |
| JP2006245155A (ja) * | 2005-03-02 | 2006-09-14 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウエハ及び電界効果トランジスタ |
| JP2007067359A (ja) * | 2005-08-04 | 2007-03-15 | Hitachi Cable Ltd | Ｉｉｉ−ｖ族化合物半導体装置 |
| JP2009302191A (ja) * | 2008-06-11 | 2009-12-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2013149985A (ja) * | 2013-02-25 | 2013-08-01 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8872231B2 (en) | Semiconductor wafer, method of producing semiconductor wafer, and electronic device | |
| US8987782B2 (en) | Semiconductor structure for forming a combination of different types of devices | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| CA2067578C (en) | Epitaxially grown compound-semiconductor crystal | |
| JPH0974106A (ja) | 電界効果トランジスタ用エピタキシャル基板 | |
| US7902571B2 (en) | III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal | |
| US6429103B1 (en) | MOCVD-grown emode HIGFET buffer | |
| US5982024A (en) | High concentration doped semiconductor | |
| US6214678B1 (en) | Growth technique for low noise high electron mobility transistors by metal organic vapor phase epitaxy | |
| JP2000022135A (ja) | 電界効果トランジスタ | |
| WO2010116701A1 (ja) | 半導体基板の製造方法および半導体基板 | |
| JPH11163399A (ja) | 化合物半導体基板 | |
| JP2001111037A (ja) | 半導体ウェハ及び電界効果トランジスタ | |
| US20250236988A1 (en) | Method for manufacturing nitride stack and nitride stack | |
| JPH0786572A (ja) | 電界効果トランジスタ | |
| Shiao | AlGaAs buffer structure grown by metalorganic vapor phase epitaxy for GaAs-based field-effect transistors | |
| Décobert et al. | Highly resistive FET buffer layers on InP grown by LP-MOVPE | |
| Whittaker-Brooks et al. | LOW TEMPERATURE HOMOEPITAXY OF (010) β-Ga2O3 BY METALORGANIC VAPOR PHASE EPITAXY: EXPANDING THE GROWTH WINDOW | |
| JPH07312421A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0620966A (ja) | 化合物半導体ウェハの製造方法 | |
| Heidelberger | GaAsP/InGaP heterojunction bipolar transistors for III-V on Si microelectronics | |
| JPH07235665A (ja) | 電界効果トランジスタ | |
| Takahashi | Molecular beam epitaxy for the future | |
| JP2001244455A (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| JP2004103707A (ja) | Ｉｉｉ−ｖ族化合物半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Effective date: 20041018 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20041221 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050420 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050603 |