JPH0974413A

JPH0974413A - Ａｔｍ交換システム

Info

Publication number: JPH0974413A
Application number: JP7226314A
Authority: JP
Inventors: Yoshio Morita; 義雄森田; Mitsuaki Nakajima; 光朗中島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-09-04
Filing date: 1995-09-04
Publication date: 1997-03-18

Abstract

(57)【要約】【課題】本発明はＡＴＭ交換システムに関し、両系の
セル同期を確実にとることができるＡＴＭ交換システム
を提供することを目的としている。【解決手段】二重化された回線対応共通部と、一重化
の回線対応部とが接続されたＡＴＭ交換システムにおい
て、前記回線対応部内に、上りハイウェイに回線対応共
通部毎に設けられたセルバッファと、これらセルバッフ
ァへのＡＴＭセルの書き込みと読み出しを制御するセル
同期制御手段とを設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＡＴＭ交換システム
に関し、更に詳しくはセルバッファの書き込みと読み出
しの制御に関する。

【０００２】

【従来の技術】近年の交換網技術の進展に伴い、ＩＳＤ
Ｎ網（ＩｎｔｅｇｒａｔｅｄＳｅｒｖｉｃｅＤｉｇ
ｉｔａｌＮｅｔｗｏｒｋ：サービス統合ディジタル
網）の他に、ＡＴＭ交換網（Ａｓｙｎｃｈｒｏｎｏｕｓ
ＴｒａｎｒｆｅｒＭｏｄｅ：非同期転送モード網）
も用いられるようになってきている。ＡＴＭ交換網は、
数１０ｂｐｓから数１００Ｍｂｐｓまでの通信情報の全
てを、数１０〜１２８オクテット（オクテットは８ビッ
トの意）程度の固定長のパケット（セル）に分割し、１
５０Ｍｂｐｓ以上の伝送路上に混在させて転送し、高速
パケット交換により高速処理を行なうものである。

【０００３】図２５はＡＴＭ交換システムの構成概念図
である。図において、１０は中継装置、１００は該中継
装置１０と接続されるシェルフ、２００は該シェルフ１
００と接続されるＡＴＭスイッチ装置である。中継装置
１０は、例えば通信速度１５６Ｍｂｐｓの情報を中継す
るもので、上り回線１及び下り回線２を介してシェルフ
１００と接続されている。この時の、回線１，２として
は、例えば光ファイバが用いられる。シェルフ１００
は、回線対応部２０と回線対応共通部３０より構成され
ている。回線対応共通部３０は、＃０系と＃１系の２個
設けられ、二重化されている。回線対応部（個別部とも
いう）２０は、加入者側回線又は光ファイバ等の中継線
と接続される回線終端機能を持つ。図では、中継装置１
０が接続されている例を示す。光ファイバ中継線と接続
される場合には、回線対応部２０としては、例えばＯＣ
３等の通信速度１５６Ｍｂｐｓのものが用いられる。回
線対応部２０と中継装置１０間は上り回線１及び下り回
線２で接続されている。回線対応共通部３０は集線機能
を持つ。そして、回線対応共通部３０は、ＡＴＭスイッ
チ装置２００と接続されている。

【０００４】回線対応部２０において、２１は上りハイ
ウェイ１に設けられた速度変換用セルバッファ、２２は
該速度変換用セルバッファ２１と接続されるセルバッフ
ァである。これらセルバッファのうち、＃０のセルバッ
ファ２２は１５６Ｍｂｐｓの通信線３を介して＃０の回
線対応共通部３０に入り、＃１のセルバッファ２２は１
５６Ｍｂｐｓの通信線３を介して＃１の回線対応共通部
３０に入っている。２３はそれぞれの回線対応共通部３
０から１５６Ｍｂｐｓの通信線４を介して入ってくるＡ
ＴＭセルを受けるセルバッファで、＃０と＃１の２個設
けられている。２４はこれらセルバッファ２３の出力を
受けて、何れか一方をセレクトするセレクタである。該
セレクタ２４の出力は、下り回線２を介して中継装置１
０に入っている。

【０００５】回線対応共通部３０において、３１は１５
６Ｍｂｐｓの複数の通信線３を介して入ってくるＡＴＭ
セルを多重化するマルチプレクサて、その出力は２．４
Ｇｂｐｓの通信線５を介してＡＴＭスイッチ装置２００
に入っている。３２はＡＴＭスイッチ装置２００から
２．４Ｇｂｐｓの通信線６を介して入ってくるＡＴＭセ
ルを受ける速度変換用バッファで、その出力は１５６Ｍ
ｂｐｓの通信線４を介して＃０のセルバッファ２３に入
っている。以上の構成は、＃０，＃１のそれぞれの回線
対応共通部３０に共通である。

【０００６】このように構成されたシステムにおいて、
加入者からの通信情報は、中継装置１０を経て、上り回
線１を介して回線対応部２０に入り、該回線対応部２０
から回線対応共通部３０に入り、多重化され、２．４Ｇ
ｂｐｓの通信速度に変化される。多重化された通信情報
は、２．４Ｇｂｐｓの通信線５を介してＡＴＭスイッチ
装置２００に入る。該ＡＴＭスイッチ装置２００内で折
り返された通信情報は、２．４Ｇｂｐｓの下りの通信線
６を介して回線対応共通部３０に入る。該回線対応共通
部３０で分離された通信情報は、セルバッファ３２を介
して回線対応部２０に入る。そして、回線対応部２０か
ら中継装置１０を経て他の加入者に接続される。

【０００７】

【発明が解決しようとする課題】前記した従来のＡＴＭ
交換システムでは、セルバッファ２２には回線対応共通
部３０の速度でＡＴＭセルを書き込んでいた。このた
め、速度変換用のセルバッファ２１を必要とした。ま
た、セルバッファ２２の読み出しは、各回線対応共通部
毎に独立に行なっていたため、両系のセル同期がとれ
ず、切り換え時のＡＴＭセルの重複，欠落が生じてい
た。

【０００８】本発明はこのような課題に鑑みてなされた
ものであって、両系のセル同期を確実にとることができ
るＡＴＭ交換システムを提供することを目的としてい
る。

【０００９】

【課題を解決するための手段】図１は第１の発明の原理
ブロック図、図２は第２の発明の原理ブロック図、図３
は第３の発明の原理ブロック図である。これら図におい
て、図２５と同一のものは、同一の符号を付して示す。

【００１０】図１に示すシステムは、二重化された回線
対応共通部３０と、一重化の回線対応部２０が接続され
たＡＴＭ交換システムを構成している。図において、２
０は上り回線１と接続される回線対応部で、内部に＃０
と＃１のセルバッファ２２を具備している。これらセル
バッファ２２は、上りハイウェイに回線対応共通部３０
に対応して設けられている。これらセルバッファ２２
は、基本的には、速度変換用として用いられる。４０は
これらセルバッファ２２へのＡＴＭセルの書き込みと読
み出しを制御するセル同期制御手段である。

【００１１】該セル同期制御手段４０には、各回線対応
共通部３０からクロックと、アクティブ信号（ＡＣＴ／
ＳＢＹ切り換え信号：以下ＡＣＴ信号と略す）が入力さ
れている。そして、該セル同期制御手段４０は、＃０の
セルバッファ２２と＃１のセルバッファ２２に共通のＡ
ＴＭセル書き込み信号（図中にＷで示す）と、個別のＡ
ＴＭセル読み出し信号（図中にＲ１とＲ２で示す）を与
えている。

【００１２】この発明の構成によれば、セル同期制御手
段４０が、各回線対応共通部３０からのクロックとＡＣ
Ｔ信号を貰って、両系のセルバッファ２２へのＡＴＭセ
ルの書き込み時と、ＡＴＭセルの読み出し時のタイミン
グを制御することにより、上りハイウェイにおける両系
のセル同期を確実にとることができる。

【００１３】この場合において、前記セル同期制御手段
４０は、セルバッファ２２へのＡＴＭセルの書き込みは
回線速度で両セルバッファ同時に行ない、読み出しは各
系の回線対応共通部３０の速度で行なうことを特徴とし
ている。

【００１４】この発明の構成によれば、セルバッファ２
２へのＡＴＭセルの書き込みは回線速度で、セルバッフ
ァ２２からのＡＴＭセルの読み出しはそれぞれの回線対
応共通部の速度で行なうことにより、上りハイウェイに
おける両系のセル同期を確実にとることができる。

【００１５】また、前記セル同期制御手段４０は、二重
化回線対応共通部３０間の上りハイウェイのＡＴＭセル
フレームの位相差を１／２セルフレーム未満まで許容
し、前記セルバッファ２２からのＡＴＭセルの読み出し
を、何れかの系でセルフレームの中間点でセルバッファ
２２の読み出し判定を行ない、次セルフレームの先頭で
前記判定結果に従い、両セルバッファ２２の読み出し処
理を行なうことを特徴としている。

【００１６】この発明の構成によれば、セルバッファ２
２の読み出し判定をセルフレームの中間点で行なうこと
により、上りハイウェイにおける両系のセル同期を確実
にとることができる。

【００１７】また、前記セル同期制御手段４０は、セル
バッファ２２の読み出し判定をアクティブ系回線対応共
通部３０と対向するセルバッファ２２のセルフレームの
中間点で行ない、次セルフレームの先頭で前記判定結果
に従い、両セルバッファの読み出し処理を行なうことを
特徴としている。

【００１８】この発明の構成によれば、セルバッファ２
２の読み出し判定をアクティブ系セルフレームの中間点
で行なうことにより、上りハイウェイにおける両系のセ
ル同期を確実にとることができる。

【００１９】また、前記セル同期制御手段４０は、セル
バッファ２２の読み出し判定をアクティブ系回線対応共
通部３０と対向するセルバッファ２２のセルフレームの
中間点で行ない、次セルフレームの先頭で前記判定結果
に従い、両セルバッファ２２の読み出し処理を行なう場
合に、回線対応共通部３０のアクティブ系／スタンバイ
系の切り換えを上りハイウェイのＡＴＭセルフレームの
中間点で行なうことを特徴としている。

【００２０】この発明の構成によれば、セルバッファ２
２の読み出し判定をアクティブ系セルフレームの中間点
で行ない、これに合わせてアクティブ系とスタンバイ系
の切り換えを行なうことにより、ＡＣＴ／ＳＢＹ系の切
り換え時にＡＴＭセルの重複や欠落をなくすことができ
る。

【００２１】また、前記セル同期制御手段４０は、セル
バッファ２２の読み出し判定をアクティブ系回線対応共
通部３０と対向するセルバッファ２２のセルフレームの
中間点で行ない、次セルフレームの先頭で前記判定結果
に従い、両セルバッファ２２の読み出し処理を行なう場
合に、スタンバイ系回線対応共通部３０と対向するセル
バッファにＡＴＭセルが存在しない時には、アクティブ
系回線対応共通部３０と対向するセルバッファ２２から
のみＡＴＭセルを読み出し、スタンバイ系回線対応共通
部３０と対向するセルバッファからはＡＴＭセルの読み
出しを停止することを特徴としている。

【００２２】この発明の構成によれば、アクティブ系セ
ルバッファ２２に溜まったＡＴＭセルは読み出し、スタ
ンバイ系セルバッファからはＡＴＭセルの読み出しを行
なわないようにしてセルバッファ２２を自然復旧させる
ことにより、誤動作を防止することができる。

【００２３】更に、前記セル同期制御手段４０は、セル
バッファ２２の読み出し判定をアクティブ系回線対応共
通部３０と対向するセルバッファ２２のセルフレームの
中間点で行ない、次セルフレームの先頭で前記判定結果
に従い、両セルバッファ２２の読み出し処理を行なう場
合に、アクティブ系のセルバッファ２２のセル無しが２
回続いた場合、スタンバイ系のセルバッファ２２のＡＴ
Ｍセルを無条件に読み出すことを特徴としている。

【００２４】この発明の構成によれば、アクティブ系の
セルバッファ２２のセル無し状態が２回続いた場合、ス
タンバイ系のセルバッファ２２に溜まっているゴミセル
を無条件に読み出すことにより、セルバッファ２２を自
然復旧させ、誤動作を防止することができる。

【００２５】図２において、図１と同一のものは、同一
の符号を付して示す。この図に示すシステムは、は二重
化された回線対応共通部３０と、二重化された回線対応
部２０とが接続されたＡＴＭ交換システムを構成してい
る。回線対応部２０の構成は、図１に示す回線対応部２
０の構成と同じである。この発明では、回線対応部２０
が二重化されているため、＃０の回線対応部２０のセル
同期制御手段４０と、＃１の回線対応部２０のセル同期
制御手段４０とは通信線４１で相互に接続され、情報の
交換を行なっている。

【００２６】この発明の構成によれば、両系のセル同期
制御手段４０が、各回線対応共通部３０からのクロック
とＡＣＴ信号を貰って、両系のセルバッファ２２へのＡ
ＴＭセルの書き込み時と、ＡＴＭセルの読み出し時のタ
イミングを制御することにより、上りハイウェイにおけ
る両系のセル同期を確実にとることができる。

【００２７】この場合において、前記セル同期制御手段
４０は、セルバッファ２２へのＡＴＭセルの書き込みは
回線速度で両セルバッファ２２同時に行ない、読み出し
は各系の回線対応共通部３０の速度で行なうことを特徴
としている。

【００２８】この発明の構成によれば、セルバッファ２
２へのＡＴＭセルの書き込みは回線速度で、セルバッフ
ァ２２からのＡＴＭセルの読み出しはそれぞれの回線対
応共通部の速度で行なうことにより、上りハイウェイに
おける両系のセル同期を確実にとることができる。

【００２９】また、前記セル同期制御手段４０は、二重
化回線対応共通部３０間の上りハイウェイのＡＴＭセル
フレームの位相差を１／２セルフレーム未満まで許容
し、二重化回線対応部２０毎にセルバッファ２２からの
ＡＴＭセルの読み出しを、４つのセルバッファ２２の何
れかで、セルフレームの中間点でセルバッファ２２の読
み出し判定を行ない、次セルフレームの先頭で前記判定
結果に従い、４つのセルバッファの読み出し処理を行な
うことを特徴としている。

【００３０】この発明の構成によれば、セルバッファ２
２の読み出し判定をセルフレームの中間点で行なうこと
により、上りハイウェイにおける両系のセル同期を確実
にとることができる。

【００３１】また、前記セル同期制御手段４０は、セル
バッファ２２の読み出し判定をアクティブ系回線対応共
通部３０と対向するセルバッファ２２のセルフレームの
中間点で行ない、次セルフレームの先頭で前記判定結果
に従い、４つのセルバッファ２２の読み出し処理を行な
うことを特徴としている。

【００３２】この発明の構成によれば、セルバッファ２
２の読み出し判定をアクティブ系セルフレームの中間点
で行なうことにより、上りハイウェイにおける両系のセ
ル同期を確実にとることができる。

【００３３】また、前記セル同期制御手段４０は、セル
バッファ２２の読み出し判定をアクティブ系回線対応共
通部３０と対向するセルバッファ２２のセルフレームの
中間点で行ない、次セルフレームの先頭で前記判定結果
に従い、４つのセルバッファ２２の読み出し処理を行な
う場合に、回線対応共通部３０のアクティブ系／スタン
バイ系の切り換え、及び回線対応部２０のアクティブ系
／スタンバイ系の切り換えを上りハイウェイのセルフレ
ームの中間点で行なうことを特徴としている。

【００３４】この発明の構成によれば、セルバッファ２
２の読み出し判定をアクティブ系セルフレームの中間点
で行ない、これに合わせて二重化回線対応部２０と二重
化回線対応共通部３０のアクティブ系とスタンバイ系の
切り換えを行なうことにより、ＡＣＴ／ＳＢＹ系の切り
換え時にＡＴＭセルの重複や欠落をなくすことができ
る。

【００３５】また、前記二重化された回線対応共通部３
０と二重化された回線対応部２０間の上りハイウェイの
セル同期がとれた状態で二重化回線対応部２０のアクテ
ィブ系切り換えを行なう時に、前記セル同期制御手段４
０はアクティブ信号を上りハイウェイのセルフレームの
中間点で切り換え、回線対応共通部３０では旧アクティ
ブ系の回線対応部２０からの上りＡＴＭセルについては
現在取り込み中のＡＴＭセルがあれば取り込み完了後に
セルの取り込みを停止し、新アクティブ系回線対応部２
０からの上りＡＴＭセルについては、アクティブ信号が
切り換わった次のセルフレームからＡＴＭセルの取り込
みを開始することを特徴としている。

【００３６】この発明の構成によれば、アクティブ系と
スタンバイ系の切り換えを行なう時に、二重化回線対応
共通部３０が、二重化回線対応部２０からのＡＴＭセル
の取り込みを制御することにより、重複や欠落を防止す
ることができる。

【００３７】図３において、図１と同一のものは、同一
の符号を付して示す。図に示すシステムは、二重化され
た回線対応共通部３０と、回線対応部２０とが接続され
たＡＴＭ交換システムを構成している。回線対応共通部
３０において、３２は下りハイウェイに設けられたＡＴ
Ｍセルを記憶するセルバッファである。該セルバッファ
３２は、＃０系と＃１系の回線対応共通部３０に設けら
れている。回線対応部２０において、２３は下りハイウ
ェイに回線対応共通部３０毎に設けられたセルバッフ
ァ、２４はこれらセルバッファ２３の出力を受けて何れ
か一方を選択して出力するセレクタである。５０は該セ
レクタ２４の切り換え制御と前記セルバッファ２３への
ＡＴＭセルの書き込みとセルバッファ２３からのＡＴＭ
セルの読み出し制御を行なうセル制御手段である。

【００３８】＃０のセルバッファ２３は、＃０の回線対
応共通部３０のセルバッファ３２出力を受けるものであ
り、＃１のセルバッファ２３は、＃１の回線対応共通部
３０のセルバッファ３２出力を受けるものである。セル
制御手段５０には、それぞれの回線対応共通部３０から
のクロックとアクティブ信号を受け、＃０のセルバッフ
ァ及び＃１のセルバッファ２３へのＡＴＭセルの書き込
み信号（図にＷ１，Ｗ２で示す）を与え、またＡＴＭセ
ルの読み出し信号（図にＲ１，Ｒ２で示す）を与える。

【００３９】この発明の構成によれば、それぞれの回線
対応共通部３０からのクロックとアクティブ信号を受
け、＃０のセルバッファ及び＃１のセルバッファ２３へ
のＡＴＭセルの書き込み信号（図にＷ１，Ｗ２で示す）
を与え、またＡＴＭセルの読み出し信号（図にＲ１，Ｒ
２で示す）を与えるセル制御手段５０を設けて、両系の
セルバッファ２３へのＡＴＭセルの書き込み／読み出し
制御を行なうことにより、下りハイウェイにおける両系
のセル同期を確実にとることができる。

【００４０】この場合において、前記セル制御手段５０
は、セルバッファ２３へのＡＴＭセルの書き込みは各系
の回線対応共通部速度で行ない、セルバッファ２３から
のＡＴＭセルの読み出しは回線対応部速度で行なうこと
を特徴としている。

【００４１】この発明の構成によれば、ＡＴＭセルのセ
ルバッファへの書き込みは共通部即でで、セルバッファ
読み出しは回線速度で行なうことにより、下りハイウェ
イにおける両系のセル同期を確実にとることができる。

【００４２】また、前記二重化回線対応共通部３０のア
クティブ系／スタンバイ系切り換え時に、アクティブ信
号を下りハイウェイのセルフレームの中間点で切り換
え、回線対応部２０内のセル制御手段５０は、旧アクテ
ィブ系回線対応共通部３０からの下りＡＴＭセルについ
ては、現在セルバッファ２３に書き込み中のセルが書き
込み完了後にＡＴＭセルの取り込みを停止し、新アクテ
ィブ系回線対応共通部３０からの下りＡＴＭセルはアク
ティブ信号が切り換わった次のセルフレームからセルバ
ッファへ２３の書き込みを開始することを特徴としてい
る。

【００４３】この発明の構成によれば、セル制御手段５
０によりセルバッファ２３への新旧回線対応共通部３０
からのＡＴＭセルの書き込みを制御することにより、下
りハイウェイにおけるＡＴＭセルの重複や欠落を防止す
ることができる。

【００４４】更に、前記二重化回線対応共通部３０のア
クティブ系／スタンバイ系切り換え時に、前記セル制御
手段５０は、二重化回線対応共通部３０のアクティブ系
／スタンバイ系の切り換え時に、旧アクティブ系回線対
応共通部３０の対向するセルバッファ２３内のＡＴＭセ
ルがなくなるまで優先してＡＴＭセルを読み出し、該セ
ルバッファ２３が空になった後、新アクティブ系回線対
応共通部３０対向のセルバッファ２３の読み出しを開始
することを特徴としている。

【００４５】この発明の構成によれば、両系のセルバッ
ファ２３からのＡＴＭセルの読み出しを制御することに
より、下りハイウェイにおけるＡＴＭセルの重複や欠落
を防止することができる。

【００４６】これらの場合において、前記セルバッファ
は、複数のＡＴＭセルを記憶するＲＡＭと、書き込むＡ
ＴＭセルのアドレスをオクテット単位に記憶する書き込
みカウンタと、書き込むＡＴＭセルの書き込み位置を記
憶する書き込みポインタと、読み出すＡＴＭセルのアド
レスをオクテット単位に記憶する読み出しカウンタと、
読み出すＡＴＭセルの読み出し位置を記憶する読み出し
ポインタとを設け、前記読み出しポインタの値を書き込
みセルクロックに同期してサンプルした値と、前記書き
込みポインタの値を比較することにより、入力ＡＴＭセ
ルの書き込み可否条件を生成することを特徴としてい
る。

【００４７】この発明の構成によれば、前記読み出しポ
インタの値を入力セルクロックに同期してサンプルした
値と、前記書き込みポインタの値を比較することによ
り、セルバッファの書き込み状態を書き込みポインタと
読み出しポインタの値だけで判断することができる。

【００４８】更に、前記書き込みポインタの値を読み出
しセルクロックに同期してサンプルした値と、前記読み
出しポインタの値を比較することにより、出力ＡＴＭセ
ルの読み出し可否条件を生成することを特徴としてい
る。

【００４９】この発明の構成によれば、前記書き込みポ
インタの値を出力ＡＴＭセルクロックに同期してサンプ
ルした値と、前記読み出しポインタの値を比較すること
により、セルバッファの読み出し状態を書き込みポイン
タと読み出しポインタの値だけで判断することができ
る。

【００５０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。ＡＴＭセル（以下単にセ
ルと略す）の速度変換について図２５を用いて説明す
る。回線対応部２０の個別スロットには、速度の違う回
線インタフェース（例えば１５６Ｍｂｐｓの光ファイバ
であるＯＣ３や４５Ｍｂｐｓのメタリック線であるＤＳ
３等）が搭載される。このため、セルクロックの速度変
換が必要となる。速度変換の位置としては、回線対応共
通部３０−回線対応部２０間と、回線対応部内の２種類
がある。下りハイウェイにおいて、セルバッファ３２の
読み出し時のシェーピング回路（下りに合わせて読み出
す速度が所定の速度になるように間引く回路）がセルハ
イウェイ速度を１５６Ｍｂｐｓとして動作する。若し、
セルハイウェイクロックが１５６Ｍｂｐｓ以下であると
空きセルが挿入され、フル帯域が通らなくなる。そこ
で、回線対応共通部３０と回線対応部（個別部）間は１
５６Ｍｂｐｓのセルハイウェイ速度でなければならず、
速度変換の位置は回線対応部２０内とする。

【００５１】速度変換を回線対応部２０内で行なうに際
し、回線対応部２０に設けるクロック発振器の種別は、
回線速度のもののみとし、回線対応共通部３０とインタ
フェースするがゆえの１５６Ｍｂｐｓのクロック発振器
は不要となる。例えば、回線がＤＳ３であれば、４５Ｍ
ｂｐｓのクロック発振器のみを設ければよい。

【００５２】図４は第１の発明の動作説明図である。セ
ル同期制御手段４０は、上りハイウェイセルバッファ２
２にＡＴＭセルを書き込む時には、回線速度で書き込
み、それぞれのセルバッファ２２からＡＴＭセルを読み
出す時には、それぞれの回線対応共通部３０からの回線
対応共通部速度で読み出すようにする。このような構成
をとることにより、セルバッファ２２へのＡＴＭセルの
書き込みは回線速度で、セルバッファ２２からのＡＴＭ
セルの読み出しはそれぞれの回線対応共通部３０の速度
で行なうことにより、上りハイウェイにおける両系のセ
ル同期を確実にとることができる。

【００５３】図５は速度変換の説明図である。図として
は、図２５を用いる。は下りハイウェイの２．４Ｇｂ
ｐｓ→１５６Ｍｂｐｓ変換を、は下りハイウェイの１
５６Ｍｂｐｓ→回線レート変換を、は上りハイウェイ
の回線レート→１５６Ｍｂｐｓ変換を、は上りハイウ
ェイの１５６Ｍｂｐｓ→２．４Ｇｂｐｓ変換をそれぞれ
示す。

【００５４】において、（ａ）は通信線６からセルバ
ッファ３２への入力（２．４Ｇｂｐｓ）を、（ｂ）はセ
ルバッファ３２の出力（１５６Ｍｂｐｓ）を示す。回線
対応共通部３０は下りハイウェイの通信線４に１５６Ｍ
ｂｐｓで出力し、セルスロット（セルフレーム）は５４
オクテット固定長である。

【００５５】において、（ａ）は回線対応部２０内の
セルバッファ２３への通信線４からの入力（１５６Ｍｂ
ｐｓ）を、（ｂ）はセルバッファ２３の出力（回線レー
ト）を示す。に比べて出力の転送速度が更に下がって
いることが分かる。回線対応部２０内の下りハイウェイ
出力は、回線レートで出力し、セルスロットは５４オク
テット固定長又は５４オクテット以上可変長である。

【００５６】において、（ａ）はセルバッファ２２の
入力（回線レート）、（ｂ）は通信線３上に出力される
セルバッファ２２の出力（１５６Ｍｂｐｓ）を示す。回
線対応部２０の上りハイウェイ入力（ａ）は、回線レー
トで入力し、セルスロットは５４オクテット固定長又は
５４オクテット以上可変長である。

【００５７】において、（ａ）はマルチプレクサ３１
への通信線３からの入力（１５６Ｍｂｐｓ）、（ｂ）は
マルチプレクサ３１の出力（２．４Ｇｂｐｓ）を示す。
回線対応部２０の上りハイウェイ出力（ａ）は、回線対
応共通部３０からの１５６Ｍｂｐｓで出力し、セルスロ
ットも回線対応共通部３０からのクロックに同期した５
４オクテット固定長である。回線対応部２０から両系の
回線対応共通部３０への上りハイウェイ出力（ａ）のＡ
ＴＭセル位相差は、回線対応共通部３０の上りハイウェ
イのクロックで規定される。

【００５８】次に、セル同期について説明する。回線対
応部２０−回線対応共通部３０間のセル同期とは、二重
化された装置間で常時同一のＡＴＭセルが流れることを
保証するものであり、二重化装置切り換え時のＡＴＭセ
ル重複，欠落を防止するために必須となる。セル同期を
保証すべきルートは以下の〜の４通りある。

【００５９】（１）回線対応部−二重化回線対応共通部
間のセル同期図６は回線対応部−二重化回線対応共通部間のセル同期
の説明図である。図中ＢＵＦはセルバッファを、ＭＰＸ
はマルチプレクサを示す。下りハイウェイにおいて、回線対応共通部３０から回
線対応部２０へ送信するＡＴＭセルの位相差が二重化回
線対応共通部３０間（図の間）で１／２セルフレーム
未満となることを回線対応共通部３０側で保証する。上りハイウェイにおいて、回線対応部２０から回線対
応共通部３０へ送信するＡＴＭセルの位相差が二重化回
線対応共通部３０間の受信側（図の間）でみて１／２
セルフレーム未満であることを回線対応部２０側で保証
する。

【００６０】（２）二重化回線対応部−回線対応共通部
間のセル同期図７は二重化回線対応部−回線対応共通部間のセル同期
の説明図である。回線対応共通部３０側では、二重化回
線対応部２０と接続するため、上りハイウェイの場合に
は、セルバッファ３３を介してマルチプレクサ３１に入
れている。また、下りハイウェイの場合には、２個のセ
ルバッファ３２からそれぞれの二重化回線対応部２０に
送出している。下りハイウェイにおいては、回線対応共通部３０から
回線対応部２０へ送信するＡＴＭセルの位相差が二重化
回線対応部２０の受信側（図の−Ａ間）でみて、１／
２セルフレーム未満となることを回線対応共通部３０側
で保証する。また、回線対応部２０内で、速度変換を行
った後の位置（図の−Ｂ）で、１／２セルフレーム未
満となることを回線対応部２０側で保証する。上りハイウェイにおいては、回線対応部２０内の速度
変換の位置の前（図の−Ａ）で、回線対応部２０から
回線対応共通部３０へ送信するＡＴＭセルの位相差が１
／２セルフレーム未満であること。また、回線対応共通
部３０内の二重化回線対応部２０を収容するスロット間
の受信側（図の−Ｂ）でみて１／２セルフレーム未満
であることを回線対応部２０側で保証する。

【００６１】このように、所定の位置間におけるＡＴＭ
セル間の許容位相差を規定することにより、ＡＴＭセル
同期を確実にとることが可能となる。次に、セル同期化
方法について説明する。上りハイウェイの場合を例にと
ると、図６ののルートは、回線対応部２０内に設けら
れた速度変換用セルバッファ２２が回線対応共通部３０
の系毎にあり、かつ回線対応共通部３０側でセルフレー
ム規定されている。この場合において、セルバッファ２
２の読み出し判定を回線対応共通部３０毎にセルフレー
ムの先頭で独立に行なうと、回線対応共通部３０間でセ
ル同期がとれなくなる。図８は、セルフレーム（セルス
ロットともいう）の先頭で読み出し判定を行なう時の問
題点の説明図である。（ａ）は回線対応部２０内のセル
バッファ２２の状態（個別部セル）を、（ｂ）は＃０の
回線対応共通部３０（ＭＩＦＣＯＭ＃０）への出力を、
（ｃ）は＃１の回線対応共通部３０（ＭＩＦＣＯＭ＃
１）への出力をそれぞれ示す。図４で説明したように、
セルバッファ２２の読み出しは各回線対応共通部３０の
速度で読み出される。

【００６２】セルバッファ２２には、（ａ）に示すよう
にセルＡが記憶されるものとする。そこで、セルバッフ
ァ２２の読み出し判定をセルフレームの先頭である時刻
ｔ1で行なうと、ＭＩＦＣＯＭ＃０ではまだセルＡが書
き込みが終了していないので、この時点では読み出さな
い。一方、ＭＩＦＣＯＭ＃１では、時刻ｔ2 におけるセ
ルフレームの先頭でセルバッファ２２の読み出し判定を
行なうと、セルＡは完全に書き込まれているので、セル
Ａを（ｃ）に示すように読み出す。一方、ＭＩＦＣＯＭ
＃０では、次のセルフレームの先頭（時刻ｔ3 ）でセル
バッファの読み出し判定を行なうと、セルＡは完全に書
き込まれているので、（ｂ）に示すようにセルバッファ
２２から読み出す。この時の、（ｂ）と（ｃ）のセルＡ
の位相を調べると、ＭＩＦＣＯＭ＃０のセルがＭＩＦＣ
ＯＭ＃１よりもほぼ１セルフレーム遅く読み出され、セ
ル同期がとれない。

【００６３】本発明では、このようなセル同期外れを防
止する方法を提供するものである。以下に上りハイウェ
イにおける速度変換位置（例えば図６の）でのセル同
期化論理を示す。前述したような問題は、各系のセルバ
ッファ２２の読み出しを個々のタイミングで行なうため
に発生するものである。そこで、本発明では、セルバッ
ファ２２の読み出し判定を系毎に行なわず、一方の系で
のみ判定し、両系のセルバッファ２２の読み出しを行な
うこととする。この場合、判定系（アクティブ（ＡＣ
Ｔ）系，スタンバイ（ＳＢＹ）系のいずれか一方）のセ
ルフレームが進んでいる場合には、上記条件だけでよい
が、図９に示すように判定系のセルフレームが遅れてい
る場合には、以前としてセル同期がとれない。

【００６４】図の（ａ）は回線対応部２０内のセルバッ
ファ２２の状態（個別部セル）を、（ｂ）は判定系セル
バッファ出力を、（ｃ）は非判定系セルバッファ出力を
それぞれ示す。ここでは、セルバッファ２２のセルの状
態は、（ｂ）に示す判定系のセルフレームの先頭で判定
するものとする。時刻ｔ1 における非判定系のセルフレ
ームの先頭時には、セル無しであるので、セルバッファ
からの読み出しは行われない。次に、時刻ｔ2 における
判定系のセルフレームの先頭でセルバッファ２２の読み
出し判定を行なうと、セルＡが有るので判定系セルバッ
ファ２２を読み出す。この結果、（ｂ）に示すようにセ
ルＡが読み出される。次に、非判定系のセルバッファの
次のセルフレームの先頭（時刻ｔ3 の位置）で、セルバ
ッファの状態判定を判定系で行なうと、セル有りなの
で、非判定系のセルバッファからセルを読み出す。この
結果、（ｃ）に示すようにセルＡが読み出される。しか
しながら、判定系のセルバッファの出力セルと、非判定
系のセルバッファの出力セルとの位相差はほぼ１セルフ
レームになり、セル同期がとれない。

【００６５】そこで、本発明では前記条件（何れか一方
の系でセルバッファの読み出し判定を行なう）に加え
て、読み出し判定時期をセルフレームの先頭ではなく、
セルフレームの中間位置とするという条件を加える。こ
のような方法をとることにより、セルバッファ２２への
セルの書き込み完了からセルの読み出し遅延時間が通常
０〜１セルフレームであるものが、０．５〜１．５セル
フレームになるが、セルバッファ２２の深さを３セルフ
レーム以上にとれば、システム上の問題はない。

【００６６】図１０，図１１は本発明によるセル同期の
説明図である。図１０は１．５セルフレーム時間遅延す
る場合を、図１１は０．５セルフレーム時間遅延する場
合をそれぞれ示す。図１０において、（ａ）は個別部セ
ル状態を、（ｂ）はＡＣＴ系セルバッファ出力を、
（ｃ）はＳＢＹ系セルバッファ出力をそれぞれ示す。

【００６７】図１を用いて、本発明の動作を詳細に説明
する。セル同期制御手段４０は、＃０のセルバッファ２
２及び＃１のセルバッファ２２へのＡＴＭセルの書き込
みは、書き込み信号Ｗにより回線速度で同時に行なう。
この結果、両系のセルバッファ２２には同時にセルが書
き込まれることになる。次に、両系のセルバッファ２２
に書き込まれたセルを読み出す時には、セル同期制御手
段４０はセル同期をとるために、以下のような論理で行
なう。先ず、セルバッファの読み出し判定にＡＣＴ系と
ＳＢＹ系のいずれを用いるかを決める必要がある。ここ
では、ＡＣＴ系を用いることにする。

【００６８】セル同期制御手段４０（図１参照）は、Ａ
ＣＴ系のセルフレームの中間位置でセルバッファ２２の
読み出し判定を行なう。時刻ｔ1 の位置では、まだセル
Ａが完全に書き込まれていないので、セル無しと判定す
る。次の、時刻ｔ2 におけるＳＢＹ系のセルフレームの
先頭位置ではセル有りであるが、ＡＣＴ系で読み出し判
定をしているので、この時点ではＳＢＹ系セルバッファ
２２からセルは読み出さない。次のセルフレームの中間
位置（時刻ｔ3 ）ではセル有り状態となるので、セル同
期制御手段４０は、ＡＣＴ系のセルバッファ２２に読み
出し信号Ｒ１を与えてセルを（ｂ）に示すように読み出
す。時刻ｔ3 以降の読み出し判定位置の次のＳＢＹ系セ
ルフレームの先頭位置から、セル同期制御手段４０はセ
ルバッファ２２に読み出し信号Ｒ２を与えて時刻ｔ4 で
（ｃ）に示すように読み出す。この場合には、ＳＢＹ系
のセルバッファ２２の読み出しが遅れるので、セル書き
込み完了時からの時間遅延は１．５セルフレームとな
る。

【００６９】図１１において、（ａ）は個別部セル状態
を、（ｂ）はＳＢＹ系セルバッファ出力を、（ｃ）はＡ
ＣＴ系セルバッファ出力をそれぞれ示す。ＡＣＴ系／Ｓ
ＢＹ系は図１０と同じであるものとする。先ず、セル同
期制御手段４０は両系のセルバッファ２２に書き込み信
号Ｗを与えて、回線速度で同時にセルを書き込む。セル
同期制御手段４０は、ＡＣＴ系のセルフレームの中間位
置でセルバッファ２２の読み出し判定を行なう。時刻ｔ
1 の位置では、セル有りなので、時刻ｔ1 以降に発生す
るＳＢＹ系のセルフレームの先頭で、セル同期制御手段
１４０は（ｂ）に示すようにセルＡの読み出しを行な
う。次にくるＡＣＴ系セルフレームの先頭位置で（ｃ）
に示すように、セル同期制御手段１４０はセルＡの読み
出しを行なう。この場合には、ＳＢＹ系のセルバッファ
２２からのセルの読み出しが速いので、セル書き込み完
了時からの時間遅延は０．５セルフレームとなる。

【００７０】この実施例によれば、セルバッファ２２の
読み出し判定をアクティブ系セルフレームの中間点で行
なうことにより、上りハイウェイにおける両系のセル同
期を確実にとることができる。なお、上述の実施例で
は、セルバッファ２２の読み出し判定をＡＣＴ系で行な
った場合を示したが、ＳＢＹ系としても同じである。

【００７１】次に、ＡＣＴ系とＳＢＹ系の切り換えにつ
いて説明する。前記セル同期制御手段４０は、セルバッ
ファ２２の読み出し判定をアクティブ系回線対応共通部
３０と対向するセルバッファ２２のセルフレームの中間
点で行ない、次セルフレームの先頭で前記判定結果に従
い、両セルバッファ２２の読み出し処理を行なう場合
に、回線対応共通部３０のアクティブ系／スタンバイ系
の切り換えを上りハイウェイのＡＴＭセルフレームの中
間点で行なうようにするとよい。

【００７２】このようにすることより、セルバッファ２
２の読み出し判定をアクティブ系セルフレームの中間点
で行ない、これに合わせてアクティブ系とスタンバイ系
の切り換えを行なうことにより、ＡＣＴ／ＳＢＹ系の切
り換え時にＡＴＭセルの重複や欠落をなくすことができ
る。

【００７３】前述したセル同期方法は、両系のセルバッ
ファ２２にセルが同時に書き込まれた状態でしか保証さ
れない。しかしながら、実際のシステムでは、ＳＢＹ系
回線対応共通部３０のインサービス化時や、クロック擾
乱等により、両系セルバッファ２２のセルが同期しない
状態が存在する。下表（表１）は両系のセルバッファの
状態を示すものである。

【００７４】

【表１】

【００７５】の状態の時、ＡＣＴ系セルバッファ２２
にはセルが存在するので、ＡＣＴ系セルバッファ２２か
らセルは読み出される。同時に、ＳＢＹ系セルバッファ
２２にも読み出し指示が送られる。ＳＢＹ系セルバッフ
ァ２２にはセルが存在しないにも拘らず読み出し動作を
行なうと、セルバッファ２２内部のＦＩＦＯ（Ｆｉｒｓ
ｔＩｎＦｉｒｓｔＯｕｔ：先入れ先出し方式）の
読み出しポインタが誤動作し（例えば０の筈がフルにな
る）、セル湧き状態となる。このため、両系のセルバッ
ファ２２の同期は永遠にとれなくなる。

【００７６】の状態では、ＳＢＹ系セルバッファ２２
にセルが存在する間は、ＡＣＴ系／ＳＢＹ系のセルバッ
ファ２２から同時にセルが読み出され、ＳＢＹ系セルバ
ッファ２２のセル数が０になった時点で状態になり、
前述した問題が発生する。

【００７７】の状態の時、セルバッファ２２の読み出
し判定をＡＣＴ系で行なう場合、ＡＣＴ系セルバッファ
２２にはセルが存在しないので、ＡＣＴ系／ＳＢＹ系の
セルバッファ２２共に読み出しが行なわれない。このた
め、ＳＢＹ系セルバッファ２２にはセルが存在するのに
読み出されず、両系セルバッファ２２の同期は永遠にと
れない。

【００７８】の状態では、ＡＣＴ系のセルバッファ２
２からｎ個のセルが読み出されると、の状態に移行
し、同様の問題が発生する。このため、両系のセルバッ
ファ２２の同期は永遠にとれないことになる。

【００７９】上記したような異常動作及び両系セルバッ
ファ２２のセル非同期状態を救済するにあたり、ＩＮＳ
化手順等で行なうのではなく、自然に復旧する機構を用
いることが望ましい。以下に、本発明による両系セルバ
ッファの自然復旧の方法について説明する。

【００８０】前記表のの状態時、セル同期制御手段４
０は、読み出し判定をＡＣＴ系セルバッファ２２のセル
フレームの中間点で行い、セルが有る場合、セル読み出
しと判定する。しかしながら、ＳＢＹ系セルバッファ２
２にはセルはないので、このまま読み出すと前述の異常
状態となる。そこで、セル同期制御手段４０は、ＳＢＹ
系セルバッファ２２からの読み出しを以下の論理で行な
うようにする。即ち、セル同期制御手段４０は、ＡＣＴ
系セルバッファ２２から読み出し指示が来た後のＳＢＹ
系セルバッファ２２のセルフレームの先頭位置でＳＢＹ
系セルバッファ２２のセルの有無を判定し、セルがなけ
れば矛盾であり、セルの読み出しを行なわないようにす
る。

【００８１】図１２はセルバッファの自然復旧の説明図
である。（ａ）は個別部セル状態を、（ｂ）はＡＣＴ系
セルバッファの読み出し状態を、（ｃ）はＳＢＹ系セル
バッファの読み出し状態をそれぞれ示す。セル同期制御
手段４０は、セルバッファの読み出し判定をＡＣＴ系セ
ルフレームの中間点で行なう。そこで、時刻ｔ1 で判定
すると、セルが有るので、次のＡＣＴ系セルフレームの
先頭（時刻ｔ2 ）でセルバッファ２２に読み出し信号Ｒ
１を与えてセルを読み出す。これに対して、ＳＢＹ系セ
ルバッファ２２からのセルの読み出しは、セル同期制御
手段４０はセル有りの判定が行われた後の、セルフレー
ムの先頭（時刻ｔ3 ）でＳＢＹ系セルバッファ２２のセ
ルの有無を判定し、セルがない場合にはセルの読み出し
を行なわない。この結果、ＡＣＴ系セルバッファ２２に
のみセルがある状態は解消され、セル同期状態に自然復
旧することができる。

【００８２】この実施例によれば、アクティブ系セルバ
ッファ２２に溜まったＡＴＭセルは読み出し、スタンバ
イ系セルバッファからはＡＴＭセルの読み出しを行なわ
ないようにしてセルバッファ２２を自然復旧させること
により、誤動作を防止することができる。

【００８３】図１３はセルバッファの自然復旧の他の説
明図である。（ａ）は個別部セル状態を、（ｂ）はＡＣ
Ｔ系セルバッファの読み出し状態を、（ｃ）はＳＢＹ系
セルバッファの読み出し状態をそれぞれ示す。セル同期
制御手段４０は、セルバッファの読み出し判定をＡＣＴ
系セルフレームの中間点で行なう。そこで、時刻ｔ1で
判定すると、セルがないので、次のＡＣＴ系セルフレー
ムの先頭（時刻ｔ2 ）でセルバッファ２２からセルの読
み出しは行なわない。一方、セル同期制御手段４０はＳ
ＢＹ系セルバッファ２２からも、時刻ｔ3 においてセル
を読み出さない。但し、ＳＢＹ系セルバッファ２２のセ
ルフレームの先頭ではセル有りが見える。

【００８４】次に、セル同期制御手段４０がＡＣＴ系セ
ルフレームの中間点（時刻ｔ4 ）でセルバッファ２２の
読み出し判定を行なうと、セルが無いので、セル同期制
御手段４０はセルを読み出さないと判定する。従って、
ＡＣＴ系セルバッファ２２からはセルを読み出さない。
一方、ＳＢＹ系セルバッファ２２からもセルを読み出さ
ないものとすると、セル同期が永遠にとれない状態とな
る。そこで、セル同期制御手段４０は、以下の論理でセ
ルの読み出しを行なう。

【００８５】即ち、ＳＢＹ系セルフレームの先頭ではセ
ル有りが見えたが、セル同期制御手段４０からはセル読
み出し指令がないので、セルは読み出さない（この状態
は正常な場合でも起きうる）。更に次のセルフレームの
中間点でＡＣＴ系セルバッファ２２の読み出し判定を行
なうが、この場合でもＡＣＴ系ではセルがないので、セ
ル同期制御手段４０はセル読み出し指示を出さない。一
方、ＳＢＹ系のセルフレームの先頭ではセル有りが見え
るが、この場合にもセル読み出し指示がない場合は矛盾
であり、この場合には、セル同期制御手段４０はＳＢＹ
系のセルバッファ２２からセルを（ｃ）に示すように無
条件に読み出す。この時、セルバッファ２２から読み出
されるセルは、ゴミセルであり、意味はないセルであ
る。

【００８６】この実施例によれば、アクティブ系のセル
バッファ２２のセル無し状態が２回続いた場合、スタン
バイ系のセルバッファ２２に溜まっているゴミセルを無
条件に読み出すことにより、セルバッファ２２を自然復
旧させ、誤動作を防止することができる。

【００８７】次に、図７に示すように、回線対応部２０
も二重化されたシステムにおける回線対応部２０と回線
対応共通部３０間のセル同期について説明する。同図の
−Ｂは、セルバッファ２３の出力をセル検出で自律的
にセルスロットを開始する動作でよい場合には、二重化
回線対応部２０間でのセル位相差は所定の範囲内に保証
可能である。しかしながら、速度変換用セルバッファの
出力又は回線対応部２０内のどれかのセルバッファが外
部で規定されるセルフレームに同期させるならば、前述
の速度変換位置でのセル同期化論理を二重化回線対応部
２０間で持たせる必要がある。

【００８８】また、図７の−Ａは、二重化回線対応部
２０間で速度変換用セルバッファ２２の入力セル位相差
が回線対応共通部３０の１５６Ｍｂｐｓレートで１／２
セルフレーム以内となるように各回線対応部２０が交絡
線を持つことで対処する。また、図７の−Ｂでは、図
６のと同一の対応策を二重化回線対応部２０間でも実
施する。

【００８９】図１４は二重化回線対応部２０内の上りハ
イウェイのセルバッファの読み出し判定の説明図であ
る。図７と同一のものは、同一の符号を付して示す。＃
０と＃１の回線対応部２０内のセル同期制御手段４０間
は、通信線４１が接続され、相互に情報の交換を行なっ
ている。そして、セルバッファの読み出し判定は、図に
示す４個のセルバッファ２２の内の何れか１個を用い
る。そして、他の３個のセルバッファ２２は、判定用セ
ルバッファの読み出し判定に従ってセルの読み出しを行
なう。このため、＃０系のセル同期制御手段４０と＃１
系のセル同期制御手段４０は通信線４１を介して連絡を
とり、どのセルバッファを読み出し判定に用いるかの情
報を通知しあう。

【００９０】読み出し判定を行なう１つのセルバッファ
２２は、全装置が正常に動作していればどれでもよく、
切り換える必要もないが、装置の障害等を考慮し、ＡＣ
Ｔ系回線対応共通部（ＭＩＦＣＯＭ）と対向するＡＣＴ
系回線対応部２０内のセルバッファ２２を用いることが
好ましい。読み出し系判定の切り換えは、読み出し判定
時期とセル読み出し開始時期を避けて行なう。

【００９１】以上説明した二重化回線対応部２０のセル
同期も、前述した回線対応部２０が１個の場合のセル同
期手順と基本的には同じである。図２を用いて説明す
る。二重化された回線対応部２０と、二重化された回線
対応共通部３０とが接続されたＡＴＭ交換システムにお
いて、前記それぞれの回線対応部２０内に、上りハイウ
ェイに回線対応共通部毎に設けられたセルバッファ２２
と、これらセルバッファ２２へのＡＴＭセルの書き込み
と読み出しを制御するセル同期制御手段４０とを設け
る。

【００９２】この発明の構成によれば、両系のセル同期
制御手段４０が、各回線対応共通部３０からのクロック
とＡＣＴ信号を貰って、両系のセルバッファ２２へのＡ
ＴＭセルの書き込み時と、ＡＴＭセルの読み出し時のタ
イミングを制御することにより、上りハイウェイにおけ
る両系のセル同期を確実にとることができる。

【００９３】この場合において、前記セル同期制御手段
４０は、セルバッファ２２へのＡＴＭセルの書き込みは
回線速度で両セルバッファ２２同時に行ない、読み出し
は各系の回線対応共通部３０の速度で行なうようにす
る。

【００９４】この実施例によれば、セルバッファ２２へ
のＡＴＭセルの書き込みは回線速度で行い、セルバッフ
ァ２２からのＡＴＭセルの読み出しはそれぞれの回線対
応共通部の速度で行なうことにより、上りハイウェイに
おける両系のセル同期を確実にとることができる。

【００９５】また、前記セル同期制御手段４０は、二重
化回線対応共通部３０間の上りハイウェイのＡＴＭセル
フレームの位相差を１／２セルフレーム未満まで許容
し、二重化回線対応部２０毎にセルバッファ２２からの
ＡＴＭセルの読み出しを４つのセルバッファ２２の何れ
かで行ない、セルバッファ２２の読み出し判定をセルフ
レームの中間点で行ない、次セルフレームの先頭で前記
判定結果に従い、４つのセルバッファの読み出し処理を
行なうようにする。

【００９６】この実施例によれば、セルバッファ２２の
読み出し判定をセルフレームの中間点で行なうことによ
り、上りハイウェイにおける両系のセル同期を確実にと
ることができる。

【００９７】また、前記セル同期制御手段４０は、セル
バッファ２２の読み出し判定をアクティブ系回線対応共
通部３０と対向するセルバッファ２２のセルフレームの
中間点で行ない、次セルフレームの先頭で前記判定結果
に従い、４つのセルバッファ２２の読み出し処理を行な
うようにする。

【００９８】この実施例によれば、セルバッファ２２の
読み出し判定をアクティブ系セルフレームの中間点で行
なうことにより、上りハイウェイにおける両系のセル同
期を確実にとることができる。

【００９９】また、前記セル同期制御手段４０は、セル
バッファ２２の読み出し判定をアクティブ系回線対応共
通部３０と対向するセルバッファ２２のセルフレームの
中間点で行ない、次セルフレームの先頭で前記判定結果
に従い、４つのセルバッファ２２の読み出し処理を行な
う場合に、回線対応共通部３０のアクティブ系／スタン
バイ系の切り換え、及び回線対応部２０のアクティブ系
／スタンバイ系の切り換えを上りハイウェイのセルフレ
ームの中間点で行なうようにする。

【０１００】この実施例によれば、セルバッファ２２の
読み出し判定をアクティブ系セルフレームの中間点で行
ない、これに合わせて二重化回線対応部２０と二重化回
線対応共通部３０のアクティブ系とスタンバイ系の切り
換えを行なうことにより、ＡＣＴ／ＳＢＹ系の切り換え
時にＡＴＭセルの重複や欠落をなくすことができる。

【０１０１】また、前記二重化された回線対応共通部３
０と二重化された回線対応部２０間の上りハイウェイの
セル同期がとれた状態で二重化回線対応部２０のアクテ
ィブ系切り換えを行なう時に、前記セル同期制御手段４
０はアクティブ信号を上りハイウェイのセルフレームの
中間点で切り換え、回線対応共通部３０では旧アクティ
ブ系の回線対応部２０からの上りＡＴＭセルについては
現在取り込み中のＡＴＭセルがあれば取り込み完了後に
セルの取り込みを停止し、新アクティブ系回線対応部２
０からの上りＡＴＭセルについては、アクティブ信号が
切り換わった次のセルフレームからＡＴＭセルの取り込
みを開始することを特徴としている。

【０１０２】この実施例によれば、アクティブ系とスタ
ンバイ系の切り換えを行なう時に、二重化回線対応共通
部３０が、二重化回線対応部２０からのＡＴＭセルの取
り込みを制御することにより、重複や欠落を防止するこ
とができる。

【０１０３】次に、下りハイウェイのセル同期について
説明する。図３の構成によれば、それぞれの回線対応共
通部３０からのクロックとアクティブ信号を受け、＃０
のセルバッファ及び＃１のセルバッファ２３へのＡＴＭ
セルの書き込み信号（図にＷ１，Ｗ２で示す）を与え、
またＡＴＭセルの読み出し信号（図にＲ１，Ｒ２で示
す）を与えるセル制御手段５０を設けて、両系のセルバ
ッファ２３へのＡＴＭセルの書き込み／読み出し制御を
行なうことにより、下りハイウェイにおける両系のセル
同期を確実にとることができる。

【０１０４】この場合において、前記セル制御手段５０
は、セルバッファ２３へのＡＴＭセルの書き込みは各系
の回線対応共通部速度で行ない、セルバッファ２３から
のＡＴＭセルの読み出しは回線対応部速度で行なうこと
を特徴としている。

【０１０５】この発明の構成によれば、ＡＴＭセルのセ
ルバッファへの書き込みとセルバッファ読み出しをそれ
ぞれのセクションの速度で行なうことにより、下りハイ
ウェイにおける両系のセル同期を確実にとることができ
る。

【０１０６】次に、セルの重複や欠落無しにセルを切り
換える方法について説明する。シェルフ１００（図２５
参照）における二重化装置には、二重化の回線対応共通
部３０及び二重化の回線対応部２０とがある。図１５は
二重化回線対応共通部３０の系切り換えの説明図、図１
６は二重化回線対応部２０の系切り換えの説明図であ
る。図７と同一のものは、同一の符号を付して示す。

【０１０７】図１５は回線対応共通部３０側で、＃０系
から＃１系に切り換える場合を示している。つまり、Ａ
ＣＴ系がそれまでの＃０系から＃１系に切り換わる（図
中の太い実線）。これに伴い、回線対応部２０のセレク
タ２４も図に示すように切り換えられる。図１６は、回
線対応部２０側で、＃０系から＃１系に切り換える場合
を示している。つまり、ＡＣＴ系がそれまでの＃０系か
ら＃１系に切り換わる（図中の太い実線）。これに伴
い、回線対応共通部３０内のマルチプレクサ３１に入力
されたセルも図に示すように切り換えられる。

【０１０８】回線対応共通部（ＭＩＦＣＯＭ）の切り換
えを行なう際に、プリントボード上からみた回線対応共
通部３０と回線対応部２０間のセルの流れは、上り，下
りセルハイウェイとも変わらない。従って、実際のセル
の切り換え動作が必要となる位置は、回線対応部２０内
のセレクタ２４だけである。よって、このセレクタ２４
の切り換え時の動作を考慮すればよい。セルの切り換え
を行なうにあたり、考慮すべき点は以下の２点である。切り換え時のセルの重複，欠落がないことセルバッファ内にセルが滞留しないこと以上を満足させるためのセレクタ２４の動作について説
明する。図１７はセレクタ切り換え動作を示すタイムチ
ャートである。（ａ）は＃０のＭＩＦＣＯＭからのセル
信号、（ｂ）は＃０のＭＩＦＣＯＭからのＡＣＴ信号で
ある。（ｃ）は＃１のＭＩＦＣＯＭからのセル信号、
（ｄ）は＃１のＭＩＦＣＯＭからのＡＣＴ信号である。
（ｅ）はセル制御手段５０（図３参照）から出力される
ＡＣＴ系選択信号、（ｆ）は＃０の回線対応部２０のセ
ルバッファ２２の書き込みセルを、（ｇ）は＃１の回線
対応部２０のセルバッファ２２の書き込みセルを示す。
（ｈ）は回線対応部（個別部）から読み出されるセル状
態を示す。

【０１０９】回線対応共通部（ＭＩＦＣＯＭ）３０は、
系毎に下りセルフレームの中点でＡＣＴ信号を（ｂ），
（ｄ）に示すように切り換える。但し、両系がＡＣＴ／
ＡＣＴ，ＳＢＹ／ＳＢＹの状態があってもよい。セル制
御手段５０はＡＣＴ系選択信号によりＭＩＦＣＯＭのＡ
ＣＴ系を選択する。系切り換えが発生した時、セル制御
手段５０は、旧ＡＣＴ系のＭＩＦＣＯＭからのセルにつ
いては、入力セルフレームが終了するまでは、旧ＡＣＴ
側のセルバッファ２３に書き込み信号Ｗ１を与えて書き
込みを行なう。そして、新ＡＣＴ系のＭＩＦＣＯＭから
のセルについては、進行中の入力セルの次のセルフレー
ムから新ＡＣＴ側のセルバッファ２３に書き込み信号Ｗ
２を与えて書き込みを行なう。

【０１１０】この実施例によれば、セル制御手段５０に
よりセルバッファ２３への新旧回線対応共通部３０から
のＡＴＭセルの書き込みを制御することにより、下りハ
イウェイにおけるＡＴＭセルの重複や欠落を防止するこ
とができる。

【０１１１】系切り換え発生以後、セル制御手段５０は
旧ＡＣＴ系ＭＩＦＣＯＭ側のセルバッファ２３に読み出
し信号Ｒ１を与えて、該セルバッファ２３からセルが無
くなるまで読み出しを行なう。そして、旧ＡＣＴ系セル
バッファ２３からセルが無くなった時点で、セレクタ２
４を新ＡＣＴ側に切り換える。そして、新ＡＣＴ系ＭＩ
ＦＣＯＭ側のセルバッファ２３に読み出し信号Ｒ２を与
えて、セルバッファ２３からのセル読み出しを行なう。

【０１１２】この実施例によれば、両系のセルバッファ
２３からのＡＴＭセルの読み出しを制御することによ
り、下りハイウェイにおけるＡＴＭセルの重複や欠落を
防止することができる。

【０１１３】次に、本発明で用いるセルバッファの構成
について説明する。図１８は本発明で用いるセルバッフ
ァの構成例を示すブロック図である。図において、６０
はセルバッファの本体をなすデュアルポートＲＡＭであ
る。該デュアルポートＲＡＭ６０には、書き込みアドレ
ス信号と読み出しアドレス信号が与えられ、セルの書き
込みと、セルの読み出しが独立に行われる構成になって
いる。該デュアルポートＲＡＭは所謂ＦＩＦＯ構成であ
り、最初に書き込まれたセルから読み出される。６１は
書き込みアドレスを出力する書き込みカウンタ（ＷＯＣ
ＮＴ）、６２は読み出しアドレスを発生する読み出しカ
ウンタ（ＲＯＣＮＴ）である。

【０１１４】６３は取り込みセル有り信号を受けて、書
き込み判定を行なう書き込み判定部である。該書き込み
判定部６３は取り込みセルがあると、パルスを１個出力
する。６４は該書き込み判定部６３の出力をカウント
し、デュアルポートＲＡＭ６０の書き込み位置を出力す
る書き込みポインタ（ＷＰ）である。６５は読み出しカ
ウンタ６２の出力と、書き込みクロックＣＫＩを受け
て、同期信号を出力する同期化部、６６は読み出しポイ
ンタ６９の出力を受けて該同期化部６５の出力で同期化
して出力する同期化読み出しポインタ（ＣＲＰ）であ
る。つまり、該同期化読み出しポインタ６６の出力は、
書き込みクロックに同期化されたものとなる。６７は書
き込みポインタ６４の出力と、同期化読み出しポインタ
６６の出力を比較するコンパレータである。

【０１１５】６８は出力セル有り信号を受けて読み出し
判定を行なう読み出し判定部である。該読み出し判定部
６８は、出力セルがあると、パルスを１個出力する。６
９は該読み出し判定部６８の出力をカウントし、デュア
ルポートＲＡＭ６０の読み出し位置を出力する読み出し
ポインタ（ＲＰ）である。７０は書き込みカウンタ６１
の出力と、読み出しクロックＣＫＯを受けて、同期信号
を出力する同期化部、７１は書き込みポインタ６４の出
力を受けて該同期化部７０の出力で同期化して出力する
同期化書き込みポインタ（ＣＷＰ）である。つまり、該
同期化書き込みポインタ７１の出力は、読み出しクロッ
クに同期化されたものとなる。７２は読み出しポインタ
６９の出力と、同期化書き込みポインタ７１の出力を比
較するコンパレータである。該コンパレータ６７はセル
が書き込めない時にフル（ＦＵＬＬ）信号を出力する。
該コンパレータ７１は、セルを読み出せない時にエンプ
ティ（ＥＭＰＴＹ）信号を出力する。

【０１１６】（１）ＦＵＬＬ信号出力の条件このように構成された回路において、書き込みポインタ
６４は、デュアルポートＲＡＭ６０の深さが４セルであ
るものとして、３ビットのカウンタである。セルが４面
であると、２ビットで足りるが、この２ビットがオーバ
フローしたことを示す更に上位のビット（３ビット目）
を持っている。この構成は、同期化読み出しポインタ６
６についても同様である。書き込みポインタ６４の下位
２ビットと同期化読み出しポインタ６６の下位２ビット
が一致し、かつ書き込みポインタ６４の３ビット目と同
期化読み出しポインタ６６の３ビット目が不一致の時、
ＦＵＬＬを示し、“１”が立つ。それ以外は“０”であ
る。

【０１１７】（２）ＥＭＰＴＹ信号出力の条件読み出しポインタ６９は、デュアルポートＲＡＭ６０の
深さが４セルであるものとして、３ビットのカウンタで
ある。セルが４面であると、２ビットで足りるが、この
２ビットがオーバフローしたことを示す更に上位のビッ
トを持っている。この構成は、同期化書き込みポインタ
７１についても同様である。読み出しポインタ６９の下
位２ビットと同期化書き込みポインタ７１の下位２ビッ
トが一致し、かつ読み出しポインタ６９の３ビット目と
同期化書き込みポインタ７１の３ビット目が一致の時、
ＥＭＰＴＹを示し、“１”が立つ。それ以外は“０”で
ある。

【０１１８】このようにして生成されるＦＵＬＬ信号
と、ＥＭＰＴＹ信号は、図１，図２，図３のセル同期制
御手段４０及びセル制御手段５０に与えられ、セルの書
き込みと読み出しの制御に用いられる。この実施例の構
成は、ノイズによりその出力が反転するフリップフロッ
プを使用しないで実現されている。従って、ノイズに強
い回路となる。

【０１１９】この実施例によれば、セルバッファの書き
込み状態を書き込みポインタと読み出しポインタの値だ
けで判断することができる。また、セルバッファの読み
出し状態を書き込みポインタと読み出しポインタの値だ
けで判断することができる。

【０１２０】セルＦＩＦＯ（デュアルポートＲＡＭ６
０）のデッドロック（書き込みポインタと読み出しポイ
ンタが矛盾状態に陥ること）を防止するため、書き込み
ポインタ６４及び読み出しポインタ６９は一元管理し、
他に状態を記憶する回路は持たない回路構成となってい
る。図１９は書き込み側同期化部７０の詳細構成例を示
すブロック図である。図１８と同一のものは、同一の符
号を付して示す。図において、Ｇ１〜Ｇ４はゲートを、
Ｆはフリップフロップを示す。Ｇ１，Ｇ２はインバー
タ、Ｇ３はオアゲート、Ｇ４はアンドゲートである。Ｆ
１はＪＫフリップフロップ、Ｆ２〜Ｆ４はＤタイプフリ
ップフロップを示す。

【０１２１】書き込みクロックＣＫＩをカウントする書
き込みカウンタ６１の出力はインバータＧ１を介してＪ
ＫフリップフロップＦ１に入り、該フリップフロップＦ
１のＱ出力（フラグ）はＤタイプフリップフロップＦ２
のデータ入力Ｄに入っている。フリップフロップＦ２の
クロック入力ＣＫには読み出しクロックＣＫＯが入って
いる。フリップフロップＦ２のＱ出力はフリップフロッ
プＦ３のＤ入力に入り、フリップフロップＦ３のＣＫ入
力には、読み出しクロックＣＫＯをインバータＧ２で反
転させたものが入っている。

【０１２２】フリップフロップＦ３のＱ出力は、フリッ
プフロップＦ４のＤ入力に入り、フリップフロップＦ４
のＣＫ入力には、インバータＧ２の出力が入っている。
フリップフロップＦ４のＱ出力はオアゲートＧ３に入っ
ている。オアゲートＧ３の他の入力には、フリップフロ
ップＦ３のＱ出力が入っている。該オアゲートＧ３の出
力はアンドゲートＧ４の一方の入力に入り、該アンドゲ
ートＧ４の他方の入力には読み出しクロックＣＫＯが入
っている。そして、該アンドゲートＧ４の出力は同期化
書き込みポインタ７１のクロック入力ＣＫに入ってい
る。また、前記インバータＧ１の出力は書き込みポイン
タ６４のクロック入力ＣＫに入っている。そして、該書
き込みポインタ６４の出力は、同期化書き込みポインタ
７１に入っている。従って、同期化書き込みポインタ７
１の出力は、アンドゲートＧ４の出力（つまり同期化部
７０の出力）によりゲートがかかることになる。

【０１２３】図２０は同期化部７０の動作を示すタイム
チャートである。図１９に示す回路は、入力セル周期を
出力クロックでサンプルするため、入力速度と出力速度
の比は５４以内という制限が付される。図２０におい
て、（ａ）は書き込みクロックＣＫＩを、（ｂ）は有効
セルの入力状態を、（ｃ）はＡＴＭセルの状態を、
（ｄ）は書き込みカウンタ６１出力を、（ｅ）はＪＫフ
リップフロップＦ１の出力（ＦＬＧ）を、（ｆ）は書き
込みポインタ６４出力を、（ｇ）は読み出しクロックＣ
ＫＯを、（ｈ）は同期化ゲート信号（排他的論理和ゲー
トＧ３の出力）を、（ｉ）はアンドゲートＧ４の出力
を、（ｊ）は同期化書き込みポインタ７１出力をそれぞ
れ示す。図１９の回路によれば、同期化書き込みポイン
タ７１から読み出しクロックＣＫＯに同期化した（ｊ）
に示すような信号を得ることができる。

【０１２４】次に、書き込み制御について説明する。デ
ュアルポートＲＡＭ６０への書き込みは以下の条件で行
なう。デュアルポートＲＡＭ６０の深さを４セル分とし、デ
ュアルポートＲＡＭ６０内に１セル以上の空きがある
（ＮｏｔＦＵＬＬ）。フル状態でセルが入力される場合には、そのセルは上
書きせずに廃棄し、オーバラン（ＯＶＥＲＲＵＮ）を表
示する（オーバランは書き込み判定部６３（図１８）か
ら出力される）。

【０１２５】ＦＵＬＬの判定は、書き込みクロックＣＫ
Ｉに同期した書き込みポインタ６４と、書き込みクロッ
クＣＫＩに同期した読み出しポインタ６６の出力を図２
１に示す回路で示すように比較して行なう。図２１にお
いて、図１８と同一のものは、同一の符号を付して示
す。図において、６４は書き込みポインタ、６６は同期
化読み出しポインタ、Ｇ１０〜Ｇ１２は排他的論理和ゲ
ートである。書き込みポインタ６４及び同期化読み出し
ポインタ６６は３ビット構成となっており、下位２ビッ
ト（Ｂ０，Ｂ１）同志が排他的論理和（ＮＯＲ）ゲート
Ｇ１０，Ｇ１１で比較され、上位３ビット目（Ｂ２）が
排他的論理和（ＯＲ）ゲートＧ１２で比較される。これ
らゲートＧ１０〜Ｇ１２の出力はアンドゲートＧ１３に
入り、該アンドゲートＧ１３からＦＵＬＬ信号が出力さ
れる。

【０１２６】図２２は書き込み側コンパレータ部の動作
を示すタイムチャートである。（ａ）は入力セルを、
（ｂ）は書き込みポインタ６４出力を、（ｃ）は読み出
しポインタ６９出力を、（ｄ）は同期化読み出しポイン
タ６６出力を、（ｅ）はＦＵＬＬ信号を、（ｆ）はオー
バラン（ＯＶＥＲＲＵＮ）信号をそれぞれ示す。デュア
ルポートＲＡＭ６０に入力されるセルが，，と順
次書き込まれていく。のセルまで書き込まれると、書
き込みポインタ６４の下位２ビット出力は（ｂ）に示す
ように“０”になるが、上位３ビット目が“１”にな
る。この状態では、書き込みポインタ６４の下位２ビッ
トと、同期化読み出しポインタ６６の下位２ビットが共
に“０”となり、上位３ビット目は書き込みポインタ６
４が“１”、同期化読み出しポインタ６６の３ビット目
が“０”であるので、ゲートＧ１３から（ｅ）に示すよ
うにＦＵＬＬ信号（アンドゲートＧ１３の出力）が、
（ｅ）に示すように“１”に立ち上がる。更に、のセ
ルが入力されると、このセルは廃棄され、書き込み判定
部６３は（ｆ）に示すようにオーバラン信号を出力し、
警告を与える。

【０１２７】次に、読み出し制御について説明する。読
み出しは以下の条件で行なう。セル深さを４とするデュアルポートＲＡＭ６０内に１
個以上の書き込みの完了したセルがある（ＮｏｔＥＭ
ＰＴＹ）。

【０１２８】ＥＭＰＴＹの判定は、読み出しクロックに
同期した読み出しポインタ出力と、読み出しクロックに
同期した同期化書き込みポインタの出力を図２３に示す
回路で示すように比較して行なう。図２３において、図
１８と同一のものは、同一の符号を付して示す。図にお
いて、６９は読み出しポインタ、７１は同期化書き込み
ポインタ、Ｇ２０〜Ｇ２２は排他的論理和ゲートであ
る。図２１と同様、読み出しポインタ６９及び同期化書
き込みポインタ７１は３ビット構成となっており、下位
２ビット（Ｂ０，Ｂ１）同志が排他的論理和（ＮＯＲ）
ゲートＧ１０，Ｇ１１で比較され、上位３ビット目（Ｂ
２）が排他的論理和（ＮＯＲ）ゲートＧ１２で比較され
る。これらゲートＧ２０〜Ｇ２２の出力はアンドゲート
Ｇ２３に入り、該アンドゲートＧ２３からＥＭＰＴＹ信
号が出力される。

【０１２９】図２４は読み出し側コンパレータ部の動作
を示すタイムチャートである。（ａ）は入力セルを、
（ｂ）は書き込みポインタ６４出力を、（ｃ）は同期化
書き込みポインタ７１出力を、（ｄ）は読み出しポイン
タ６９出力を、（ｅ）はＥＭＰＴＹ信号をそれぞれ示
す。先に、デュアルポートＲＡＭ６０にセルが，，
と順次書き込まれていくと、書き込みポインタの値は
（ｂ）に示すように１→２→３と更新されていく。ここ
で、４個目のセルが書き込まれると、書き込みポイン
タ６４の下位２ビットが“０”になり、３ビット目が
“１”になる。同期化書き込みポインタ７１の出力は、
（ｃ）に示すように同期化遅れを伴って、同様に１から
更新され、下位２ビットが“０”、上位３ビット目が
“１”になる。一方、デュアルポートＲＡＭ６０からは
書き込まれたセルがから順に読み出され、読み出しポ
インタ６９の値は１から順に更新されていく。そして、
下位２ビットが“０”になり、上位３ビット目が“１”
になる。この結果、読み出しポインタ６９の下位２ビッ
トが“０”，上位３ビット目が“１”となり、同期化書
き込みポインタ７１も、下位２ビットが“０”，上位３
ビット目が“１”となり、ＥＭＰＴＹの条件を満たすの
で、ＥＭＰＴＹ出力（アンドゲートＧ２３の出力）が、
（ｅ）に示すように“１”に立ち上がる。

【０１３０】

【発明の効果】以上、詳細に説明したように、第１の発
明によれば、セル同期制御手段が、各回線対応共通部か
らのクロックとＡＣＴ信号を貰って、両系のセルバッフ
ァへのＡＴＭセルの書き込み時と、ＡＴＭセルの読み出
し時のタイミングを制御することにより、上りハイウェ
イにおける両系のセル同期を確実にとることができる。

【０１３１】この場合において、セルバッファへのＡＴ
Ｍセルの書き込みは回線速度で、セルバッファからのＡ
ＴＭセルの読み出しはそれぞれの回線対応共通部の速度
で行なうことにより、上りハイウェイにおける両系のセ
ル同期を確実にとることができる。

【０１３２】また、セルバッファの読み出し判定をセル
フレームの中間点で行なうことにより、上りハイウェイ
における両系のセル同期を確実にとることができる。ま
た、セルバッファの読み出し判定をアクティブ系セルフ
レームの中間点で行なうことにより、上りハイウェイに
おける両系のセル同期を確実にとることができる。

【０１３３】また、セルバッファの読み出し判定をアク
ティブ系セルフレームの中間点で行ない、これに合わせ
てアクティブ系とスタンバイ系の切り換えを行なうこと
により、ＡＣＴ／ＳＢＹ系の切り換え時にＡＴＭセルの
重複や欠落をなくすことができる。

【０１３４】また、アクティブ系セルバッファに溜まっ
たＡＴＭセルは読み出し、スタンバイ系セルバッファか
らはＡＴＭセルの読み出しを行なわないようにしてセル
バッファを自然復旧させることにより、誤動作を防止す
ることができる。

【０１３５】更に、アクティブ系のセルバッファのセル
無し状態が２回続いた場合、スタンバイ系のセルバッフ
ァに溜まっているゴミセルを無条件に読み出すことによ
り、セルバッファを自然復旧させ、誤動作を防止するこ
とができる。

【０１３６】第２の発明によれば、系のセル同期制御手
段が、各回線対応共通部からのクロックとＡＣＴ信号を
貰って、両系のセルバッファへのＡＴＭセルの書き込み
時と、ＡＴＭセルの読み出し時のタイミングを制御する
ことにより、上りハイウェイにおける両系のセル同期を
確実にとることができる。

【０１３７】この場合において、セルバッファへのＡＴ
Ｍセルの書き込みは回線速度で、セルバッファからのＡ
ＴＭセルの読み出しはそれぞれの回線対応共通部の速度
で行なうことにより、上りハイウェイにおける両系のセ
ル同期を確実にとることができる。

【０１３８】また、セルバッファの読み出し判定をセル
フレームの中間点で行なうことにより、上りハイウェイ
における両系のセル同期を確実にとることができる。ま
た、セルバッファの読み出し判定をアクティブ系セルフ
レームの中間点で行なうことにより、上りハイウェイに
おける両系のセル同期を確実にとることができる。

【０１３９】また、セルバッファの読み出し判定をアク
ティブ系セルフレームの中間点で行ない、これに合わせ
て二重化回線対応部と二重化回線対応共通部のアクティ
ブ系とスタンバイ系の切り換えを行なうことにより、Ａ
ＣＴ／ＳＢＹ系の切り換え時にＡＴＭセルの重複や欠落
をなくすことができる。

【０１４０】また、アクティブ系とスタンバイ系の切り
換えを行なう時に、二重化回線対応共通部が、二重化回
線対応部からのＡＴＭセルの取り込みを制御することに
より、重複や欠落を防止することができる。

【０１４１】第３の発明によれば、それぞれの回線対応
共通部からのクロックとアクティブ信号を受け、＃０の
セルバッファ及び＃１のセルバッファへのＡＴＭセルの
書き込み信号（図にＷ１，Ｗ２で示す）を与え、またＡ
ＴＭセルの読み出し信号（図にＲ１，Ｒ２で示す）を与
えるセル制御手段を設けて、両系のセルバッファへのＡ
ＴＭセルの書き込み／読み出し制御を行なうことによ
り、下りハイウェイにおける両系のセル同期を確実にと
ることができる。

【０１４２】この場合において、ＡＴＭセルのセルバッ
ファへの書き込みは回線対応共通部速度で、セルバッフ
ァ読み出しは回線速度で行なうことにより、下りハイウ
ェイにおける両系のセル同期を確実にとることができ
る。

【０１４３】また、セル制御手段によりセルバッファへ
の新旧回線対応共通部からのＡＴＭセルの書き込みを制
御することにより、下りハイウェイにおけるＡＴＭセル
の重複や欠落を防止することができる。

【０１４４】更に、両系のセルバッファからのＡＴＭセ
ルの読み出しを制御することにより、下りハイウェイに
おけるＡＴＭセルの重複や欠落を防止することができ
る。これらの場合において、前記読み出しポインタの値
を書き込みセルクロックに同期してサンプルした値と、
前記書き込みポインタの値を比較することにより、セル
バッファの書き込み状態を書き込みポインタと読み出し
ポインタの値だけで判断することができる。

【０１４５】更に、前記書き込みポインタの値を出力読
み出しセルクロックに同期してサンプルした値と、前記
読み出しポインタの値を比較することにより、セルバッ
ファの読み出し状態を書き込みポインタと読み出しポイ
ンタの値だけで判断することができる。

【０１４６】このように、本発明によれば、両系のセル
同期を確実にとることができるＡＴＭ交換システムを提
供することができ、実用上の効果が極めて大きい。

【図面の簡単な説明】

【図１】第１の発明の原理ブロック図である。

【図２】第２の発明の原理ブロック図である。

【図３】第３の発明の原理ブロック図である。

【図４】第１の発明の動作説明図である。

【図５】速度変換の説明図である。

【図６】回線対応部−二重化回線対応部間のセル同期の
説明図である。

【図７】二重化回線対応部−回線対応共通部間のセル同
期の説明図である。

【図８】セルフレームの先頭で読み出し判定を行なう時
の問題点の説明図である。

【図９】何れかの系でのみ読み出し判定を行なう時の問
題点の説明図である。

【図１０】本発明によるセル同期の説明図である。

【図１１】本発明によるセル同期の説明図である。

【図１２】セルバッファの自然復旧の説明図である。

【図１３】セルバッファの自然復旧の他の説明図であ
る。

【図１４】二重化回線対応部内の上りハイウェイのセル
バッファの読み出し判定の説明図である。

【図１５】二重化回線対応共通部の系切り換えの説明図
である。

【図１６】二重化回線対応部の系切り換えの説明図であ
る。

【図１７】セレクタ切り換え動作を示すタイムチャート
である。

【図１８】本発明で用いるセルバッファの構成例を示す
ブロック図である。

【図１９】書き込み側の同期化部の詳細構成例を示すブ
ロック図である。

【図２０】同期化部の動作を示すタイムチャートであ
る。

【図２１】書き込み側コンパレータ部の詳細構成例を示
すブロック図である。

【図２２】書き込み側コンパレータ部の動作を示すタイ
ムチャートである。

【図２３】読み出し側コンパレータの詳細構成例を示す
ブロック図である。

【図２４】読み出し側コンパレータ部の動作を示すタイ
ムチャートである。

【図２５】従来のＡＴＭ交換システムの構成概念図であ
る。

【符号の説明】

１回線２０回線対応部２２セルバッファ３０回線対応共通部３１マルチプレクサ４０セル同期制御手段

Claims

【特許請求の範囲】

【請求項１】二重化された回線対応共通部と、一重化
の回線対応部とが接続されたＡＴＭ交換システムにおい
て、前記回線対応部内に、上りハイウェイに回線対応共通部毎に設けられたセルバ
ッファと、これらセルバッファへのＡＴＭセルの書き込みと読み出
しを制御するセル同期制御手段とを設けたことを特徴と
するＡＴＭ交換システム。
【請求項２】前記セル同期制御手段は、セルバッファ
へのＡＴＭセルの書き込みは回線速度で両セルバッファ
同時に行ない、読み出しは各系の回線対応共通部の速度
で行なうことを特徴とする請求項１記載のＡＴＭ交換シ
ステム。
【請求項３】前記セル同期制御手段は、二重化回線対
応共通部間の上りハイウェイのＡＴＭセルフレームの位
相差を１／２セルフレーム未満まで許容し、前記セルバ
ッファからのＡＴＭセルの読み出しを、何れかの系でセ
ルフレームの中間点でセルバッファの読み出し判定を行
ない、次セルフレームの先頭で前記判定結果に従い、両
セルバッファの読み出し処理を行なうことを特徴とする
請求項１記載のＡＴＭ交換システム。
【請求項４】前記セル同期制御手段は、セルバッファ
の読み出し判定をアクティブ系回線対応共通部と対向す
るセルバッファのセルフレームの中間点で行ない、次セ
ルフレームの先頭で前記判定結果に従い、両セルバッフ
ァの読み出し処理を行なうことを特徴とする請求項３記
載のＡＴＭ交換システム。
【請求項５】前記セル同期制御手段は、セルバッファ
の読み出し判定をアクティブ系回線対応共通部と対向す
るセルバッファのセルフレームの中間点で行ない、次セ
ルフレームの先頭で前記判定結果に従い、両セルバッフ
ァの読み出し処理を行なう場合に、回線対応共通部のア
クティブ系／スタンバイ系の切り換えを上りハイウェイ
のＡＴＭセルフレームの中間点で行なうことを特徴とす
る請求項４記載のＡＴＭ交換システム。
【請求項６】前記セル同期制御手段は、セルバッファ
の読み出し判定をアクティブ系回線対応共通部と対向す
るセルバッファのセルフレームの中間点で行ない、次セ
ルフレームの先頭で前記判定結果に従い、両セルバッフ
ァの読み出し処理を行なう場合に、スタンバイ系回線対
応共通部と対向するセルバッファにＡＴＭセルが存在し
ない時には、アクティブ系回線対応共通部と対向するセ
ルバッファからのみＡＴＭセルを読み出し、スタンバイ
系回線対応共通部と対向するセルバッファからはＡＴＭ
セルの読み出しを停止することを特徴とする請求項３記
載のＡＴＭ交換システム。
【請求項７】前記セル同期制御手段は、セルバッファ
の読み出し判定をアクティブ系回線対応共通部と対向す
るセルバッファのセルフレームの中間点で行ない、次セ
ルフレームの先頭で前記判定結果に従い、両セルバッフ
ァの読み出し処理を行なう場合に、アクティブ系のセル
バッファのセル無しが２回続いた場合、スタンバイ系の
セルバッファのＡＴＭセルを無条件に読み出すことを特
徴とする請求項３記載のＡＴＭ交換システム。
【請求項８】二重化された回線対応共通部と、二重化
された回線対応部とが接続されたＡＴＭ交換システムに
おいて、前記それぞれの回線対応部内に、上りハイウェイに回線対応共通部毎に設けられたセルバ
ッファと、これらセルバッファへのＡＴＭセルの書き込みと読み出
しを制御するセル同期制御手段とを設けたことを特徴と
するＡＴＭ交換システム。
【請求項９】前記セル同期制御手段は、セルバッファ
へのＡＴＭセルの書き込みは回線速度で両セルバッファ
同時に行ない、読み出しは各系の回線対応共通部の速度
で行なうことを特徴とする請求項８記載のＡＴＭ交換シ
ステム。
【請求項１０】前記セル同期制御手段は、二重化回線
対応共通部間の上りハイウェイのＡＴＭセルフレームの
位相差を１／２セルフレーム未満まで許容し、二重化回
線対応部毎にセルバッファからのＡＴＭセルの読み出し
を、４つのセルバッファの何れかでセルフレームの中間
点でセルバッファの読み出し判定を行ない、次セルフレ
ームの先頭で前記判定結果に従い、４つのセルバッファ
の読み出し処理を行なうことを特徴とする請求項８記載
のＡＴＭ交換システム。
【請求項１１】前記セル同期制御手段は、セルバッフ
ァの読み出し判定をアクティブ系回線対応共通部と対向
するセルバッファのセルフレームの中間点で行ない、次
セルフレームの先頭で前記判定結果に従い、４つのセル
バッファの読み出し処理を行なうことを特徴とする請求
項１０記載のＡＴＭ交換システム。
【請求項１２】前記セル同期制御手段は、セルバッフ
ァの読み出し判定をアクティブ系回線対応共通部と対向
するセルバッファのセルフレームの中間点で行ない、次
セルフレームの先頭で前記判定結果に従い、４つのセル
バッファの読み出し処理を行なう場合に、回線対応共通
部のアクティブ系／スタンバイ系の切り換え、及び回線
対応部のアクティブ系／スタンバイ系の切り換えを上り
ハイウェイのセルフレームの中間点で行なうことを特徴
とする請求項１１記載のＡＴＭ交換システム。
【請求項１３】前記二重化された回線対応共通部と二
重化された回線対応部間の上りハイウェイのセル同期が
とれた状態で二重化回線対応部のアクティブ系切り換え
を行なう時に、前記セル同期制御手段はアクティブ信号
を上りハイウェイのセルフレームの中間点で切り換え、
回線対応共通部では旧アクティブ系の回線対応部からの
上りＡＴＭセルについては現在取り込み中のＡＴＭセル
があれば取り込み完了後にセルの取り込みを停止し、新
アクティブ系回線対応部からの上りＡＴＭセルについて
は、アクティブ信号が切り換わった次のセルフレームか
らＡＴＭセルの取り込みを開始することを特徴とする請
求項８記載のＡＴＭ交換システム。
【請求項１４】二重化された回線対応共通部と、回線
対応部とが接続されたＡＴＭ交換システムにおいて、前記回線対応部内に、下りハイウェイに回線対応共通部毎に設けられたセルバ
ッファと、これらセルバッファの出力を受けて何れか一方を選択し
て出力するセレクタと、該セレクタの切り換え制御と前記セルバッファへのＡＴ
Ｍセルの書き込み制御と前記セルバッファからのＡＴＭ
セルの読み出し制御を行なうセル制御手段とを設けたこ
とを特徴とするＡＴＭ交換システム。
【請求項１５】前記セル制御手段は、セルバッファへ
のＡＴＭセルの書き込みは各系の回線対応共通部速度で
行ない、セルバッファからのＡＴＭセルの読み出しは回
線対応部速度で行なうことを特徴とする請求項１４記載
のＡＴＭ交換システム。
【請求項１６】前記二重化回線対応共通部のアクティ
ブ系／スタンバイ系切り換え時に、アクティブ信号を下
りハイウェイのセルフレームの中間点で切り換え、回線
対応部内のセル制御手段は、旧アクティブ系回線対応共
通部からの下りＡＴＭセルについては、現在セルバッフ
ァに書き込み中のセルが書き込み完了後にＡＴＭセルの
取り込みを停止し、新アクティブ系回線対応共通部から
の下りＡＴＭセルはアクティブ信号が切り換わった次の
セルフレームからセルバッファへの書き込みを開始する
ことを特徴とする請求項１５記載のＡＴＭ交換システ
ム。
【請求項１７】前記二重化回線対応共通部のアクティブ
系／スタンバイ系切り換え時に、前記セル制御手段は、
二重化回線対応共通部のアクティブ系／スタンバイ系の
切り換え時に、旧アクティブ系回線対応共通部の対向す
るセルバッファ内のＡＴＭセルがなくなるまで優先して
ＡＴＭセルを読み出し、該セルバッファが空になった
後、新アクティブ系回線対応共通部対向のセルバッファ
の読み出しを開始することを特徴とする請求項１５記載
のＡＴＭ交換システム。
【請求項１８】前記セルバッファは、複数のＡＴＭセルを記憶するＲＡＭと、書き込むＡＴＭセルのアドレスをオクテット単位に記憶
する書き込みカウンタと、書き込むＡＴＭセルの書き込み位置を記憶する書き込み
ポインタと、読み出すＡＴＭセルのアドレスをオクテット単位に記憶
する読み出しカウンタと、読み出すＡＴＭセルの読み出し位置を記憶する読み出し
ポインタとを設け、前記読み出しポインタの値を書き込みセルクロックに同
期してサンプルした値と、前記書き込みポインタの値を
比較することにより、入力ＡＴＭセルの書き込み可否条
件を生成することを特徴とする請求項１乃至１７のいず
れかに記載のＡＴＭ交換システム。
【請求項１９】前記書き込みポインタの値を読み出し
セルクロックに同期してサンプルした値と、前記読み出
しポインタの値を比較することにより、出力ＡＴＭセル
の読み出し可否条件を生成することを特徴とする請求項
１８記載のＡＴＭセル交換システム。