JPH097809A - 薄膜抵抗器およびその製造方法 - Google Patents

薄膜抵抗器およびその製造方法

Info

Publication number
JPH097809A
JPH097809A JP7154430A JP15443095A JPH097809A JP H097809 A JPH097809 A JP H097809A JP 7154430 A JP7154430 A JP 7154430A JP 15443095 A JP15443095 A JP 15443095A JP H097809 A JPH097809 A JP H097809A
Authority
JP
Japan
Prior art keywords
electrodes
resistance value
substrate
resistor
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7154430A
Other languages
English (en)
Inventor
Yusuke Motomura
祐輔 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP7154430A priority Critical patent/JPH097809A/ja
Publication of JPH097809A publication Critical patent/JPH097809A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】 【目的】 本発明は、このような面倒なトリミング作業
をなくした抵抗器の製造方法および表面に凹凸の少ない
抵抗器を提供することを目的とするものである。 【構成】 基板の表面に離間された一対の電極を設け、
この電極の間の抵抗値を測定しつつ当該両電極に跨るよ
うに抵抗層の蒸着を開始し、前記両電極間の抵抗値が所
定値になるように前記蒸着を終了する構成と採ってい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップ状の薄膜抵抗器
およびその製造方法の改良に関わる。
【0002】
【従来の技術】従来から一般的なチップ抵抗器は、厚み
0.5mm程度のセラミック基板の表面に厚膜法(印刷
・焼成)により一対の電極を形成し、この両電極間に厚
膜法または薄膜法(蒸着)により抵抗体を膜状に形成す
るのであるが、前記厚膜法や薄膜法では例えばその印刷
条件や蒸着時間などをいかに精度良く行っても所定の抵
抗値を得ることが困難であるため、前記抵抗体を形成し
た後、その抵抗値を測定しながらレーザトリミングまた
はサンドブラストでその一部分を切り欠くことにより抵
抗値を許容差内に調整するのが一般的であった。
【0003】
【発明が解決しようとする問題点】ところが、上述した
ような抵抗値の調整をおこなう場合には下述するうな様
々な問題が発生するのである。すなわち、近年上述した
チップ抵抗器の生産効率の向上や小型化(最小のもので
縦1mm、横0.5mm)の要求から、大型のセラミッ
ク基板の表面に縦横のスリットで区画された複数の領域
に、上述した一対の電極と抵抗体をそれぞれ膜状形成し
た後、前記スリットで分割前の基板状態のままでトリミ
ングする必要がある。しかしながら、このように基板状
態のままでトリミングしようとすると、前記分割用のス
リットの毛細管現象により電気的に分離しているはずの
電極同士が短絡することがあり、このように短絡した時
には目標の抵抗体の抵抗値が測定できない結果、精度良
く目標抵抗値にトリミングできないといった問題が生じ
ることがある。また、前述したようなレーザやサンドブ
ラストにより切り欠き状に抵抗体形状を変形させてトリ
ミングを行う場合、その切り欠きを含む抵抗体の膜をガ
ラスや樹脂で覆った後も表面に凹凸が残ることがあり、
このような凹凸により、その表面に抵抗値等を標印時に
かすれが生じたり、コレットで吸着して回路基板に実装
する場合に抵抗器がコレットから脱落したりする問題も
生じる恐れがあった。
【0004】また、上述したような抵抗体の膜を切り欠
くなどの形状変形を伴わないトリミングとして、過去に
はパルス電圧やパルス電流を抵抗体の膜に印加して抵抗
値を下げることにより所定の抵抗値を得るようにする方
法が提案されたことがある(特公昭51−4253号参
照)。しかしながら、この方法では前記1回のパルスで
どの程度の抵抗値が下がるのか概ね予想がつくものの、
所望の抵抗値を精度良く得るためには複数回のパルスを
印加して徐々に抵抗値を下げるような面倒なトリミング
作業を行う必要があるばかりか、これを制御するために
複雑な制御プログラムを組むなどの必要性があった。こ
のような方法では抵抗値の調整(トリミング)にコスト
がかかり、単価が1円を割っているようなチップ抵抗器
の製造には効率が悪く不向きであった。
【0005】本発明は、このような面倒なトリミング作
業をなくした抵抗器の製造方法および表面に凹凸の少な
い抵抗器を提供することを目的とするものである。
【0006】
【課題を解決するための手段】本発明者は、上記技術的
課題を達成するため、本願発明では以下のような技術的
手段を講じている。請求項1では、基板の表面に離間さ
れた一対の電極を設け、この電極の間の抵抗値を測定し
つつ当該両電極に跨るように抵抗層の蒸着を開始し、前
記両電極間の抵抗値が所定値になるように前記蒸着を終
了することを特徴としている。
【0007】また、請求項2では、前記請求項1が抵抗
層を設ける前から測定を開始しているのに対し、所定の
時間経過後に測定を開始するようにしたものである。す
なわち、基板の表面に離間した一対の電極を設け、この
両電極に跨るように抵抗層の蒸着を開始後、所定時間後
に前記両電極間の抵抗値の測定を始め、前記両電極間の
抵抗値が所定値になるように前記蒸着を終了することを
特徴としている。
【0008】さらに、請求項3では、基板の表面に一対
の電極を設け、この電極間に薄膜法により抵抗体を設け
てなる抵抗器であって、前記電極間に設けた抵抗体を切
り欠き状のトリミングまたはパルストリミングを施すこ
となく所定の抵抗値に設定することを特徴としている。
【0009】
【発明の作用および効果】以上のようになされた本発明
では以下のような作用および効果を奏する。すなわち、
基板の表面に離間した一対の電極を設け、この電極間の
抵抗値を測定しながら電極間に跨るように抵抗層を蒸着
し層厚を漸次厚くすることにより、その抵抗層の断面積
が増大しそれに比例して抵抗値が小さくなる。そして、
所定の抵抗値になるように蒸着を終了する。
【0010】このようにして製造された抵抗器は、切り
欠き状のトリミングまたはパルストリミングを施すこと
ない抵抗器を得ることが可能となる。そして、前述した
抵抗器は、切り欠き状に抵抗層を変形させていないか
ら、抵抗層の上に被覆用のガラスや樹脂を設けても表面
に凹凸は生じ難くなる結果、例えば表印を施す場合には
そのかすれの恐れを低減できるし、コレットによって回
路基板に実装する場合には脱落の恐れを少なくすること
ができる。
【0011】
【実施例】本発明を図1に基づいて以下に説明する。図
において1はアルミナ素材からなる基板であって、この
基板1の表面には縦と横の溝2、3が形成され、その縦
溝2と横溝3によって複数の領域4・・4に区画されて
いる。この区画された領域4のそれぞれの表面に離間さ
れた一対の電極5、5を印刷焼成により設け、この電極
5、5の間に跨るように抵抗層6をスパッタリングによ
り形成してある。この実施例では、抵抗層6をスパッタ
リングにより形成するようにしたがこれに限らず、蒸着
により形成することもできる。前述したスパッタリング
や蒸着により抵抗層6を形成した抵抗器を一般的に薄膜
抵抗器と呼び、他の種類として抵抗層6を印刷/焼成に
より形成する厚膜抵抗器が存在する。
【0012】次に、前述した抵抗層6を形成する方法を
図2に基づいて詳述する。この図2は、前述した一つの
領域4に抵抗層6を形成する状態を示す模式図であり、
実際には、図1に示すように各電極5に形成されたスル
ーホール7を介して基板1の裏面1A側に測定装置8を
配置し、この測定装置8から図示しないプローブをスル
ーホール7に電気的に接続することによって、基板1上
に一列に並ぶ抵抗層6・・6を前記測定装置8で測定し
つつ目標抵抗値に形成するようにしている。
【0013】図2に示す9は、抵抗層6を形成する基材
としてのターゲットであって、その成分は含有量が酸化
ルテニュウム7〜14%、他をガラスを含む金属酸化物
から構成されている。他のターゲット9の材料として
は、上述した成分のものに限らず酸化ルテニュウム46
〜17%、銀0〜31%、Pd0〜13%、ガラス54
〜39%の含有率のものを採用することもできる。
【0014】前記ターゲット9と基板1との間には、基
板1側からマスク10とシャッタ11を順次配置してお
り、ターゲット9に例えばアルゴン原子をぶつけてター
ゲット9から飛び出した抵抗層6の形成粒子を前記基板
1の表面にマスク10によって抵抗層6の形成領域を制
限しつつ付着させる。そして、測定装置8により電極
5、5の間の抵抗値を連続的に測定し、測定装置8が目
標抵抗値になった時または目標抵抗値の許容差内に入っ
た時に前記シャッタ11によってターゲット9から飛び
出した前記形成粒子が基板1表面に到達しないように遮
断する。図2においてマスク10と基板1は離間した状
態で図示されているが、マスク10にレジストを使用す
れば基板1と密着した状態として、照射される前記形成
粒子か抵抗層6を形成すべき領域外に付着することを防
止できる。また、前述したようにこの実施例では、シャ
ッタ11を抵抗層6を形成する基板1とターゲット9と
の間に設ける構成を採用してあるから、測定装置8で前
記抵抗層6が所定抵抗値になった段階で、瞬時にそれ以
上抵抗値が変化することを阻止することが可能となり、
目標抵抗値を精度良く得ることができる。仮に、前述し
たようなシャッタ11を採用しなかった場合には、スパ
ッタリングや蒸着を停止してからの抵抗値変化量を予測
し、この抵抗値変化量を目標抵抗値に加えた仮想の目標
抵抗値に達した時または目標抵抗値の許容差範囲内に入
った時に、前述したスパッタリングや蒸着による抵抗層
6の形成を停止することもできる。
【0015】このようにして所定抵抗値の抵抗層6を電
極5、5間に形成した後、抵抗層6の表面をガラスまた
は樹脂からなる絶縁性の保護層12で被覆するととも
に、電極5、5と裏面電極13、13とに跨るように側
面電極14を形成し、前記電極5と裏面電極13および
側面電極14を覆うニッケルメッキ15およびハンダメ
ッキ16とを形成してチップ抵抗器を完成する。
【0016】図3に示すのは、本発明の他の実施例を示
す。前述した実施例では、基板1の表面に全く抵抗層6
を形成していない状態から測定装置8によって測定を開
始するものであったが、この他の実施例では、予め電極
5、5間に目標抵抗値に近い抵抗層6を形成しておき、
その抵抗層6の上に電極間5、5の抵抗値を測定しつつ
更成なる抵抗層17を形成し、前述した実施例と同じよ
うに目標抵抗値となったときに図示しないシャッタを閉
じて目標抵抗値を得るようにしてある。
【図面の簡単な説明】
【図1】実施例を示す斜視図である。
【図2】抵抗層の形成状態を示す模式図である。
【図3】抵抗器の完成状態を示す断面図である。
【図4】他の実施例を示す模式図である。
【符号の説明】
1 基板 5 電極

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板の表面に離間された一対の電極を設
    け、この電極の間の抵抗値を測定しつつ当該両電極に跨
    るように抵抗層を蒸着またはスパッタリングによる形成
    を開始し、前記両電極間の抵抗値が所定値になるように
    前記蒸着を終了することを特徴とする薄膜抵抗器の製造
    方法。
  2. 【請求項2】 基板の表面に離間した一対の電極を設
    け、この両電極に跨るように抵抗層を蒸着またはスパッ
    タリングによる形成を開始後、所定時間後に前記両電極
    間の抵抗値の測定を始め、前記両電極間の抵抗値が所定
    値になるように前記蒸着を終了することを特徴とする薄
    膜抵抗器の製造方法。
  3. 【請求項3】 基板の表面に一対の電極を設け、この電
    極間に薄膜法により抵抗体を設けてなる抵抗器であっ
    て、前記電極間に設けた抵抗体を切り欠き状のトリミン
    グまたはパルストリミングを施すことなく所定の抵抗値
    に設定することを特徴とする薄膜抵抗器。
JP7154430A 1995-06-21 1995-06-21 薄膜抵抗器およびその製造方法 Pending JPH097809A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7154430A JPH097809A (ja) 1995-06-21 1995-06-21 薄膜抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7154430A JPH097809A (ja) 1995-06-21 1995-06-21 薄膜抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JPH097809A true JPH097809A (ja) 1997-01-10

Family

ID=15584017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7154430A Pending JPH097809A (ja) 1995-06-21 1995-06-21 薄膜抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JPH097809A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165117A (ja) * 2004-12-03 2006-06-22 Toppan Printing Co Ltd 抵抗素子内蔵基板およびその製造方法
EP3451352A1 (en) * 2017-08-28 2019-03-06 Hochschule Für Angewandte Wissenschaften München High-precision additive formation of electrical resistors
CN116419661A (zh) * 2021-12-29 2023-07-11 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165117A (ja) * 2004-12-03 2006-06-22 Toppan Printing Co Ltd 抵抗素子内蔵基板およびその製造方法
EP3451352A1 (en) * 2017-08-28 2019-03-06 Hochschule Für Angewandte Wissenschaften München High-precision additive formation of electrical resistors
US10366813B2 (en) 2017-08-28 2019-07-30 Hochschule für angewandte Wissenschaften München High-precision additive formation of electrical resistors
CN116419661A (zh) * 2021-12-29 2023-07-11 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US7334318B2 (en) Method for fabricating a resistor
JPH10189318A (ja) ネットワーク抵抗器の製造方法
US4780702A (en) Chip resistor and method for the manufacture thereof
WO1998047157A1 (en) Resistor and method for manufacturing the same
JP2001044001A (ja) 薄膜型抵抗器の構造及び抵抗値調整方法
JPH097809A (ja) 薄膜抵抗器およびその製造方法
JP2001076912A (ja) チップ抵抗器におけるレーザトリミング方法
JPH05267025A (ja) チップ部品の製造法及び電子部品の製造法
JP3309010B2 (ja) 電子部品の製造方法
JP5042420B2 (ja) チップ抵抗器の製造方法
JP2526131B2 (ja) チップ抵抗器及びその製造方法
JPH04127401A (ja) チップ型サーミスタおよびその製造方法
JP3825576B2 (ja) チップ抵抗器の製造方法
JPS63172401A (ja) チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法
JP2006024767A (ja) チップ抵抗器の製造方法
JP2000030902A (ja) チップ型抵抗器とその製造方法
JPH01152701A (ja) チップ型電子部品
JP2887581B2 (ja) チップ型電子部品
JP3971141B2 (ja) 限界電流式酸素センサ用ヒータ及び限界電流式酸素センサ用ヒータの抵抗調整方法
JPH04214601A (ja) 機能修正用角形チップ抵抗器およびその製造方法
JPH08172004A (ja) チップ抵抗器の製造方法
JPH04239101A (ja) チップ型抵抗器およびその製造方法
JP2002056767A (ja) チップ型ヒューズおよびその溶断狭小部形成方法
JPS6076103A (ja) サ−ミスタの製造方法
JP2004039882A (ja) チップ型サーミスタとその製造方法