JPH0980076A - 半導体ウエハ接触システムおよび半導体ウエハ接触方法 - Google Patents

半導体ウエハ接触システムおよび半導体ウエハ接触方法

Info

Publication number
JPH0980076A
JPH0980076A JP8058414A JP5841496A JPH0980076A JP H0980076 A JPH0980076 A JP H0980076A JP 8058414 A JP8058414 A JP 8058414A JP 5841496 A JP5841496 A JP 5841496A JP H0980076 A JPH0980076 A JP H0980076A
Authority
JP
Japan
Prior art keywords
array
electrical contacts
semiconductor wafer
wafer
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8058414A
Other languages
English (en)
Inventor
Patrick F Thompson
パトリック・エフ・トンプソン
William M Williams
ウィリアム・エム・ウィリアムズ
Scott E Lindsey
スコット・イー・リンドセイ
Barbara Vasquez
バーバラ・バスク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0980076A publication Critical patent/JPH0980076A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 半導体ダイ上の接触させたい領域のみに力を
与えることによって、過剰な力を加えることなく所望の
接触が良好に行われれ、局所的な表面不規則性や非平面
性にも対処可能な半導体ウエハ接触システムを提供す
る。 【解決手段】 半導体ウエハ接触システムは、隆起支持
部（１８）のアレイを有する基礎基板（１３）を含む。
隆起支持部（１８）のアレイは、接触させるべき半導体
ウエハ（１０）上の電気接点（１２）のパターンに対応
するパターンに分配されている。基礎基板（１３）と接
触させるべきウエハ（１０）との間には可撓性回路層
（１４）があり、これには、ウエハの接点（１２）およ
び隆起支持部（１８）と同一パターンを有する電気接点
（１５）のアレイを含む。隆起支持部（１８）は、力の
集中および局所化を可能とし、ウエハの電気接点（１
２）に対してメンブレーンの検査用接点（１５）を押圧
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に集積回路
の非破壊検査に関し、更に特定すれば、半導体ウエハの
接触検査システムおよび半導体ウエハ接触方法に関する
ものである。
【０００２】
【従来の技術】集積回路を製造するには、通常、多数の
半導体物質膜を一定のパターンで繰り返し形成し、薄い
平面または基板、即ち、半導体ウエハ上に複数の「ダイ
ス(dice)」を順次形成(develop)する。次に、ウエハを
切断し、その後の処理やパッケージングを行う。半導体
ダイスから作られた最終製品の品質および信頼性を保証
するためには、ダイスを点検(inspect)し、かつ検査(te
st)しなければならない。時として、ダイスの検査は、
ウエハ全体から個々のダイに切断した後に行われること
がある。しかしながら、ウエハの一部またはウエハ全体
から成る群に対して、ダイスの検査を同時に行うことも
できる。分離する前にダイスの検査を行う方が効果的な
ことが多い。
【０００３】検査処理は、典型的に、ウエハを個々のダ
イに切断分離する前に、ウエハ・レベルで行われる。検
査システムは、典型的に、検査プログラムを実行しかつ
制御する検査制御部、被検査ウエハの機械的な搬送およ
び位置決めを行うウエハ分配システム、被検査素子(DU
T: device under test)との正確な機械的接触を維持
し、検査制御部とＤＵＴとの間の電気的インターフェー
スを与えるプローブ・カードから成る。プローブ・カー
ドは、「性能基板(performance board)」として知られ
ているプリント回路基板を含む。性能基板は、個々の素
子またはＩＣ系統群に対して設計することができる。プ
ローブ・カードも複数の検査プローブを有し、ＤＵＴの
入出力（Ｉ／Ｏ）パッドと一致するように正確に位置決
めされる。
【０００４】検査制御部の制御の下で、特定の電圧およ
び電流の組み合わせを含む１組の検査信号が発生され、
性能基板および検査プローブを介してＤＵＴに転送され
る。検査信号に応答してダイスの出力が検出され、プロ
ーブによって性能基板を介して検査制御部に転送され
る。ＤＵＴからの電圧、電流または周波数応答は分析さ
れ、１組の所定許容範囲と比較される。検査基準を満足
しないダイスが識別されて除去され、一方残りの検査チ
ップは受け入れられて別のプロセスに送られる。
【０００５】従来型のウエハ・プローブ・カードは、性
能基板上に取り付けられた１組の微細スタイラス(stylu
s)またはプローブで構成されている。プローブは、それ
らの先端がＤＵＴの接点パッドと同一パターンを形成す
るように配列されている。プローブの他端は性能基板上
のプリント回路のトレースにはんだ付けされ、更に検査
制御部に接続される。ウエハ分配システムは、プローブ
・カード下の整合位置(aligned position)に被検査ウエ
ハを搬入し、プローブとＤＵＴのＩ／Ｏパッドとの間で
適当な接触がなされるまで、ウエハを持ち上げる。
【０００６】接点バンプ(contact bump)として一般的に
知られている微小接点アレイを薄い可撓性誘電体膜、即
ち、メンブレーン上に形成することによるメンブレーン
・プローブ技術が開発されている。各接点バンプに対し
て、性能基板との電気的接続のための伝送線がメンブレ
ーン上に形成される。多くの場合、接点バンプは金属鍍
金方法によって形成される。伝送線は、フォトリソグラ
フィ方法を用いて形成される。接点バンプは直接メンブ
レーン上に形成され、メンブレーン・プローブの一体部
分となる。これは、針やブレードのような電気接点の機
械的アタッチメントを必要とする従来のプローブと異な
るところである。接点バンプを形成することにより多数
の接点が作ることができるので、プローブ密度を高める
ことができる。加えて、メンブレーン・プローブは構造
が簡単なので、電気的および機械的性能の向上が実現さ
れる。
【０００７】メンブレーンまたは従来のプローブ・カー
ドのいずれにしても、Ｉ／Ｃ検査を首尾良く行うために
重要な必要条件は、プローブとＤＵＴのＩ／Ｏパッドと
の間に適切な電気的接触を得ることである。実際の検査
処理では、プローブ・カードおよびそのプローブ先端、
または接点バンプは、ＤＵＴのＩ／Ｏパッドの表面と正
確に同一面にない場合がある。更に、メンブレーン上の
電気的接点、および半導体ダイ上のパッドまたはその他
の形式の接点は、どちらかと言うと脆弱である。したが
って、プローブまたはメンブレーン接点をダイ接点に接
触させるときには、正確で制御可能な力を加えることが
重要である。
【０００８】
【発明が解決しようとする課題】結果的に、半導体ダイ
上の接触させたい領域のみに絞って力を与えることによ
って、個々の接点のいずれにも過剰な力を加えることな
く、所望の接触が全て首尾良く行われ、信頼性を高める
ことができる、半導体ウエハ接触システムが望まれてい
る。更に、ウエハ・パッドまたはバンプの高さ、あるい
は固定具の接触高さのプロセス変動等による、局所的な
表面不規則性や非平面性にも対処可能なシステムが望ま
れている。更にまた、個々のダイ・レベルではなく、１
群のダイ即ちウエハ・レベルで素子検査を可能とするシ
ステムが望まれている。
【０００９】
【課題を解決するための手段】本発明による半導体ウエ
ハ接触システムは、力の集中と、ウエハ、一群のダイ
ス、またはダイ全体に広がるバンプ・アレイまたはボン
ド・パッドに電気的接触を設けるコンプライアンス(com
pliance)との双方を提供するものである。集中力(focus
ed force)とは、ウエハ上での接触が望まれる領域にの
み供給される力を意味する。集中力によって力移転の制
御性が改善され、所望の接触が十分な力で行われ良好な
電気的接触が得られるが、個々の接点のいずれにも過剰
な力が生じるこがなく、信頼性を高めることができる。
コンプライアンスとは、ウエハ・パッドまたはバンプの
高さ、または検査システムの接触高さの局所的な表面不
規則性またはプロセス変動に対処する能力のことを意味
する。
【００１０】本発明による集中力を与える機能は、検査
用接点を有する可撓性メンブレーンの下の基礎力学的基
板に、特定の表面形状を形成することによって得ること
ができる。集中力の転移には、可撓性のメンブレーンま
たは半剛性の(semi-rigid)メンブレーンが必要となる。
剛性メンブレーンは、集中力の発生とは調和しない。よ
り具体的には、検査接点の下にある基礎力学的基板は、
検査メンブレーン上の各接点の下に、局所的な隆起領域
を設ける。かかる基礎力学的基板形状は、機械加工、エ
ッチングおよび成形を含む種々の方法を用いて得ること
ができる。基礎力学的基板は、半導体ウエハ、金属、ま
たは樹脂を含む種々の物質で構成される。
【００１１】かかる検査システム方式は、様々なダイの
検査システムの素早いプロトタイプおよび低価格大量生
産の双方を可能にする。基礎力学的基板の力集中構造の
正確な位置付けは必要でなく、単に隆起部分がメンブレ
ーン上の接点の下に位置し、基礎力学的基板の隆起部分
間に基礎力学的基板内の凹領域が位置すればよい。基礎
力学的基板を製造する方法は潜在的に様々なものがある
ため、コスト、熱移転能力、および熱膨張係数の一致の
ような異なる属性に対して、基礎物質を広い範囲から選
択することができる。
【００１２】本発明によるシステムでは、表面の不規則
性および非平面性に対処するコンプライアンスは、基礎
力学的基板に圧縮性物質、即ち、従順(compliant)物質
を被覆することによって得られる。５ミルのポリウレタ
ンのような種々の物質を、簡単な吹き付けまたは浸漬と
いった手段で被着することができる。
【００１３】本発明によるシステムでは、一旦基礎力学
的基板を製造すれば、この基礎の隆起部分および被検査
ダイの電気的接点と位置合わせされた接点を有するメン
ブレーンが基礎に取り付けられる。かかるメンブレーン
を製造し取り付ける技術は、当技術分野では既知であ
る。得られたメンブレーン−基礎アセンブリは、次に、
接着性ビーズまたはスナップ・インＯリング(snap-in O
ring)のような既知の方法によって枠組みされた固定具
内に配置することができる。固定具の枠は、電気的接触
を得るために被検査ウエハおよびメンブレーン−基礎ア
センブリの双方を保持し、検査接点をウエハ・パッドま
たはバンプに位置合わせするために用いることができ
る。本システムは、可撓性メンブレーンが容易に交換で
きるような構造となっている。このため、メンブレーン
が磨耗したり損傷しても、他の構成物の長期間使用が可
能となる。
【００１４】
【発明の実施の形態】次に、好適実施例についてより詳
細に理解するために図面を参照する。図１は、複数の素
子ダイス１１を含む半導体ウエハ１０の一例の上面図で
ある。複数のダイス１１の各々は、複数の電気的接点１
２を含む。これらの接点は、典型的に、格子状(grid)ま
たはアレイ状に配置されている。ウエハ１０の複数のダ
イス１１の左上側部分は、その周辺に沿って接点１２を
有するものとして示されている。ウエハ１０の複数のダ
イス１１の右下部分は、各ダイの全域にわたって、接点
１２のアレイを有するものとして示されている。異なる
パターンが例示されているが、特定の用途に応じて多く
のパターンが使用可能であることは、当業者には明白で
あろう。いずれのパターンについても、複数のダイス１
１の各々の電気的接点を組み合わせて、ウエハ１０全体
にわたってより大きな電気的接点のアレイが形成され
る。
【００１５】図２は、本発明によるシステムの側断面図
であり、好適実施例の重要な素子を図示するものであ
る。具体的には、図２は基礎力学的基板１３を示す。基
礎力学的基板１３の別称は、基礎１３または支持基板１
３である。基礎力学的基板１３を覆うように可撓性メン
ブレーン１４がある。可撓性メンブレーン１４にも、可
撓性回路層１４または回路層１４という別称がある。先
に説明したように、可撓性メンブレーン１４は、バンプ
１５として示されている電気的接点１５を含むが、ウエ
ハ１０上の接点がバンプの場合はパッドとすることもで
きる。これも先に論じたことであるが、外部性能基板お
よび検査システム制御部への電気的接続のために、伝送
線がメンブレーン上に形成されていることを、当業者は
認めよう。
【００１６】可撓性メンブレーン１４を覆うのは、半導
体ウエハ１０である。半導体ウエハ１０は、電気的接点
１２を含むダイス１１から成る。図示の実施例では、電
気的接点１２はメタライズ・パッド(metallized pad)で
構成され、ウエハ１０の他の部分がパシベーションによ
って被覆されているという事実のため、ウエハ１０の表
面よりも多少窪んでいる。当業者には認められようが、
導電性バンプを含む、他の様々なタイプの電気的接点を
設けることもできる。
【００１７】基礎力学的基板１３についての説明に戻
る。基礎力学的基板１３は、格子状の隆起支持部１８を
含む。図示の実施例では、格子状隆起支持部１８はリッ
ジ(ridge)１８のアレイから成る。リッジ１８のアレイ
は、先に論じた既知の方法にしたがって製造すればよ
い。例えば、基礎力学的基板１３は、エッチングによる
シリコン基板、成形基板、または機械加工された基板で
構成することができる。リッジ１８のアレイは、対応す
る電気的接点、即ち、バンプ１５のアレイに整合するよ
うに配列される。電気的接点１５のアレイの別称は、格
子状電気的接点１５である。
【００１８】格子状隆起状支持部１８および電気的接点
１５のアレイも、ウエハ１０のダイ１１上の対応する電
気的接点１２のアレイに整合される。結果的に、本発明
による検査システムを用いると、リッジ１８のアレイは
個々に局所化され集中された力を与え、メンブレーン１
４のバンプ１５のアレイを接点１２に対して押圧するこ
とにより接触が得られるので、電気試験を実行すること
ができる。
【００１９】図３は、図２に示したシステムの一部の拡
大図である。この拡大図は、本発明によるシステムの有
利な構造をより詳細に与えるものである。より具体的に
は、図２は、基礎力学的基板１３を覆う従順被膜２０を
示す。先に論じたように、従順被膜２０はポリウレタン
のような物質から成り、吹き付けや浸漬を含む様々な既
知の方法にしたがって力学的基板１３に被着することが
できる。従順層２０は、先に説明したコンプライアンス
の利点を与える。即ち、従順層２０は必要に応じて圧縮
し、メンブレーン接点１５、ダイ接点１２、隆起支持部
１８等の局所的な表面不規則性や変動に対処する。
【００２０】図３に特に詳しく示した部分において、他
の有利な構造は凹部２１、別の呼び方をすれば、凹状領
域２１である。凹状領域２１は、隆起支持部１８を個別
に分離する。システムが検査中圧縮を受けると、凹状領
域２１によってメンブレーン１４の部分が屈曲可能とな
る。この屈曲によって、システムの素子のばらつきに対
して更に補償が可能となる。
【００２１】例えば、凹状領域２１がメンブレーン１４
の屈曲を可能にするので、メンブレーン１４に沿った横
方向の力が減少する。メンブレーンが、被検査ウエハの
方向ではなく、力学的基板方向に撓むことを保証するた
めに、選択肢として、オリフィス１９を基板内に形成し
(fashion)、これを通じて真空に引く。この場合、メン
ブレーン１４は力学的基板１３の配向には無関係に、力
学的基板１３に張り付いた状態となり、これと整合され
る。加えて、力学的基板１３、メンブレーン１４および
ウエハ１０間の熱膨張係数の相違は、屈曲を可能にする
凹状領域２１によって対応できる。
【００２２】図４は、基礎力学的基板１３の構成例を示
す斜視図である。実際のシステムでは、隆起支持部１８
はウエハ１０の接点１２と同じアレイ・パターンを有す
るが、図４は明確に表わすためおよび説明のために簡略
化したパターンを示す。図４において、力学的基板１３
の左側部分は、加工の結果得られる平坦な側面を有する
隆起面のアレイとして、隆起支持部１８を示している。
力学的基板１３の右側は、エッチング、鍍金等の結果得
られるバンプとしての隆起支持部１８を示す。特定用途
に応じて種々の構造を採用可能であることを、当業者は
認めよう。特定の構造には無関係に、支持部１８には、
先に詳細に論じた従順層２０で被覆することが好まし
い。
【００２３】したがって、以上論じた特徴および詳細か
ら、本発明によるシステムは、半導体ウエハの表面上の
半導体ダイに接触し検査するための、効果的な集中力お
よび表面コンプライアンスを提供することは明白であろ
う。これまで特定の好適実施例を図示し説明したが、当
業者には変更や改善が容易に思い付くであろう。したが
って、本発明は、ここに図示し説明した特定形態に限定
されないものと理解すべきであり、特許請求の範囲は、
本発明の精神および範囲から逸脱しない変更全てを含む
ことを意図するものである。
【図面の簡単な説明】
【図１】複数の半導体ダイスを含む半導体ウエハの上面
図。
【図２】本発明による半導体ウエハ接触システムの一実
施例の側断面図。
【図３】図２に示すシステムの一部の拡大図。
【図４】本発明による基礎力学系の構造の一例を示す斜
視図。
【符号の説明】
１０ 半導体ウエハ １１ 素子ダイス １２ 接点 １３ 基礎力学的基板 １４ 可撓性回路層 １５ バンプ １８ 隆起支持部 ２０ 従順被膜 ２１ 凹状領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スコット・イー・リンドセイ アメリカ合衆国アリゾナ州メサ、ノース・ ドラン・ストリート1657 (72)発明者 バーバラ・バスク アメリカ合衆国テキサス州オースチン、ナ ンバー112、ファルコン・レッジ・ドライ ブ1314

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体ウエハ接触検査システムであって：
    複数の第１電気接点（１５）を含む可撓性メンブレーン
    （１４）；および前記可撓性メンブレーン（１４）に対
    して押圧する支持基板（１３）であって、格子状の隆起
    支持部（１８）を含み、前記複数の第１電気接点（１
    ５）の各々は前記隆起支持部（１８）の別個の１つに整
    合されている、前記支持基板（１３）；から成ることを
    特徴とする半導体ウエハ接触検査システム。
  2. 【請求項２】半導体ウエハ接触検査システムであって：
    格子状の第１隆起支持部（１８）を含む基板（１３）；
    前記格子状の第１隆起支持部（１８）を覆う従順層（２
    ０）；および前記従順層（２０）を覆う着脱可能な可撓
    性回路層（１４）であって、該可撓性回路層（１４）は
    格子状の第２電気接点（１５）を含み、該格子状の第１
    隆起支持部（１８）の各々が、前記格子状の第２電気接
    点（１５）の異なる１つに整合されている前記可撓性回
    路層（１４）；から成ることを特徴とする半導体ウエハ
    接触検査システム。
  3. 【請求項３】半導体ウエハ接触検査システムであって：
    各凹状領域（２１）によって互いに分離されたリッジ
    （１８）の第１アレイを含む基礎基板（１３）；および
    前記基礎基板（１３）を覆う回路層（１４）であって、
    前記回路層（１４）は電気接点（１５）の第２アレイを
    含み、前記リッジ（１８）の第１アレイの各々は、前記
    電気接点（１５）の第２アレイの１つのみに整合されて
    いる、前記回路層（１４）；から成ることを特徴とする
    半導体ウエハ接触検査システム。
  4. 【請求項４】半導体ウエハを接触させる方法であって：
    複数の第１電気接点（１５）を含む可撓性メンブレーン
    （１４）を用意する段階；および前記可撓性メンブレー
    ン（１４）に対して支持基板（１３）を押圧する段階で
    あって、前記支持基板（１３）は格子状の隆起支持部
    （１８）を含み、前記複数の第１電気接点（１５）を前
    記隆起支持部（１８）の別個の１つと整合させる段階；
    から成ることを特徴とする方法。
  5. 【請求項５】半導体ウエハを接触させる方法であって：
    各凹状領域（２１）によって互いに分離されたリッジ
    （１８）の第１アレイを含む基礎基板（１３）を用意す
    る段階；前記基礎基板（１３）を覆う回路層（１４）で
    あって、前記回路層（１４）は電気接点（１５）の第２
    アレイを含み、前記リッジ（１８）の第１アレイの各々
    は、前記電気接点（１５）の第２アレイの１つのみと整
    合されている前記回路層（１４）を用意する段階；およ
    び前記リッジ（１８）の第１アレイを前記電気接点（１
    ５）の第２アレイに対して押圧し、前記各凹状領域（２
    １）によって前記回路層（１４）の複数の部分を撓ませ
    る段階；から成ることを特徴とする方法。
JP8058414A 1995-02-27 1996-02-21 半導体ウエハ接触システムおよび半導体ウエハ接触方法 Pending JPH0980076A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/395,127 US5629630A (en) 1995-02-27 1995-02-27 Semiconductor wafer contact system and method for contacting a semiconductor wafer
US395127 1999-09-14

Publications (1)

Publication Number Publication Date
JPH0980076A true JPH0980076A (ja) 1997-03-28

Family

ID=23561812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8058414A Pending JPH0980076A (ja) 1995-02-27 1996-02-21 半導体ウエハ接触システムおよび半導体ウエハ接触方法

Country Status (3)

Country Link
US (1) US5629630A (ja)
JP (1) JPH0980076A (ja)
KR (1) KR100374732B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977629A (en) 1996-01-24 1999-11-02 Micron Technology, Inc. Condensed memory matrix
DE19654404A1 (de) * 1996-12-24 1998-06-25 Hewlett Packard Co Adaptationsvorrichtung zum elektrischen Test von Leiterplatten
JPH10260224A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 半導体検査装置及びこれを用いた検査方法
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US5973405A (en) * 1997-07-22 1999-10-26 Dytak Corporation Composite electrical contact structure and method for manufacturing the same
SG108210A1 (en) * 1998-06-19 2005-01-28 Advantest Corp Probe contactor formed by photolithography process
JP3662756B2 (ja) * 1999-01-11 2005-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション プローバ圧接装置及びプローバ圧接方法
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
JP2001077495A (ja) * 1999-09-02 2001-03-23 Fujitsu Ltd 電子部品用コンタクタ及び電子部品の試験方法
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays
US6879170B2 (en) * 2002-06-27 2005-04-12 Richard S. Norman Flexible connecting device for interfacing with a wafer
US7102371B1 (en) * 2004-05-19 2006-09-05 National Semiconductor Corporation Bilevel probe
US7279911B2 (en) * 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
US7538567B2 (en) 2006-07-12 2009-05-26 Touchdown Technologies, Inc. Probe card with balanced lateral force
KR100909966B1 (ko) * 2007-05-31 2009-07-29 삼성전자주식회사 멀티 프로브 카드 유니트 및 이를 구비한 프로브 검사 장치
JP5782498B2 (ja) * 2013-01-08 2015-09-24 本田技研工業株式会社 電流印加装置及び半導体素子の製造方法
CN104655885B (zh) * 2013-11-15 2018-01-05 本田技研工业株式会社 电流施加装置以及半导体元件的制造方法
JP5898243B2 (ja) * 2014-01-09 2016-04-06 本田技研工業株式会社 電流印加装置及び半導体素子の製造方法
US10451652B2 (en) * 2014-07-16 2019-10-22 Teradyne, Inc. Coaxial structure for transmission of signals in test equipment
US11604219B2 (en) 2020-12-15 2023-03-14 Teradyne, Inc. Automatic test equipement having fiber optic connections to remote servers
US11862901B2 (en) 2020-12-15 2024-01-02 Teradyne, Inc. Interposer
US12416685B2 (en) 2021-01-19 2025-09-16 Institute Of Flexible Electronics Technology Of Thu, Zhejiang Flexible probe for MicroLED defect detection and manufacturing method therefor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918383A (en) * 1987-01-20 1990-04-17 Huff Richard E Membrane probe with automatic contact scrub action
US4980637A (en) * 1988-03-01 1990-12-25 Hewlett-Packard Company Force delivery system for improved precision membrane probe
US4906920A (en) * 1988-10-11 1990-03-06 Hewlett-Packard Company Self-leveling membrane probe
US5070297A (en) * 1990-06-04 1991-12-03 Texas Instruments Incorporated Full wafer integrated circuit testing device
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
US5177438A (en) * 1991-08-02 1993-01-05 Motorola, Inc. Low resistance probe for semiconductor
US5264787A (en) * 1991-08-30 1993-11-23 Hughes Aircraft Company Rigid-flex circuits with raised features as IC test probes
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5180977A (en) * 1991-12-02 1993-01-19 Hoya Corporation Usa Membrane probe contact bump compliancy system

Also Published As

Publication number Publication date
KR960032664A (ko) 1996-09-17
US5629630A (en) 1997-05-13
KR100374732B1 (ko) 2003-05-12

Similar Documents

Publication Publication Date Title
US5629630A (en) Semiconductor wafer contact system and method for contacting a semiconductor wafer
US7227370B2 (en) Semiconductor inspection apparatus and manufacturing method of semiconductor device
EP1097617B1 (en) Interconnect assembly for printed circuit boards and method of fabrication
KR100430208B1 (ko) 시험조립체
US7656174B2 (en) Probe cassette, semiconductor inspection apparatus and manufacturing method of semiconductor device
EP0646800A1 (en) Probe for testing semi-conductor chips
JP2002116224A (ja) 多重チッププローブおよび汎用テスター接点組み合わせ部材およびその製造方法
US4623839A (en) Probe device for testing an integrated circuit
KR100393452B1 (ko) 반도체소자검사용 기판의 제조방법
JPH09274055A (ja) 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法
JPH06313788A (ja) 半導体チップテスト用ソケット
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP3051599B2 (ja) 半導体チップテスト用ソケット
JP2000171483A (ja) 半導体検査装置の製造方法
US7804312B2 (en) Silicon wafer for probe bonding and probe bonding method using thereof
JP3204146B2 (ja) コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置
JP2001201516A (ja) プローブ要素の製作方法及び装置並びに窪み形成装置
JPH1116961A (ja) 屈曲部を有する金属体およびその成形方法と前記金属体を用いたコンタクトプローブおよびその製造方法
JPH0823013A (ja) ウエハー用プローバ
JP3128200B2 (ja) 電子回路基板の検査方法
JPH09243663A (ja) コンタクトプローブ
JPH11163059A (ja) 集積回路用半導体薄板検査装置およびその検査方法
JP2000258493A (ja) 半導体素子検査装置
JPH0252257A (ja) プローブ装置
JPH0783076B2 (ja) 半導体チップテスト用ソケット

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050201