JPH098055A - ヘテロバイポーラ型半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
を有する半導体装置に関し、スループットを向上し、ベ
ース層を安定に保護する。 【構成】コレクタ層２２，２３上に形成された第二のII
I-Ｖ族化合物半導体からなるベース層２４と、ベース層
２４の側方に距離をおいて形成されたコレクタ電極３４
と、ベース層２４上に形成され、第二のIII-Ｖ族化合物
半導体よりも広いバンドギャップを有し且つＶ族元素と
して燐を含む第三のIII-Ｖ族化合物半導体から形成され
た第一及び第二のエミッタ層２５，２７と、第一及び第
二のエミッタ層２５の間に挟まれた第四のIII-Ｖ族化合
物半導体よりなるエミッタ保護層２６と、第二のエミッ
タ層２７上に形成されたIII-Ｖ族化合物半導体よりなる
第三のエミッタ層２８と、第三のエミッタ層２８上に形
成されたエミッタ電極３０とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ヘテロバイポーラ型半
導体装置に関し、より詳しくは、ヘテロ接合バイポーラ
トランジスタ（ＨＢＴ）を有する半導体装置及びその製
造方法に関する。

【０００２】

【従来の技術】ＨＢＴは、高速動作が可能であり、電流
駆動能力が高いため、マイクロ波デバイスや光通信用の
ドライバ等に応用が期待されている。ＨＢＴは、ベース
領域のバンドギャップよりも広いバンドギャップを有す
る半導体材料で形成されたエミッタ領域を有する。ベー
ス〜エミッタ接合を順バイアスすると、エミッタ領域中
の多数キャリアがベース領域に注入されるが、バンドギ
ャップの差によりベース領域中の多数キャリアがエミッ
タ領域に注入されにくい。このため、高い電流利得を期
待できる。

【０００３】図５は、従来のAlGaAs／GaAs系のＨＢＴを
示す。GaAs基板１上には、ｎ⁺ 型GaAsよりなるコレクタ
コンタクト層２、ｎ型GaAsよりなるコレクタ層３、ｐGa
Asよりなるベース層４、ｎ型AlGaAsよりなるエミッタ層
５、エミッタキャップ層６、キャップ層７が順に形成さ
れている。エミッタ層５、ベース層４及びコレクタ層３
が順に階段状にメサエッチングされており、エミッタ層
５、ベース層４及びコレクタ層３のそれぞれの上にエミ
ッタ電極８、ベース電極９及びコレクタ電極１０が形成
されている。

【０００４】ベース層９であるｐ型GaAsは表面再結合速
度が大きく、ベース層９を露出させると、その露出面に
電子がトラップされるので電流利得が減少する。従っ
て、電流利得の減少を防止するために、ベース層４を露
出させないことが好ましい。その対策として、エミッタ
層５とベース電極９の間の領域にエミッタ層５を薄く延
在させてその領域を覆うことが効果的である。その薄い
エミッタ層５は、ガードリング５ａ或いはベース保護層
とよばれる。

【０００５】そのガードリング５ａは１０〜１００nm程
度の厚さになると空乏化されてキャリアが殆ど存在しな
い状態になるので、エミッタ層５・ベース電極９間に電
流が流れることはない。しかし、ガードリング５ａを構
成するGaAsエミッタ層５の膜厚をエッチングによって１
０〜１００nm程度になるように制御することは難しく、
歩留りの低下や素子寿命の短縮化が問題となる。

【０００６】そこで、本出願人は、図６に示すような構
造のＨＢＴを平成６年７月２５日付けの出願において提
案している。そのＨＢＴの製造工程は次のようになる。
即ち、ｎ型InGaP よりなる薄いエミッタ層１１をベース
層４の上に形成した後に、さらにその上にｎ型GaAsより
なるエミッタ保護層１２、ｎ型InGaP よりなるエッチン
グストップ兼エミッタ層１３、ｎ型GaAsよりなるエミッ
タキャップ層１４、ｎ⁺ 型InGaAsよりなるキャップ層１
５を順に積層する。ついで、エミッタ電極８をマスクに
してキャップ層１５及びエミッタキャップ層１４をエッ
チャントを変えてエッチングし、それらの層をメサ形状
にする。それらのエッチャントは、エッチングストップ
兼エミッタ層１３をエッチングしないものを使用する。

【０００７】続いて、メサ形状のエミッタキャップ層１
４等をマスクにしてエッチングストップ兼エミッタ層１
３をエッチングしてこれをメサ形状にする。この場合、
エミッタ保護層１２をエッチングしないエッチャントを
使用する。ここでエミッタ保護層１２は、エミッタ層１
１の酸化を防止するために形成されている。これによ
り、メサ形状のエミッタキャップ層１４の両側の領域に
あるエミッタ層１１とエミッタ保護層１２は膜厚が変わ
ることなく残り、その領域においてそれらの層はガード
リングとして機能する。従って、このような構造のＨＢ
Ｔは、歩留りが向上し、且つ素子寿命が延びることにな
る。

【０００８】

【発明が解決しようとする課題】しかし、そのような工
程によれば、エミッタキャップ層１４とエッチングスト
プ層１３をそれぞれ個々にエチングするためにエッチャ
ントを換えなけらばならず、スループットが低下するき
らいがある。また、エミッタキャップ層１４とベース電
極９の間の領域で露出したエミッタ保護層１２がダメー
ジを受けると、エミッタ層１１が劣化してベース保護が
安定しなくなる。

【０００９】本発明はこのような問題に鑑みてなされた
ものであって、スループットを向上し、ベース層を安定
して保護できるヘテロバイポーラ型半導体装置及びその
製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記した課題は、図３
(b) に例示するように、化合物半導体基板２１と、前記
化合物半導体基板２１上に形成された第一のIII-Ｖ族化
合物半導体からなるコレクタ層２２，２３と、前記コレ
クタ層２２，２３上に形成された第二のIII-Ｖ族化合物
半導体からなるベース層２４と、ベース層２４の側方に
距離をおいて形成されたコレクタ電極３４と、前記ベー
ス層２４上に形成され、前記ベース層２４を構成する前
記第二のIII-Ｖ族化合物半導体よりも広いバンドギャッ
プを有し且つＶ族元素として燐を含む第三のIII-Ｖ族化
合物半導体から形成された第一のエミッタ層２５と、前
記第一のエミッタ層２５上に形成された第四のIII-Ｖ族
化合物半導体よりなるエミッタ保護層２６と、前記エミ
ッタ保護層２６上に形成され、前記ベース層２４を構成
する前記第二のIII-Ｖ族化合物半導体よりも広いバンド
ギャップを有し且つＶ族元素として燐を含む第五のIII-
Ｖ族化合物半導体から形成された第二のエミッタ層２７
と、前記第二のエミッタ層２７上に形成された第六のII
I-Ｖ族化合物半導体よりなるエミッタキャップ層２８
と、前記エミッタキャップ層２８上に形成されたキャッ
プ層２９と、前記キャップ層２９上に形成されたエミッ
タ電極３０と、前記エミッタキャップ層２８から側方に
離れた領域にある前記ベース層２４上に形成されたベー
ス電極３１Ａと、前記ベース電極３１Ａと前記エミッタ
キャップ層２８の間の領域にある前記ベース層２４上に
延在された前記第一及び第二のエミッタ層２５，２７と
前記エミッタ保護層２６からなるベース保護層とを有す
ることを特徴とするヘテロバイポーラ型半導体装置によ
って解決する。

【００１１】前記ベース層はGaAsからなり、前記第一及
び第二のエミッタ層はInGaP からなり、前記エミッタ保
護層はGaAs又はAlGaAsからなることを特徴とする。また
は、図１〜図３に例示するように、化合物半導体基板２
１上に第一のIII-Ｖ族化合物半導体からなるコレクタ層
２２を形成する工程と、前記コレクタ層２３上に第二の
III-Ｖ族化合物半導体からなるベース層２４を形成する
工程と、前記ベース層２４を構成する前記第二のIII-Ｖ
族化合物半導体よりも広いバンドギャップを有し且つＶ
族元素として燐を含む第三のIII-Ｖ族化合物半導体から
形成された第一のエミッタ層２５を前記ベース層２４上
に形成する工程と、前記第一のエミッタ層２５上に、第
四のIII-Ｖ族化合物半導体よりなるエミッタ保護層２６
を形成する工程と、前記エミッタ保護層２６上に、前記
ベース層２４を構成する前記第二のIII-Ｖ族化合物半導
体よりも広いバンドギャップを有し且つＶ族元素として
燐を含む第五のIII-Ｖ族化合物半導体から形成された第
二のエミッタ層２７を形成する工程と、前記第二のエミ
ッタ層２７上に第六のIII-Ｖ族化合物半導体からなるエ
ミッタキャップ層２８を形成する工程と、前記エミッタ
キャップ層２８上にキャップ層２９を形成する工程と、
前記キャップ層２９上にエミッタ電極３０を形成する工
程と、前記エミッタ電極３０をマスクに使用し且つ前記
第二のエミッタ層２７をエッチングストップ層に使用し
てエミッタキャップ層２８をエッチングして前記エミッ
タ電極３０の下方に残存させる工程と、前記エミッタ電
極３０の上面及び側面、前記エミッタキャップ層２８の
側面及び前記第二のエミッタ層２７の上面に絶縁膜４０
を形成する工程と、前記絶縁膜４０を異方性エッチング
して、前記エミッタ電極３０の側面と前記エミッタ電極
３０の下方に前記絶縁膜４０を残す工程と、前記エミッ
タ電極３０上と前記絶縁膜４０の側方に金属材料を堆積
して、前記絶縁膜４０の側方で前記ベース層２４に電気
的に接続されるベース電極３１Ａを形成する工程とを有
することを特徴とするヘテロバイポーラ型半導体装置の
製造方法により解決する。

【００１２】または、前記ベース電極３０は、前記絶縁
膜４０をマスクに使用して、前記第二のエミッタ層２７
又はエミッタ保護膜２６又は第一のエミッタ層２５まで
をエッチングして前記エミッタ電極３０及び前記絶縁膜
４０の下方にのみ選択的に残存させる工程の後に前記ベ
ース電極３１Ａとなる前記金属材料３１が堆積されるこ
とを特徴とする。

【００１３】

【作 用】本発明によれば、エミッタ領域とベース電極
の間の領域において、ベース層上の第一のエミッタ層を
ベース保護層として兼用するとともに、第一のエミッタ
層を覆うエミッタ保護膜の上でエッチストップ層として
機能する第二のエミッタ層をパターニングせずに残して
いるので、ベース層表面での表面再結合を抑制するとと
もに、エッチングストップ層をパターニングする工程が
省略でき、スループットが向上する。

【００１４】また、ベース層を保護する領域において、
第一及び第二のエミッタ層の間に形成されるエミッタ保
護層が露出しないので、エミッタ保護膜にダメージが入
ったり、オーバーエッチングが生じることがなくなる。
さらに、エミッタ領域とベース電極の間の領域におい
て、ベース保護層となるエミッタ層の中にエミッタ保護
層を挟むようにしたので、ベース保護が安定して長期に
わたり安定した電流利得が得られる。

【００１５】

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （第１実施例）図１〜３は本発明の第１実施例のＨＢＴ
の製造工程を示す断面図である。まず、図１(a) に示す
ように、GaAsよりなる半絶縁基板２１の上に、GaAsより
なるｎ⁺ 型コレクタコンタクト層２２、GaAsよりなるノ
ンドープのコレクタ層２３、GaAsよるなるｐ⁺ 型ベース
層２４、InGaP よりなる第一のｎ型エミッタ層２５、Ga
Asよりなるｎ型エミッタ保護層２６、InGaP よりなる第
二のｎ型エミッタ層２７、GaAsよりなるエミッタキャッ
プ層２８、InGaAsからなるｎ⁺ 型キャップ層２９がそれ
ぞれＭＯＣＶＤ法により順に成長されている。

【００１６】コレクタコンタクト層２２は３×１０¹⁸cm
^-3の不純物濃度、５００nmの厚さ、コレクタ層２３はノ
ンドープであって４５０nmの厚さ、ベース層２４は４×
¹⁹cm ^-3の不純物濃度、７０nmの厚さ、第一のｎ型エミッ
タ層２５は３×１０¹⁷cm^-3の不純物濃度、３０nmの厚
さ、エミッタ保護層２６は３×１０^{1 7} cm^{- 3} の不純物
濃度、５nmの厚さ、第二のｎ型エミッタ層２７は３×１
０¹⁷cm^-3の不純物濃度、１０nmの厚さをそれぞれ有して
いる。また、エミッタキャップ層２８は、３００nmの厚
さを有し、その下側半分の層の不純物濃度が３×１０¹⁷
cm^-3、上側半分の層の不純物濃度が３×１０¹⁸cm^-3に形
成され、さらに、キャップ層２９は、不純物濃度３×１
０¹⁸cm^-3、膜厚１００nmに形成されている。

【００１７】この状態で、キャップ層２９の表面にスパ
ッタリングにより膜厚４００nmの WSi層を堆積した後
に、 WSi層（不図示）のエミッタ領域をレジストパター
ン（不図示）で覆い、ＣＦ₄ とＯ₂ の混合ガスを用いて
WSi層を異方性エッチングし、エミッタ領域に残った W
Si層をエミッタ電極３０とする。この後に、レジストパ
ターンを除去する。

【００１８】次に、図１(b) に示すように、エミッタ電
極３０をマスクに使用してキャップ層２９をウェットエ
ッチングする。エッチャントとしてはＨ₃ ＰＯ₄ 及びＨ
₂ Ｏの混合液を使用する。続いて、エミッタキャップ層
２８を等方性ドライエッチングする。この場合のエッチ
ングガスは、InGaP よりなる第二のｎ型エミッタ層２７
の除去を防止するためにＣＦ₄ とＳｉＣｌ₄ の混合ガス
を使用している。

【００１９】この結果、キャップ層２９とエミッタキャ
ップ層２８は、エミッタ領域にメサ状に残存する。その
後にＣＶＤ法によって、エミッタ電極３０、キャップ層
２９、エミッタキャップ層２８及び第二のｎ型エミッタ
層２７の表面に沿って窒化シリコン(SiN）膜を１００nm
の厚さに形成する。

【００２０】次に、図１(c) に示すように、ＣＦ₄ とＣ
ＨＦ₃ の混合ガスを使用して反応性イオンエッチングに
より SiN膜４０を垂直方向にエッチングして、エミッタ
電極３０の直下とエミッタ電極３０の周囲及びその直下
の領域にのみ SiN膜４０を選択的に残す。これによりIn
GaP よりなる第二のｎ型エミッタ層２７の一部が露出す
るので、図２(a) に示すように、 SiN膜４０及びエミッ
タ電極３０に覆われない領域の第二のｎ型エミッタ層２
７をＨＣｌによりエッチングしてその下のエミッタ保護
膜２６を露出させる。この際、第二のｎ型エミッタ層２
７がサイドエチングされてSiN膜４０の縁から内側に後
退する。

【００２１】次に、図２(b) に示すように、蒸着により
Pd、Zn、Pt、Auをそれぞれ２０nm、２０nm、４０nm、８
０nmずつ順に堆積して第一の多層金属膜３１とする。こ
の場合、 SiN膜４０の縁部により第二のｎ型ミッタ層２
７と第一の多層金属膜３１の接触が妨げられる。次に、
図２(c) に示すように、エミッタ電極３０からベース領
域に至る領域をレジストパターン３２で覆った後に、レ
ジストパターン３２に覆われない第一の多層金属膜３１
をアルゴンを用いたイオンミリングにより除去し、残っ
た第一の多層金属膜３１をベース電極３１Ａとする。

【００２２】続いて、レジストパターン３２に覆われな
い領域にあるGaAsよりなるエミッタ保護膜２６をＨ₃ Ｐ
Ｏ₄ 、Ｈ₂ Ｏ₂ 及びＨ₂ Ｏの混合液で除去し、また、そ
の下のInGaP よりなる第一のｎ型エミッタ層２４をＨＣ
ｌ及びＨ₃ ＰＯ₄ の混合液で除去し、さらにGaAsよりな
るベース層２４からコレクタ層２３の上部１００nm程度
までをＨ₃ ＰＯ₄ 、Ｈ₂ Ｏ₂ 及びＨ₂ Ｏの混合液で除去
する。この後にレジストパターン３２を除去する。

【００２３】次に、図３(a) に示すように、全体に再び
レジスト３３を塗布し、これを露光、現像してベース層
２４から間隔をおいコレクタ層２３の上に窓３３ａを形
成する。そして、窓３３ａから露出したコレクタ層２３
をＨ₃ ＰＯ₄ 、Ｈ₂ Ｏ₂ 及びＨ₂ Ｏの混合液で完全に除
去する。この結果、窓３３ａからはコレクタコンタクト
層２２が露出する。

【００２４】ついで、膜厚３０nmのAuGeと膜厚１０nmの
Niと膜厚３００nmのAuからなる第二の多層金属膜３４を
全体に蒸着し、続いて図３(b) に示すように、レジスト
３３を除去してリフトオフ法によりコレクタコンタクト
層２２の上にのみ第二の多層金属膜３４を残し、これを
コレクタ電極３４Ａとする。次に、窒素雰囲気中で３５
０℃の温度で１５分間、熱処理をする。これによりコレ
クタ電極３４Ａとその下のコレクタコンタクト層２２と
の境界近傍が合金化され、コレクタ電極３４Ａとコレク
タコンタクト層２２がオーミック接触し、これと同時
に、ベース電極３１Ａからベース層２４に達する金属反
応領域３５が形成され、ベース層とベース電極がオーミ
ック接触することになる。

【００２５】この場合、エミッタ保護膜２６によって第
一のｎ型エミッタ層２６の表面の酸化が防止されるの
で、第一のｎ型エミッタ層２５の酸化により導電性の酸
化インジウムが形成されることはない。また、第二のｎ
型エミッタ層２６が露出してその表面に酸化インジウム
が形成されるおそれがあるが、第二のｎ型エミッタ層２
７はベース電極３１Ａから離れるのでベース電極３１Ａ
とエミッタキャップ層２８が電気的に接続することはな
い。

【００２６】この場合、エミッタキャップ層２８とベー
ス電極３１Ａの間の領域に存在する第二のｎ型エミッタ
層２７とエミッタ保護層２６と第一のｎ型エミッタ層２
５を構成するInGaP 層／GaAs層／InGaP 層は、図２(c)
に示すようにベース層２４を保護するベース保護層ＧＲ
となる。これによりＨＢＴの基本的な構造の形成が終了
する。

【００２７】以上の工程において、ベース保護層の最上
部を構成する第二のｎ型エミッタ層２７をエッチングス
トップ層としているのでベース保護層の厚さの制御が容
易となり、歩留りが向上する。しかも、エッチングスト
ップ層として機能する第二のｎ型エミッタ層２７をエミ
ッタ領域とベース電極３１Ａの間に残したので、 SiN膜
４０を形成する前に第二のｎ型エミッタ層２７を除去す
る工程を不要にでき、スループットが向上する。

【００２８】なお、エミッタ領域とベース電極３１Ａの
間にある第二のｎ型エミッタ層２７をエッチングしよう
とすると、エッチャントがエミッタ保護層２６を通して
第一のｎ型エミッタ層２５もエッチングされるおそれが
ある。また、第一のｎ型エミッタ層２５とエミッタ保護
膜２６は、それぞれ３０nm、５nmと極めて薄いのでエミ
ッタ領域とベース電極３１Ａの間では空乏化し、ベース
電極３１Ａとエミッタキャップ層２８は電気的に接続さ
れない。

【００２９】また、上記工程により形成されたＨＢＴの
信頼度調査をしたところ次のような結果が得られた。上
記ＨＢＴを２５０℃の雰囲気中でエミッタ電流密度を６
×１０⁴ cm^-3と一定にして電流利得の経時変化を調べた
ところ、５００時間以上の寿命がある。ここで周囲温度
が２５０℃では接合温度が３００℃を越えるが、このよ
うな過酷な条件で安定なＨＢＴは十分な信頼性があるこ
とを示している。 （第２実施例）第１実施例のベース電極３１Ａは、第二
のｎ型エミッタ層２７が除去された領域にあるエミッタ
保護層２５の上に形成しているが、図４(a) 〜(c) に示
すように、第二のｎ型エミッタ層２７に直に接触させて
もよいし、第一のｎ型エミッタ層２５やベース層２４に
接触させてもよい。

【００３０】第二のｎ型エミッタ層２７の上にベース電
極３１Ａを形成する場合には、第一エミッタ２５と保護
層２６と第二エミッタ層２７の総厚は４５nmと極めて薄
いために全体が空乏化しているので、第一エミッタ層２
５とエミッタ保護層２６と第二エミッタ層２７を介して
ベース電極３１Ａからエミッタキャップ層２８に電流が
流れることはない。 （その他の実施例）上記した実施例ではPd／Zn／Pt／Au
をベース電極３１Ａに用いたが、これ以外の非金系材
料、例えばPt／Ti／Pt／Au或いはTi／Pt／Auを用いても
よい。

【００３１】また、上記したベース電極３１Ａの下のベ
ース電極反応層３５は、InGaP の第一及び第二のｎ型エ
ミッタ層２５，２７を通過してベース層２４まで形成さ
れているが、例えばInGaP よりなる第一のｎ型エミッタ
層２５の途中で金属との反応を停止させ、ベース電極反
応層３５とベース層２４の間に正孔がトンネルできる程
度の薄いInGaP 層を残すようにしてもよい。

【００３２】さらに、上記したＨＢＴは、ｎｐｎ接合型
としたがｐｎｐ接合型を採用してもよい。上記したサイ
ドウォールは SiN膜から形成したが、SiO₂のような他の
絶縁材料を用いてもよいし、特にサイドウォールを形成
しなくてもよい。コレクタ層はｉ型でなく、ｎ型又はｐ
型の導電型としてもよい。なお、コレクタ構造は実施例
に限定されない。

【００３３】上記した実施例では、ベース層をGaAsとし
ているが、この場合、エミッタ保護層２６をAlGaAs、エ
ミッタ層２５，２７をAlInGaP で形成してもよい。また
ベース層をInGaAsにより形成する場合には、エミッタ保
護層２６をGaAsのようなInを含まない材料、エミッタ層
２５，２７をInP で形成してもよい。なお、第一のエミ
ッタ層とエミッタ保護層の材料は格子整合するものを選
択するのが望ましい。

【００３４】

【発明の効果】以上述べたように本発明によれば、エミ
ッタ領域とベース電極の間の領域において、ベース層上
の第一のエミッタ層をベース保護層として兼用するとと
もに、第一のエミッタ層をおおうエミッタ保護膜の上で
エッチストップ層として機能する第二のエミッタ層をパ
ターニングせずに残しているので、ベース層表面での表
面再結合を抑制するとともに、エッチングストップ層を
パターニングする工程が省略でき、スループットを向上
できる。

【００３５】また、ベース層を保護する領域において、
第一及び第二のエミッタ層の間に形成されるエミッタ保
護層が露出しないので、エミッタ保護膜にダメージが入
ったり、オーバーエッチングが生じることを防止でき
る。さらに、エミッタ領域とベース電極の間の領域にお
いて、ベース保護層となるエミッタ層の間にエミッタ保
護層を挟むようにしているので、ベース保護が安定して
長期にわたり安定した電流利得を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１実施例のＨＢＴの製造工程を示す
断面図（その１）である。

【図２】本発明の第１実施例のＨＢＴの製造工程を示す
断面図（その２）である。

【図３】本発明の第１実施例のＨＢＴの製造工程を示す
断面図（その３）である。

【図４】本発明の第２実施例のＨＢＴの構造を示す断面
図である。

【図５】従来のＨＢＴの一例を示す断面図である。

【図６】先願に係るＨＢＴの一例を示す断面図である。

【符号の説明】

２１ 基板（化合物半導体基板） ２２ コレクタコンタクト層 ２３ コレクタ層 ２４ ベース層 ２５ 第一のエミッタ層 ２６ エミッタ保護層 ２７ 第二のエミッタ層 ２８ エミッタキャップ層 ２９ キャップ層 ３０ エミッタ電極 ３１Ａ ベース電極 ３４Ａ コレクタ電極 ＧＲ ベース保護層（ガードリング）

Claims (4)

【特許請求の範囲】
1. 【請求項１】化合物半導体基板と、 前記化合物半導体基板上に形成された第一のIII-Ｖ族化
   合物半導体からなるコレクタ層と、 前記コレクタ層上に形成された第二のIII-Ｖ族化合物半
   導体からなるベース層と、 ベース層の側方に距離をおいて形成されたコレクタ電極
   と、 前記ベース層上に形成され、前記ベース層を構成する前
   記第二のIII-Ｖ族化合物半導体よりも広いバンドギャッ
   プを有し且つＶ族元素として燐を含む第三のIII-Ｖ族化
   合物半導体から形成された第一のエミッタ層と、 前記第一のエミッタ層上に形成された第四のIII-Ｖ族化
   合物半導体よりなるエミッタ保護層と、 前記エミッタ保護層上に形成され、前記ベース層を構成
   する前記第二のIII-Ｖ族化合物半導体よりも広いバンド
   ギャップを有し且つＶ族元素として燐を含む第五のIII-
   Ｖ族化合物半導体から形成された第二のエミッタ層と、 前記第二のエミッタ層上に形成された第六のIII-Ｖ族化
   合物半導体よりなるエミッタキャップ層と、 前記エミッタキャップ層上に形成されたエミッタ電極
   と、 前記エミッタキャップ層から側方に離れた領域にある前
   記ベース層上に形成されたベース電極と、 前記ベース電極と前記エミッタキャップ層の間の領域に
   ある前記ベース層上に延在された前記第一及び第二のエ
   ミッタ層と前記エミッタ保護層からなるベース保護層と
   を有することを特徴とするヘテロバイポーラ型半導体装
   置。
2. 【請求項２】前記ベース層はGaAsからなり、前記第一及
   び第二のエミッタ層はInGaP からなり、前記エミッタ保
   護層はGaAs又はAlGaAsからなることを特徴とする請求項
   １記載のヘテロバイポーラ型半導体装置。
3. 【請求項３】化合物半導体基板上に第一のIII-Ｖ族化合
   物半導体からなるコレクタ層を形成する工程と、 前記コレクタ層上に第二のIII-Ｖ族化合物半導体からな
   るベース層を形成する工程と、 前記ベース層を構成する前記第二のIII-Ｖ族化合物半導
   体よりも広いバンドギャップを有し且つＶ族元素として
   燐を含む第三のIII-Ｖ族化合物半導体から形成された第
   一のエミッタ層を前記ベース層上に形成する工程と、 前記第一のエミッタ層上に、第四のIII-Ｖ族化合物半導
   体よりなるエミッタ保護層を形成する工程と、 前記エミッタ保護層上に、前記ベース層を構成する前記
   第二のIII-Ｖ族化合物半導体よりも広いバンドギャップ
   を有し且つＶ族元素として燐を含む第五のIII-Ｖ族化合
   物半導体から形成された第二のエミッタ層を形成する工
   程と、 前記第二のエミッタ層上に、第六のIII-Ｖ族化合物半導
   体からなるエミッタキャップ層を形成する工程と、 前記エミッタキャップ層上にエミッタ電極を形成する工
   程と、 前記エミッタ電極をマスクに使用して且つ前記第二のエ
   ミッタ層２７をエッチングストップ層に使用してエミッ
   タキャップ層をエッチングして前記エミッタ電極の下方
   に残存させる工程と、 前記エミッタ電極の上面及び側面、前記エミッタキャッ
   プ層の側面及び前記第二のエミッタ層の上面に絶縁膜を
   形成する工程と、 前記絶縁膜を異方性エッチングして、前記エミッタ電極
   の側面と前記エミッタ電極の下方に前記絶縁膜を残す工
   程と、 前記エミッタ電極上と前記絶縁膜の側方に金属材料を堆
   積して、前記絶縁膜の側方で前記ベース層に電気的に接
   続されるベース電極を形成する工程とを有することを特
   徴とするヘテロバイポーラ型半導体装置の製造方法。
4. 【請求項４】前記ベース電極は、前記絶縁膜をマスクに
   使用して、前記第二のエミッタ層又はエミッタ保護膜又
   は第一のエミッタ層までをエッチングして前記エミッタ
   電極及び前記絶縁膜の下方にのみ選択的に残存させる工
   程の後に前記ベース電極となる前記金属材料が堆積され
   ることを特徴とする請求項３記載のヘテロバイポーラ型
   半導体装置の製造方法。