JPH098092A - Mis型トランジスタモニター - Google Patents
Mis型トランジスタモニターInfo
- Publication number
- JPH098092A JPH098092A JP15758595A JP15758595A JPH098092A JP H098092 A JPH098092 A JP H098092A JP 15758595 A JP15758595 A JP 15758595A JP 15758595 A JP15758595 A JP 15758595A JP H098092 A JPH098092 A JP H098092A
- Authority
- JP
- Japan
- Prior art keywords
- mis
- semiconductor substrate
- type transistor
- gate electrode
- transistor monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 製品となるMIS型トランジスタの特性を忠
実に反映できるMIS型トランジスタモニターを提供す
ること。 【構成】 本発明は、シリコン等から成る半導体基板の
表面における大部分の領域に設けられた複数のMIS型
トランジスタの特性を測定するため、この半導体基板の
表面における微少な領域に設けられたMIS型トランジ
スタモニター1であり、この半導体基板の微少な領域に
おいて絶縁層を介して設けられるゲート電極に、外部か
らゲート電極4を介して絶縁層4’へ向かう電荷を逃が
すための配線6を接続する構成となっている。
実に反映できるMIS型トランジスタモニターを提供す
ること。 【構成】 本発明は、シリコン等から成る半導体基板の
表面における大部分の領域に設けられた複数のMIS型
トランジスタの特性を測定するため、この半導体基板の
表面における微少な領域に設けられたMIS型トランジ
スタモニター1であり、この半導体基板の微少な領域に
おいて絶縁層を介して設けられるゲート電極に、外部か
らゲート電極4を介して絶縁層4’へ向かう電荷を逃が
すための配線6を接続する構成となっている。
Description
【0001】
【産業上の利用分野】本発明は、半導体基板に複数設け
られるMIS型トランジスタの特性を測定するため、同
じ半導体基板の所定位置に設けられたMIS型トランジ
スタモニターに関する。
られるMIS型トランジスタの特性を測定するため、同
じ半導体基板の所定位置に設けられたMIS型トランジ
スタモニターに関する。
【0002】
【従来の技術】従来、半導体基板を用いてトランジスタ
等のデバイスを製造する場合には、同一工程でトランジ
スタモニターを製造しておき、このトランジスタモニタ
ーによるポテンシャル管理を行って製品の良否等の判断
を行っている。
等のデバイスを製造する場合には、同一工程でトランジ
スタモニターを製造しておき、このトランジスタモニタ
ーによるポテンシャル管理を行って製品の良否等の判断
を行っている。
【0003】例えば、MOS型トランジスタやMNOS
型トランジスタ等から成るMIS型トランジスタを製造
する場合には、同一の半導体基板上にこれらのMIS型
トランジスタと同一の工程によってMIS型トランジス
タモニターを製造しておき、このMIS型トランジスタ
モニターのしきい値電圧を測定することによって、製品
となるMIS型トランジスタの特性評価を行う。このた
め、半導体基板表面の大部分の領域には製品となる複数
のMIS型トランジスタが製造されており、MIS型ト
ランジスタモニターは同一半導体基板表面の微少領域に
測定に必要な数だけ設けられている。
型トランジスタ等から成るMIS型トランジスタを製造
する場合には、同一の半導体基板上にこれらのMIS型
トランジスタと同一の工程によってMIS型トランジス
タモニターを製造しておき、このMIS型トランジスタ
モニターのしきい値電圧を測定することによって、製品
となるMIS型トランジスタの特性評価を行う。このた
め、半導体基板表面の大部分の領域には製品となる複数
のMIS型トランジスタが製造されており、MIS型ト
ランジスタモニターは同一半導体基板表面の微少領域に
測定に必要な数だけ設けられている。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体基板を用いたMIS型トランジスタモニター
においては、静電気や種々のダメージにより、ゲート電
極を形成する膜の表面やゲート電極の表面に電荷が蓄積
(チャージアップ)し、これが絶縁層へ注入することに
よるポテンシャルシフトが発生してしまう。
うな半導体基板を用いたMIS型トランジスタモニター
においては、静電気や種々のダメージにより、ゲート電
極を形成する膜の表面やゲート電極の表面に電荷が蓄積
(チャージアップ)し、これが絶縁層へ注入することに
よるポテンシャルシフトが発生してしまう。
【0005】特に、MIS型トランジスタモニターで
は、ゲート電極に接続されるアルミニウム等の電極パッ
ドの面積が、ポリシリコン等から成るゲート配線の面積
に比べて非常に大きいため、いわゆるアンテナ効果によ
りゲート電極へのチャージアップが起こりやすい。一
方、製品となるMIS型トランジスタでは、半導体基板
の大部分に形成されていることから、電極パッドとゲー
ト配線との面積比がMIS型トランジスタモニターと比
べてはるかに小さいため、ゲート電極へのチャージアッ
プが発生しにくい。
は、ゲート電極に接続されるアルミニウム等の電極パッ
ドの面積が、ポリシリコン等から成るゲート配線の面積
に比べて非常に大きいため、いわゆるアンテナ効果によ
りゲート電極へのチャージアップが起こりやすい。一
方、製品となるMIS型トランジスタでは、半導体基板
の大部分に形成されていることから、電極パッドとゲー
ト配線との面積比がMIS型トランジスタモニターと比
べてはるかに小さいため、ゲート電極へのチャージアッ
プが発生しにくい。
【0006】このように、同一の工程を経て製造されて
いるMIS型トランジスタおよびMIS型トランジスタ
モニターであっても、その構造上の違いによってゲート
電極へのチャージアップおよび絶縁層への電荷注入の状
態が異なってしまう。つまり、MIS型トランジスタモ
ニターを用いて特性評価を行おうとした場合、そのチャ
ージアップに起因するポテンシャルシフトによって製品
であるMIS型トランジスタとの間で特性不整合が生
じ、正確な測定が困難となり、MIS型トランジスタの
評価に対して悪影響を与えることになる。
いるMIS型トランジスタおよびMIS型トランジスタ
モニターであっても、その構造上の違いによってゲート
電極へのチャージアップおよび絶縁層への電荷注入の状
態が異なってしまう。つまり、MIS型トランジスタモ
ニターを用いて特性評価を行おうとした場合、そのチャ
ージアップに起因するポテンシャルシフトによって製品
であるMIS型トランジスタとの間で特性不整合が生
じ、正確な測定が困難となり、MIS型トランジスタの
評価に対して悪影響を与えることになる。
【0007】よって、本発明は製品となるMIS型トラ
ンジスタの特性を忠実に反映できるMIS型トランジス
タモニターを提供することを目的とする。
ンジスタの特性を忠実に反映できるMIS型トランジス
タモニターを提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は、上記の目的を
達成するために成されたMIS型トランジスタモニター
である。すなわち、本発明は、半導体基板の表面におけ
る大部分の領域に設けられた複数のMIS型トランジス
タの特性を測定するため、この半導体基板の表面におけ
る微少な領域に設けられたMIS型トランジスタモニタ
ーであり、この半導体基板の微少な領域において絶縁層
を介して設けられるゲート電極に、外部からゲート電極
を介して絶縁層へ向かう電荷を逃がすための配線を接続
する構成となっている。
達成するために成されたMIS型トランジスタモニター
である。すなわち、本発明は、半導体基板の表面におけ
る大部分の領域に設けられた複数のMIS型トランジス
タの特性を測定するため、この半導体基板の表面におけ
る微少な領域に設けられたMIS型トランジスタモニタ
ーであり、この半導体基板の微少な領域において絶縁層
を介して設けられるゲート電極に、外部からゲート電極
を介して絶縁層へ向かう電荷を逃がすための配線を接続
する構成となっている。
【0009】
【作用】本発明のMIS型トランジスタモニターでは、
半導体基板の微少な領域において絶縁層を介して設けら
れるゲート電極に、外部からゲート電極を介して絶縁層
へ向かう電荷を逃がすための配線が接続されているた
め、製造の際に発生する静電気やダメージ等によってゲ
ート電極へのチャージアップが発生しても、絶縁層へこ
のチャージアップによる電荷が注入される前に、接続さ
れた配線を介してこの電荷が外部へ逃げる状態となる。
半導体基板の微少な領域において絶縁層を介して設けら
れるゲート電極に、外部からゲート電極を介して絶縁層
へ向かう電荷を逃がすための配線が接続されているた
め、製造の際に発生する静電気やダメージ等によってゲ
ート電極へのチャージアップが発生しても、絶縁層へこ
のチャージアップによる電荷が注入される前に、接続さ
れた配線を介してこの電荷が外部へ逃げる状態となる。
【0010】
【実施例】以下に、本発明のMIS型トランジスタモニ
ターにおける実施例を図に基づいて説明する。図1は、
本発明のMIS型トランジスタモニターを説明する概念
図である。このMIS型トランジスタモニター1は、シ
リコン等から成る半導体基板の表面における大部分の領
域に設けられた製品となる複数のMIS型トランジスタ
と同一工程によって製造されているものであり、半導体
基板の微少な領域に適宜設けられている。
ターにおける実施例を図に基づいて説明する。図1は、
本発明のMIS型トランジスタモニターを説明する概念
図である。このMIS型トランジスタモニター1は、シ
リコン等から成る半導体基板の表面における大部分の領
域に設けられた製品となる複数のMIS型トランジスタ
と同一工程によって製造されているものであり、半導体
基板の微少な領域に適宜設けられている。
【0011】このMIS型トランジスタモニター1にお
いては、例えば、ゲート電極4と接続される配線6を電
極パッドと接続するとともにシリコン等から成る半導体
基板にもコンタクトしてある。この状態でチャージアッ
プによるチャージアップ電荷(図中矢印参照)が、ゲ
ート電極4を介して絶縁層へ流れ込むためには、絶縁層
4’のポテンシャルバリアを越えるだけのエネルギーを
持っている必要がある(図中矢印参照)。
いては、例えば、ゲート電極4と接続される配線6を電
極パッドと接続するとともにシリコン等から成る半導体
基板にもコンタクトしてある。この状態でチャージアッ
プによるチャージアップ電荷(図中矢印参照)が、ゲ
ート電極4を介して絶縁層へ流れ込むためには、絶縁層
4’のポテンシャルバリアを越えるだけのエネルギーを
持っている必要がある(図中矢印参照)。
【0012】一方、ゲート電極4から配線6および半導
体基板に設けられたコンタクトを介して半導体基板へ向
かうチャージアップ電荷(図中矢印参照)において
は、先のような絶縁層4’によるポテンシャルバリアが
無いので容易に半導体基板内へ流れ込むことができる
(図中矢印参照)。
体基板に設けられたコンタクトを介して半導体基板へ向
かうチャージアップ電荷(図中矢印参照)において
は、先のような絶縁層4’によるポテンシャルバリアが
無いので容易に半導体基板内へ流れ込むことができる
(図中矢印参照)。
【0013】つまり、本発明のMIS型トランジスタモ
ニター1においては、チャージアップの発生により電極
パッドからゲート電極4へチャージアップ電荷が流れ込
んできても、そのほとんどは絶縁層4’へ注入されるこ
となく配線6を介して半導体基板側へ逃げていくことに
なる。
ニター1においては、チャージアップの発生により電極
パッドからゲート電極4へチャージアップ電荷が流れ込
んできても、そのほとんどは絶縁層4’へ注入されるこ
となく配線6を介して半導体基板側へ逃げていくことに
なる。
【0014】先に説明したように、製品となるMIS型
トランジスタは半導体基板の大部分の領域に形成されて
いることから、電極パッドとゲート配線との面積比がM
IS型トランジスタモニター1と比べてはるかに小さ
く、ゲート電極へのチャージアップが発生しにくい。こ
のため、MIS型トランジスタモニター1を本発明のよ
うな構造にすることによって、いずれの絶縁層にもチャ
ージアップ電荷が注入されないことになり、これに起因
するポテンシャルシフトの発生を抑制できることにな
る。つまり、本発明のMIS型トランジスタモニター1
においては、製品となるMIS型トランジスタの特性を
十分に反映できる構造となり、的確な製品評価を実現で
きるようになる。
トランジスタは半導体基板の大部分の領域に形成されて
いることから、電極パッドとゲート配線との面積比がM
IS型トランジスタモニター1と比べてはるかに小さ
く、ゲート電極へのチャージアップが発生しにくい。こ
のため、MIS型トランジスタモニター1を本発明のよ
うな構造にすることによって、いずれの絶縁層にもチャ
ージアップ電荷が注入されないことになり、これに起因
するポテンシャルシフトの発生を抑制できることにな
る。つまり、本発明のMIS型トランジスタモニター1
においては、製品となるMIS型トランジスタの特性を
十分に反映できる構造となり、的確な製品評価を実現で
きるようになる。
【0015】次に、本発明のMIS型トランジスタモニ
ターにおける具体例を説明する。図2は、本発明のMI
S型トランジスタモニターの具体例を説明する模式断面
図(その1)である。
ターにおける具体例を説明する。図2は、本発明のMI
S型トランジスタモニターの具体例を説明する模式断面
図(その1)である。
【0016】すなわち、この具体例(その1)における
MIS型トランジスタモニター1は、主としてN型から
成る半導体基板10に形成したNチャネル型から成るも
のである。このMIS型トランジスタモニター1は、半
導体基板10に設けられた高濃度のN型拡散層2’に接
続されるソース電極2と、高濃度のN型拡散層3’に接
続されるドレイン電極3と、これら高濃度N型拡散層
2’、3’の間における半導体基板10上に形成された
酸化シリコン膜等の絶縁層4’を介して接続されるゲー
ト電極4とを備えるとともに、このゲート電極4から半
導体基板10に設けられたP型の拡散層5へ接続される
配線6を備えている。
MIS型トランジスタモニター1は、主としてN型から
成る半導体基板10に形成したNチャネル型から成るも
のである。このMIS型トランジスタモニター1は、半
導体基板10に設けられた高濃度のN型拡散層2’に接
続されるソース電極2と、高濃度のN型拡散層3’に接
続されるドレイン電極3と、これら高濃度N型拡散層
2’、3’の間における半導体基板10上に形成された
酸化シリコン膜等の絶縁層4’を介して接続されるゲー
ト電極4とを備えるとともに、このゲート電極4から半
導体基板10に設けられたP型の拡散層5へ接続される
配線6を備えている。
【0017】また、この配線6においては、図1に示す
チャージアップ電荷をなるべく早く半導体基板10へ逃
がすために、多結晶シリコンより伝搬遅延の少ないアル
ミニウム等から成る金属材料を用いるようにする。
チャージアップ電荷をなるべく早く半導体基板10へ逃
がすために、多結晶シリコンより伝搬遅延の少ないアル
ミニウム等から成る金属材料を用いるようにする。
【0018】MIS型トランジスタモニター1は、いわ
ゆるアンテナ効果により製品となるMIS型トランジス
タと比べてチャージアップが生じやすい状態となってい
るが、このような構造にすることで、MIS型トランジ
スタモニター1に対してチャージアップが発生しても、
そのチャージアップ電荷が絶縁層4’に注入される前に
配線6を介して半導体基板10へ逃げる状態となる。つ
まり、絶縁層4’へのチャージアップ電荷注入を防止で
きるようになり、製品となるMIS型トランジスタとの
特性の整合を図ることが可能となる。
ゆるアンテナ効果により製品となるMIS型トランジス
タと比べてチャージアップが生じやすい状態となってい
るが、このような構造にすることで、MIS型トランジ
スタモニター1に対してチャージアップが発生しても、
そのチャージアップ電荷が絶縁層4’に注入される前に
配線6を介して半導体基板10へ逃げる状態となる。つ
まり、絶縁層4’へのチャージアップ電荷注入を防止で
きるようになり、製品となるMIS型トランジスタとの
特性の整合を図ることが可能となる。
【0019】このMIS型トランジスタモニター1を用
いて特性測定を行う場合には、例えば、半導体基板10
に対して+15(V)の電圧を印加した状態で、ゲート
電極4に対して−15〜+15(V)の電圧を加え、こ
の際のソース電極2およびドレイン電極3間の電流およ
び電圧特性等を測定する。
いて特性測定を行う場合には、例えば、半導体基板10
に対して+15(V)の電圧を印加した状態で、ゲート
電極4に対して−15〜+15(V)の電圧を加え、こ
の際のソース電極2およびドレイン電極3間の電流およ
び電圧特性等を測定する。
【0020】特性測定を行う場合には、配線6に対して
も−15〜+15(V)の電圧が印加されるが、拡散層
5のP型と半導体基板10のN型とによりPN接合が構
成されているため、P型の拡散層5の入力である−15
〜+15(V)の範囲では常に逆バイアスとなり、電流
は流れない状態となる。これによって、MIS型トラン
ジスタモニター1にこのような配線6が接続されていて
も、特性測定に影響を与えることはない。なお、この拡
散層5と半導体基板10との間のPN接合においては、
その降伏電圧を30(V)以上にしておくため、拡散層
5のP型不純物濃度を考慮しておく必要がある。
も−15〜+15(V)の電圧が印加されるが、拡散層
5のP型と半導体基板10のN型とによりPN接合が構
成されているため、P型の拡散層5の入力である−15
〜+15(V)の範囲では常に逆バイアスとなり、電流
は流れない状態となる。これによって、MIS型トラン
ジスタモニター1にこのような配線6が接続されていて
も、特性測定に影響を与えることはない。なお、この拡
散層5と半導体基板10との間のPN接合においては、
その降伏電圧を30(V)以上にしておくため、拡散層
5のP型不純物濃度を考慮しておく必要がある。
【0021】次に、図3の模式断面図に基づいて、本発
明のMIS型トランジスタモニターの具体例(その2)
を説明する。すなわち、具体例(その2)におけるMI
S型トランジスタモニター1は、主としてN型から成る
半導体基板10に形成したPチャネル型から成るもので
ある。
明のMIS型トランジスタモニターの具体例(その2)
を説明する。すなわち、具体例(その2)におけるMI
S型トランジスタモニター1は、主としてN型から成る
半導体基板10に形成したPチャネル型から成るもので
ある。
【0022】このMIS型トランジスタモニター1は、
半導体基板10に設けられた高濃度のP型拡散層2’’
に接続されるソース電極2と、高濃度P型拡散層3’’
に接続されるドレイン電極3と、これら高濃度P型拡散
層2’’、3’’の間における半導体基板10上に形成
された酸化シリコン膜等の絶縁層4’を介して接続され
るゲート電極4とを備えるとともに、半導体基板10に
設けられたP型のウェル5’内のN型の拡散層5とゲー
ト電極4とを接続する配線6を備えている。
半導体基板10に設けられた高濃度のP型拡散層2’’
に接続されるソース電極2と、高濃度P型拡散層3’’
に接続されるドレイン電極3と、これら高濃度P型拡散
層2’’、3’’の間における半導体基板10上に形成
された酸化シリコン膜等の絶縁層4’を介して接続され
るゲート電極4とを備えるとともに、半導体基板10に
設けられたP型のウェル5’内のN型の拡散層5とゲー
ト電極4とを接続する配線6を備えている。
【0023】また、具体例(その1)と同様に配線6に
おいては、図1に示すチャージアップ電荷をなるべく早
く半導体基板10へ逃がすため、多結晶シリコンより伝
搬遅延の少ないアルミニウム等から成る金属材料を用い
るようにする。
おいては、図1に示すチャージアップ電荷をなるべく早
く半導体基板10へ逃がすため、多結晶シリコンより伝
搬遅延の少ないアルミニウム等から成る金属材料を用い
るようにする。
【0024】このような構造にすることで、MIS型ト
ランジスタモニター1に対してチャージアップが発生し
ても、そのチャージアップ電荷が絶縁層4’へ注入され
る前に配線6を介して半導体基板10へ逃げる状態とな
り、絶縁層4’へのチャージアップ電荷注入を防止でき
るようになる。つまり、いわゆるアンテナ効果によって
チャージアップの発生しやすいMIS型トランジスタモ
ニター1でのポテンシャルシフトを防止でき、MIS型
トランジスタモニター1と製品となるMIS型トランジ
スタとの特性の整合を図ることが可能となる。
ランジスタモニター1に対してチャージアップが発生し
ても、そのチャージアップ電荷が絶縁層4’へ注入され
る前に配線6を介して半導体基板10へ逃げる状態とな
り、絶縁層4’へのチャージアップ電荷注入を防止でき
るようになる。つまり、いわゆるアンテナ効果によって
チャージアップの発生しやすいMIS型トランジスタモ
ニター1でのポテンシャルシフトを防止でき、MIS型
トランジスタモニター1と製品となるMIS型トランジ
スタとの特性の整合を図ることが可能となる。
【0025】このMIS型トランジスタモニター1を用
いて特性測定を行う場合には、半導体基板10を接地
(GND)しておき、ゲート電極4に対して例えば−1
5〜+15(V)の電圧を印加した状態で、ソース電極
2およびドレイン電極3間の電流および電圧特性等を測
定する。
いて特性測定を行う場合には、半導体基板10を接地
(GND)しておき、ゲート電極4に対して例えば−1
5〜+15(V)の電圧を印加した状態で、ソース電極
2およびドレイン電極3間の電流および電圧特性等を測
定する。
【0026】特性測定を行う場合には、配線6に対して
も−15〜+15(V)の電圧が印加される。しかし、
配線6の半導体基板10へのコンタクト部分では、N型
の拡散層5、P型のウェル5’およびN型の半導体基板
10によるPNP構造においてP型のウェル5’をフロ
ーティング構造にしてあるため、N型の拡散層5に−1
5〜+15(V)の電圧が印加されても、N型の拡散層
5とP型のウェル5’との間のビルトイン電圧(0.5
V程度)により、常にこのNP接合が逆バイアスとな
る。これによって、配線6から半導体基板10へ電流が
流れない状態となり、MIS型トランジスタモニター1
にこのような配線6が接続されていても、正常に特性測
定を行うことができるようになる。
も−15〜+15(V)の電圧が印加される。しかし、
配線6の半導体基板10へのコンタクト部分では、N型
の拡散層5、P型のウェル5’およびN型の半導体基板
10によるPNP構造においてP型のウェル5’をフロ
ーティング構造にしてあるため、N型の拡散層5に−1
5〜+15(V)の電圧が印加されても、N型の拡散層
5とP型のウェル5’との間のビルトイン電圧(0.5
V程度)により、常にこのNP接合が逆バイアスとな
る。これによって、配線6から半導体基板10へ電流が
流れない状態となり、MIS型トランジスタモニター1
にこのような配線6が接続されていても、正常に特性測
定を行うことができるようになる。
【0027】なお、本実施例においては、主としてゲー
ト電極4に接続される配線6を半導体基板10に設けら
れた拡散層5にコンタクトする例を説明したが、本発明
はこれに限定されず他の容量部分に接続へコンタクトさ
せてもよい。例えば、配線6を製品となるMIS型トラ
ンジスタのゲート配線に接続してチャージアップ電荷を
逃がすようにしてもよい。
ト電極4に接続される配線6を半導体基板10に設けら
れた拡散層5にコンタクトする例を説明したが、本発明
はこれに限定されず他の容量部分に接続へコンタクトさ
せてもよい。例えば、配線6を製品となるMIS型トラ
ンジスタのゲート配線に接続してチャージアップ電荷を
逃がすようにしてもよい。
【0028】また、本実施例ではN型の半導体基板10
を用いてNチャネル型およびPチャネル型のMIS型ト
ランジスタモニター1を構成する例を示したが、P型の
半導体基板10を用いたものであっても同様である。こ
の場合には、各拡散層の導電型を反転させればよい。さ
らに、本実施例では絶縁層4’として酸化シリコン膜を
用いる場合を例として示したが、窒化シリコン膜や酸化
シリコン膜と窒化シリコン膜との両方を用いる場合な
ど、他の絶縁材料を用いても同様である。
を用いてNチャネル型およびPチャネル型のMIS型ト
ランジスタモニター1を構成する例を示したが、P型の
半導体基板10を用いたものであっても同様である。こ
の場合には、各拡散層の導電型を反転させればよい。さ
らに、本実施例では絶縁層4’として酸化シリコン膜を
用いる場合を例として示したが、窒化シリコン膜や酸化
シリコン膜と窒化シリコン膜との両方を用いる場合な
ど、他の絶縁材料を用いても同様である。
【0029】
【発明の効果】以上説明したように、本発明のMIS型
トランジスタモニターによれば次のような効果がある。
すなわち、本発明では、MIS型トランジスタモニター
のゲート電極に、外部からゲート電極を介して絶縁層へ
向かう電荷を逃がすための配線を接続した構成となって
いることから、チャージアップ電荷の絶縁層への注入を
抑制でき、この電荷に起因するポテンシャルシフトを防
止できるようになる。これによって、製品となるMIS
型トランジスタとMIS型トランジスタモニターとの特
性の整合を図ることが可能となり、MIS型トランジス
タの特性を忠実に反映した製品評価を行うことが可能と
なる。
トランジスタモニターによれば次のような効果がある。
すなわち、本発明では、MIS型トランジスタモニター
のゲート電極に、外部からゲート電極を介して絶縁層へ
向かう電荷を逃がすための配線を接続した構成となって
いることから、チャージアップ電荷の絶縁層への注入を
抑制でき、この電荷に起因するポテンシャルシフトを防
止できるようになる。これによって、製品となるMIS
型トランジスタとMIS型トランジスタモニターとの特
性の整合を図ることが可能となり、MIS型トランジス
タの特性を忠実に反映した製品評価を行うことが可能と
なる。
【図1】本発明のMIS型トランジスタモニターを説明
する概念図である。
する概念図である。
【図2】本発明のMIS型トランジスタモニターにおけ
る具体例を説明する模式断面図(その1)である。
る具体例を説明する模式断面図(その1)である。
【図3】本発明のMIS型トランジスタモニターにおけ
る具体例を説明する模式断面図(その2)である。
る具体例を説明する模式断面図(その2)である。
1 MIS型トランジスタモニター 2 ソース電極 3 ドレイン電極 4 ゲート電極 4’ 絶縁層 5 拡散層 5’ ウェル 6 配線 10 半導体基板
Claims (2)
- 【請求項1】 半導体基板の表面における大部分の領域
に設けられた複数のMIS型トランジスタの特性を測定
するため、該半導体基板の表面における微少な領域に設
けられたMIS型トランジスタモニターであって、 前記半導体基板の微少な領域において絶縁層を介して設
けられるゲート電極には、外部から該ゲート電極を介し
て該絶縁層へ向かう電荷を逃がすための配線が接続され
ていることを特徴とするMIS型トランジスタモニタ
ー。 - 【請求項2】 前記ゲート電極に接続されている配線
は、金属材料から成ることを特徴とする請求項1記載の
MIS型トランジスタモニター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15758595A JPH098092A (ja) | 1995-06-23 | 1995-06-23 | Mis型トランジスタモニター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15758595A JPH098092A (ja) | 1995-06-23 | 1995-06-23 | Mis型トランジスタモニター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098092A true JPH098092A (ja) | 1997-01-10 |
Family
ID=15652924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15758595A Pending JPH098092A (ja) | 1995-06-23 | 1995-06-23 | Mis型トランジスタモニター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098092A (ja) |
-
1995
- 1995-06-23 JP JP15758595A patent/JPH098092A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040027743A1 (en) | Electrostatic discharge protection element | |
| US6091113A (en) | Semiconductor device with evaluation MISFET | |
| US6479883B1 (en) | Electrostatic discharge protection circuit | |
| US20110163384A1 (en) | Semiconductor device | |
| US10852337B2 (en) | Test structures for measuring silicon thickness in fully depleted silicon-on-insulator technologies | |
| JPH1032260A (ja) | 入力保護回路 | |
| JPH0555251A (ja) | Mosトランジスタ | |
| CN205789954U (zh) | 一种半导体测试结构 | |
| JPH098092A (ja) | Mis型トランジスタモニター | |
| US6275972B1 (en) | Method for accurate channel-length extraction in MOSFETs | |
| US7282768B2 (en) | MOS field-effect transistor | |
| CN218498072U (zh) | 集成电路 | |
| JP2713258B2 (ja) | 半導体装置およびその検査方法 | |
| JP2000269281A (ja) | 半導体装置およびそのテスト方法 | |
| JP3191209B2 (ja) | 静電破壊防止装置 | |
| Sacchettini et al. | Plasma antenna charging in CMOS image sensors | |
| US6512663B1 (en) | Electrostatic protection device and electrostatic protection circuit | |
| US6492830B1 (en) | Method and circuit for measuring charge dump of an individual transistor in an SOI device | |
| US6218705B1 (en) | Semiconductor device having protective element to conduct current to substrate | |
| US7501651B2 (en) | Test structure of semiconductor device | |
| US7317204B2 (en) | Test structure of semiconductor device | |
| JP2002313866A (ja) | プラズマダメージ評価用素子群及びプラズマダメージの評価方法 | |
| KR20030050180A (ko) | 반도체소자의 테스트 패턴 | |
| Ashton et al. | Characterization of a 0.16 mm CMOS Technology using SEMATECH ESD Benchmarking structures | |
| JPH05218313A (ja) | 半導体入力保護装置 |