JPH098166A - Package equipment - Google Patents
Package equipmentInfo
- Publication number
- JPH098166A JPH098166A JP14738195A JP14738195A JPH098166A JP H098166 A JPH098166 A JP H098166A JP 14738195 A JP14738195 A JP 14738195A JP 14738195 A JP14738195 A JP 14738195A JP H098166 A JPH098166 A JP H098166A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- solder
- package
- ball
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、BGAパッケージにおいて、結合の
信頼性を低下させることなく、半田ブリッジの発生を低
減できるようにすることを最も主要な特徴とする。
【構成】たとえば、半導体チップ15が搭載されるパッ
ケージ本体11の下面に、0.5mm径の大面積のボー
ル実装用パッド12aと0.3mm径の小面積のボール
実装用パッド12bとを交互に格子状に配置する。そし
て、それらパッド12a,12bのそれぞれに、0.7
mm径の半田ボール13を半田ペースト14により固着
する。このとき、半田ボール13のピッチ間隔が1.0
mmとなるように、上記各パッド12a,12bを配置
する。こうして、パッド12a,12b間の間隔を広げ
て半田ブリッジの発生を防止できるようにするととも
に、保持に必要な半田ペースト14を十分に確保する構
成となっている。
(57) [Summary] [Object] The present invention is most characterized in that it is possible to reduce the occurrence of solder bridges in a BGA package without lowering the reliability of bonding. [Structure] For example, a large area ball mounting pad 12a having a diameter of 0.5 mm and a small area ball mounting pad 12b having a diameter of 0.3 mm are alternately arranged on the lower surface of a package body 11 on which a semiconductor chip 15 is mounted. Arrange in a grid pattern. Then, 0.7 is applied to each of the pads 12a and 12b.
The solder balls 13 having a diameter of mm are fixed by the solder paste 14. At this time, the pitch interval of the solder balls 13 is 1.0
The pads 12a and 12b are arranged so as to have a size of mm. In this way, the gap between the pads 12a and 12b is widened to prevent the generation of solder bridges, and at the same time, the solder paste 14 necessary for holding is sufficiently secured.
Description
【0001】[0001]
【産業上の利用分野】この発明は、たとえばパッケージ
本体にそれぞれパッドを介してボール電極を固着してな
る、いわゆるボール・グリッド・アレイ(Ball Grid Ar
ray )型のパッケージ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called ball grid array (Ball Grid Ar) in which ball electrodes are fixed to a package body through pads.
ray) type package device.
【0002】[0002]
【従来の技術】近年、多ピン・小型のパッケージ装置と
して、パッケージ本体の上面または下面に、球状のボー
ル電極を格子状に配置してなるBGAパッケージが実用
化されている。このBGAパッケージは、PGA(Pin
Grid Array)パッケージに比べてパッケージング・コス
トや実装性に優れ、適用範囲の拡大が期待されている。2. Description of the Related Art In recent years, a BGA package in which spherical ball electrodes are arranged in a grid pattern on the upper surface or the lower surface of a package body has been put into practical use as a multi-pin small package device. This BGA package is a PGA (Pin
Compared to Grid Array) packages, they are superior in packaging cost and mountability, and are expected to expand the scope of application.
【0003】図7は、従来のBGAパッケージの構成を
概略的に示すものである。なお、同図(a)はBGAパ
ッケージの内部を透視して示す上面図、同図(b)はB
GAパッケージの下面図、同図(c)は上記図(b)の
A−A線に沿う略断面図である。FIG. 7 schematically shows the structure of a conventional BGA package. It should be noted that FIG. 7A is a top view showing the inside of the BGA package as seen through, and FIG.
A bottom view of the GA package and FIG. 7C are schematic sectional views taken along the line AA of FIG.
【0004】すなわち、BGAパッケージは、たとえば
セラミックやプラスチックを積層してなるパッケージ本
体(ランド・グリッド・アレイ)1の下面に、円盤状の
複数のボール実装用パッド2が格子状に配置され、各パ
ッド2のそれぞれに同一サイズの半田ボール3が当接さ
れて半田ペースト4により固着されてなるとともに、上
記パッケージ本体1上に半導体チップ5が搭載されて、
その上面がリッジ部6によって覆われた構成となってい
る。That is, in the BGA package, a plurality of disc-shaped ball mounting pads 2 are arranged in a grid on the lower surface of a package body (land grid array) 1 formed by laminating ceramics or plastics, for example. Solder balls 3 of the same size are brought into contact with each of the pads 2 and fixed by a solder paste 4, and a semiconductor chip 5 is mounted on the package body 1.
The upper surface is covered with the ridge portion 6.
【0005】そして、上記半導体チップ5の、その上面
に配された各チップ電極(図示していない)は、チップ
搭載部を囲むようにして配された配線パターン7のそれ
ぞれとワイヤボンディング接続されることにより、スル
ーホールなどの内部配線8を介して上記半田ボール3の
それぞれと電気的に接続されている。Each chip electrode (not shown) arranged on the upper surface of the semiconductor chip 5 is wire-bonded to each of the wiring patterns 7 arranged so as to surround the chip mounting portion. , And is electrically connected to each of the solder balls 3 via the internal wiring 8 such as a through hole.
【0006】このような構成のBGAパッケージとして
は、現在では、たとえば図8に示すように、20mm角
程度のパッケージ本体1に対して、0.5mm径のボー
ル実装用パッド2を0.5mm間隔で配置し、それぞれ
のパッド2に0.7mm径の半田ボール3を1.0mm
のピッチ間隔で固着して、324個の多ピン・小型パッ
ケージが実現されている。As a BGA package having such a structure, for example, as shown in FIG. 8, for example, a ball mounting pad 2 having a diameter of 0.5 mm is spaced by 0.5 mm from a package body 1 of about 20 mm square. Place the solder balls 3 with a diameter of 0.7 mm on each pad 2 and 1.0 mm.
They are fixed at a pitch interval of 324 to realize a 324 multi-pin small package.
【0007】しかしながら、上記した従来のBGAパッ
ケージにおいては、隣接するパッド2の間隔を考慮する
と、半田付け性と半田付け強度とを両立させるのが難し
いという問題があった。However, in the above-mentioned conventional BGA package, there is a problem that it is difficult to achieve both the solderability and the solder strength in consideration of the distance between the adjacent pads 2.
【0008】すなわち、BGAパッケージでは、半田ボ
ール3が球形のため、保持力が弱いこともあり、ペース
ト4の溶解時(半田リフロー時)にボール3が動き、そ
れによってパッド2の相互が半田ペースト4によって電
気的に接続される半田ブリッジ9を発生しやすいという
欠点があった。これは、隣接するパッド2の間隔が0.
5mmの場合であっても完全に防ぐことは難しく、それ
を修正およびリペアすることは多ピンであるために困難
である。That is, in the BGA package, since the solder balls 3 are spherical, the holding force may be weak, and the balls 3 move when the paste 4 is melted (during solder reflow), whereby the pads 2 are connected to each other by the solder paste. However, there is a drawback that the solder bridge 9 that is electrically connected by 4 is likely to occur. This is because the space between the adjacent pads 2 is 0.
It is difficult to prevent even in the case of 5 mm, and it is difficult to correct and repair it due to the large number of pins.
【0009】この対策として、保持力の向上のために、
パッド2の面積を大きくし、半田ペースト4の量を増加
することが考えられる。しかし、パッド2の面積を大き
くすることは各パッド2間の間隔を狭くするので、保持
力が強まる一方で、ペースト4の量の増加にともなって
半田ブリッジ9が発生する可能性も高くなる。As a countermeasure against this, in order to improve the holding power,
It is possible to increase the area of the pad 2 and increase the amount of the solder paste 4. However, increasing the area of the pads 2 narrows the interval between the pads 2, so that the holding force is increased, while the solder bridge 9 is more likely to be generated as the amount of the paste 4 is increased.
【0010】また、半田ブリッジ9の発生を防止するた
めの別の対策としては、パッド2のサイズ(面積)を小
さくして相互の間隔をさらに広げることが考えられる。
しかし、パッド2のサイズを単に小さくすることは、半
田ボール3を保持するための半田ペースト4の量の減少
につながるため、保持力の低下によって結合の信頼性を
悪化させる結果となる。As another measure for preventing the generation of the solder bridge 9, it is conceivable to reduce the size (area) of the pads 2 to further increase the mutual spacing.
However, simply reducing the size of the pad 2 leads to a decrease in the amount of the solder paste 4 for holding the solder ball 3, and thus the holding force is lowered, resulting in deterioration of the reliability of the bonding.
【0011】[0011]
【発明が解決しようとする課題】上記したように、従来
においては、パッドの間隔が狭くて半田ブリッジが発生
しやすいという問題があり、それを防止するために、パ
ッドのサイズを小さくすると保持力の低下によって結合
の信頼性が悪化するという欠点があった。As described above, in the related art, there is a problem that the spacing between the pads is narrow and a solder bridge is apt to occur. To prevent this, if the size of the pad is reduced, the holding force is reduced. However, there is a drawback in that the reliability of the bond is deteriorated due to the decrease of.
【0012】そこで、この発明は、結合の信頼性の悪化
を招くことなく、半田ブリッジなどの不良の発生を低減
することが可能なパッケージ装置を提供することを目的
としている。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a package device capable of reducing the occurrence of defects such as solder bridges without deteriorating the reliability of coupling.
【0013】[0013]
【課題を解決するための手段】上記の目的を達成するた
めに、この発明のパッケージ装置にあっては、半導体チ
ップを搭載するランド・グリッド・アレイに、印刷配線
基板上への実装のための半田ボールを固着してなるボー
ル・グリッド・アレイ型のものにおいて、前記ランド・
グリッド・アレイに、前記半田ボールをそれぞれ固着す
る、少なくとも2種類の異なるサイズのパッドを格子状
に配置してなる構成とされている。In order to achieve the above object, in a package device of the present invention, a land grid array for mounting a semiconductor chip is mounted on a printed wiring board. In the ball grid array type in which solder balls are fixed, the land
At least two types of pads for fixing the solder balls to each other are arranged in a grid array in a grid array.
【0014】[0014]
【作用】この発明は、上記した手段により、保持に必要
な半田の絶対量を確保しつつ、パッドの間隔を有効に拡
張できるようになるため、半田ボールの半田付け性と半
田付け強度とを両立することが可能となるものである。According to the present invention, the above-mentioned means makes it possible to effectively expand the pad interval while securing the absolute amount of solder required for holding, so that the solderability and soldering strength of the solder ball can be improved. It is possible to achieve both.
【0015】[0015]
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、本発明にかかるBGA(Ball
Grid Array )パッケージの構成を概略的に示すもので
ある。なお、同図(a)はBGAパッケージの内部を透
視して示す上面図、同図(b)はBGAパッケージの下
面図、同図(c)は上記図(b)のA−A線に沿う略断
面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a BGA (Ball) according to the present invention.
Grid Array) package structure is schematically shown. Note that FIG. 7A is a top view showing the inside of the BGA package as seen through, FIG. 7B is a bottom view of the BGA package, and FIG. 7C is along the line AA in FIG. It is a schematic sectional drawing.
【0016】すなわち、このBGAパッケージは、たと
えばセラミックやプラスチックを積層してなるパッケー
ジ本体(ランド・グリッド・アレイ)11の下面に、
大,小の2種類の面積の異なる複数のボール実装用パッ
ド12a,12bが交互に格子状に配置され、各パッド
12a,12bのそれぞれに同一サイズの半田ボール1
3が当接されて半田ペースト14により固着されてなる
とともに、上記パッケージ本体11上に半導体チップ1
5が搭載されて、その上面がリッジ部16によって覆わ
れた構成となっている。That is, this BGA package has a package main body (land grid array) 11 formed by laminating ceramics or plastics, for example,
A plurality of large and small ball mounting pads 12a and 12b having different areas are alternately arranged in a grid pattern, and the solder balls 1 of the same size are provided on the pads 12a and 12b, respectively.
3 is abutted and fixed by the solder paste 14, and the semiconductor chip 1 is mounted on the package body 11.
5 is mounted and the upper surface thereof is covered with the ridge portion 16.
【0017】また、上記パッケージ本体11には、半導
体チップ15が搭載されるチップ搭載部を囲むようにし
て複数の配線パターン17が配置されている。そして、
配線パターン17のそれぞれは、パッケージ本体11の
内部に配されたスルーホールや積層配線などの内部配線
18を個々に介して、上記各ボール実装用パッド12
a,12bに接続されている。A plurality of wiring patterns 17 are arranged on the package body 11 so as to surround the chip mounting portion on which the semiconductor chip 15 is mounted. And
Each of the wiring patterns 17 is individually connected to an internal wiring 18 such as a through hole or a laminated wiring arranged inside the package body 11, and the ball mounting pad 12 is formed.
a, 12b.
【0018】したがって、上記半導体チップ15の、そ
の上面に配された各チップ電極(図示していない)は、
上記パッケージ本体11上の配線パターン17のそれぞ
れとワイヤボンディング接続されることにより、上記各
半田ボール13と電気的に接続される。Therefore, each chip electrode (not shown) arranged on the upper surface of the semiconductor chip 15 is
By wire bonding connection with each of the wiring patterns 17 on the package body 11, the solder balls 13 are electrically connected.
【0019】なお、本実施例の場合、たとえば20mm
角程度のパッケージ本体11に対して、324個の半田
ボール13が固着された多ピン・小型パッケージとなっ
ている。In the case of this embodiment, for example, 20 mm
This is a multi-pin small package in which 324 solder balls 13 are fixed to the package body 11 having a corner size.
【0020】以下、この多ピン・小型パッケージを例
に、上記ボール実装用パッド12a,12bおよび半田
ボール13の配置パターンについて具体的に説明する。
図2は、上記パッケージ本体11におけるボール実装用
パッド12a,12bの配置パターンを示すものであ
る。The arrangement pattern of the ball mounting pads 12a and 12b and the solder balls 13 will be specifically described below by taking this multi-pin small package as an example.
FIG. 2 shows an arrangement pattern of the ball mounting pads 12a and 12b in the package body 11.
【0021】すなわち、上記パッケージ本体11の下面
には、たとえば0.5mm径の円盤状の実装用パッド1
2aと0.3mm径の円盤状の実装用パッド12bとが
交互に、かつ、格子状に配置されている。上記実装用パ
ッド12a,12bは、それぞれの中心までの距離が
1.0mmのピッチ間隔をもって配置されて、縦および
横方向に対する相互の距離(間隔)が0.6mmにまで
広げられている。That is, on the lower surface of the package body 11, for example, a disc-shaped mounting pad 1 having a diameter of 0.5 mm.
2a and the disk-shaped mounting pads 12b having a diameter of 0.3 mm are arranged alternately and in a grid pattern. The mounting pads 12a and 12b are arranged with a pitch interval of 1.0 mm to the centers thereof, and the mutual distance (spacing) in the vertical and horizontal directions is expanded to 0.6 mm.
【0022】このように、大面積の実装用パッド12a
の相互に小面積の実装用パッド12bを配置すること
で、各パッド12a,12b間の間隔を0.6mmまで
拡張することができ、すべてのパッド面積を同一のもの
とした従来装置に比べ、半田ブリッジの発生を抑制でき
るようになる。In this way, the mounting pad 12a having a large area is formed.
By arranging the mounting pads 12b having a small area with each other, the distance between the pads 12a and 12b can be expanded to 0.6 mm, and compared with the conventional device in which all the pad areas are the same, It becomes possible to suppress the occurrence of solder bridges.
【0023】図3,図4は、上記BGAパッケージにお
ける半田ボール13の配置パターンを示すものである。
なお、図3はBGAパッケージの要部を示す斜視図であ
り、図4は同じく要部の側面図である。3 and 4 show layout patterns of the solder balls 13 in the BGA package.
3 is a perspective view showing a main part of the BGA package, and FIG. 4 is a side view of the main part.
【0024】すなわち、格子状に配置された各パッド1
2a,12b上に、同一サイズ、たとえば0.7mm径
の球状の半田ボール13が、半田ペースト14によりそ
れぞれ固着されている。That is, the pads 1 arranged in a grid pattern.
Spherical solder balls 13 having the same size, for example, a diameter of 0.7 mm, are fixed onto the solder paste 2a and 12b by solder pastes 14, respectively.
【0025】この場合、0.5mm径と0.3mm径
と、面積の異なる2種類の実装用パッド12a,12b
を交互に配置することにより、すべてのパッドを一義的
に小さくする場合よりも、保持に必要な半田ペースト1
4の量を十分に確保することが可能となる。In this case, two types of mounting pads 12a and 12b having different areas of 0.5 mm diameter and 0.3 mm diameter are used.
By alternately arranging the solder paste, the solder paste 1 required for holding is smaller than the case where all the pads are uniquely made small.
It is possible to secure a sufficient amount of 4.
【0026】特に、パッケージ本体11の要所、たとえ
ば最も大きな外力が加わるパッケージ本体11の各角部
に面積の広いパッド12aをそれぞれ配置するようにす
ることで、実装時における接合の信頼性が大きく損なわ
れることもない。Particularly, by arranging the pads 12a having a large area at the key points of the package main body 11, for example, at the corners of the package main body 11 to which the largest external force is applied, the reliability of bonding at the time of mounting is increased. It will not be damaged.
【0027】上記したように、保持に必要な半田ペース
トの絶対量を確保しつつ、ボール実装用パッドの間隔を
有効に拡張できるようにしている。すなわち、径(面
積)の異なるボール実装用パッドを交互に格子状に配置
するようにしている。これにより、パッド間の間隔を広
げられるようになるとともに、保持に必要な半田ペース
トの量を十分に確保することが可能となる。したがっ
て、半田ボールの半田付け性と半田付け強度とを両立さ
せることができるため、接合の信頼性を損なうことなし
に、ブリッジなどの不良の発生を低減できるようになる
ものである。As described above, the space between the ball mounting pads can be effectively expanded while ensuring the absolute amount of the solder paste required for holding. That is, the ball mounting pads having different diameters (areas) are alternately arranged in a grid pattern. As a result, the distance between the pads can be widened, and the amount of solder paste required for holding can be sufficiently secured. Therefore, the solderability and the soldering strength of the solder balls can be made compatible, so that the occurrence of defects such as bridges can be reduced without impairing the reliability of bonding.
【0028】なお、上記実施例においては、サイズの異
なるボール実装用パッドを交互に配置するようにしてな
るBGAパッケージを例に説明したが、これに限らず、
たとえば図5に示すように、パッケージ本体11の要所
とそれ以外の場所とでボール実装用パッドのサイズを変
えるようにしても良い。In the above embodiment, the BGA package in which the ball mounting pads of different sizes are alternately arranged has been described, but the present invention is not limited to this.
For example, as shown in FIG. 5, the size of the ball mounting pad may be changed depending on the main part of the package body 11 and other parts.
【0029】この場合、たとえば図6に示すように、特
に外力のかかるパッケージ本体11の各角部に相当する
位置にのみ大面積のボール実装用パッド1aを、それ以
外の位置に小面積のボール実装用パッド12bを配置す
ることで、上記した実施例とほぼ同様の効果が期待でき
る。In this case, for example, as shown in FIG. 6, the large area ball mounting pads 1a are provided only at the positions corresponding to the respective corners of the package main body 11 to which an external force is applied, and the small area balls are provided at other positions. By arranging the mounting pads 12b, substantially the same effect as that of the above-described embodiment can be expected.
【0030】また、パッケージ本体のサイズや半田ボー
ルの個数も上記実施例に限定されるものではない。その
他、この発明の要旨を変えない範囲において、種々変形
実施可能なことは勿論である。The size of the package body and the number of solder balls are not limited to those in the above embodiment. Of course, various modifications can be made without departing from the scope of the present invention.
【0031】[0031]
【発明の効果】以上、詳述したようにこの発明によれ
ば、結合の信頼性の悪化を招くことなく、半田ブリッジ
などの不良の発生を低減することが可能なパッケージ装
置を提供できる。As described above in detail, according to the present invention, it is possible to provide a package device capable of reducing the occurrence of defects such as solder bridges without deteriorating the reliability of coupling.
【図1】この発明の一実施例にかかるBGAパッケージ
を概略的に示す構成図。FIG. 1 is a configuration diagram schematically showing a BGA package according to an embodiment of the present invention.
【図2】同じく、BGAパッケージにおけるボール実装
用パッドの配置パターンを説明するために示す要部の平
面図。FIG. 2 is a plan view of an essential part for explaining a layout pattern of ball mounting pads in the BGA package.
【図3】同じく、BGAパッケージにおける半田ボール
の配置パターンを説明するために示す要部の斜視図。FIG. 3 is a perspective view of an essential part for explaining an arrangement pattern of solder balls in a BGA package.
【図4】同じく、BGAパッケージにおける半田ボール
の配置パターンを説明するために示す要部の側面図。FIG. 4 is a side view of the main part shown for explaining the arrangement pattern of solder balls in the BGA package.
【図5】この発明の他の実施例にかかるBGAパッケー
ジの概略構成図。FIG. 5 is a schematic configuration diagram of a BGA package according to another embodiment of the present invention.
【図6】同じく、BGAパッケージにおけるボール実装
用パッドの配置パターンを説明するために示す要部の平
面図。FIG. 6 is a plan view of an essential part for explaining an arrangement pattern of ball mounting pads in the BGA package.
【図7】従来技術とその問題点を説明するために示すB
GAパッケージの概略構成図。FIG. 7 is a B shown for explaining the related art and its problems.
The schematic block diagram of GA package.
【図8】同じく、従来のBGAパッケージにおける半田
ボールの配置パターンを説明するために示す要部の概略
断面図。FIG. 8 is a schematic cross-sectional view of an essential part for explaining a solder ball arrangement pattern in a conventional BGA package.
11…パッケージ本体(ランド・グリッド・アレイ)、
12a,12b…ボール実装用パッド、13…半田ボー
ル、14…半田ペースト、15…半導体チップ、16…
リッジ部、17…配線パターン、18…内部配線。11 ... Package body (land grid array),
12a, 12b ... Ball mounting pad, 13 ... Solder ball, 14 ... Solder paste, 15 ... Semiconductor chip, 16 ...
Ridge portion, 17 ... Wiring pattern, 18 ... Internal wiring.
Claims (3)
ド・アレイに、印刷配線基板上への実装のための半田ボ
ールを固着してなるボール・グリッド・アレイ型のパッ
ケージ装置において、 前記ランド・グリッド・アレイに、前記半田ボールをそ
れぞれ固着する、少なくとも2種類の異なるサイズのパ
ッドを格子状に配置してなることを特徴とするパッケー
ジ装置。1. A ball grid array type package device in which a solder ball for mounting on a printed wiring board is fixed to a land grid array on which a semiconductor chip is mounted. A package device, wherein at least two kinds of pads having different sizes for fixing the solder balls respectively are arranged in a grid on the array.
パッドとが交互に配置されてなることを特徴とする請求
項1に記載のパッケージ装置。2. The package device according to claim 1, wherein the pads are formed by alternately arranging wide pads and narrow pads.
アレイの要所にのみ面積の広いパッドが配置されてなる
ことを特徴とする請求項1に記載のパッケージ装置。3. The pad is the land grid.
2. The package device according to claim 1, wherein a pad having a large area is arranged only at a key portion of the array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14738195A JPH098166A (en) | 1995-06-14 | 1995-06-14 | Package equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14738195A JPH098166A (en) | 1995-06-14 | 1995-06-14 | Package equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098166A true JPH098166A (en) | 1997-01-10 |
Family
ID=15428967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14738195A Pending JPH098166A (en) | 1995-06-14 | 1995-06-14 | Package equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098166A (en) |
-
1995
- 1995-06-14 JP JP14738195A patent/JPH098166A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9613922B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7095104B2 (en) | Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same | |
| US6858938B2 (en) | Semiconductor device | |
| JPH08213543A (en) | Multi-die package equipment | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| US5455387A (en) | Semiconductor package with chip redistribution interposer | |
| US6137170A (en) | Mount for semiconductor device | |
| JP2005129663A (en) | Multilayer wiring board | |
| JPH10189806A (en) | Semiconductor device and bonding structure of semiconductor device and substrate | |
| US7283373B2 (en) | Electronic device | |
| JPH10189653A (en) | Semiconductor element and circuit module having this semiconductor element | |
| JP3990679B2 (en) | Semiconductor device provided with circuit board for semiconductor mounting | |
| JP2000133668A (en) | Semiconductor device and mounting structure | |
| JP3555828B2 (en) | Semiconductor device provided with circuit board for semiconductor mounting | |
| JP2006186282A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0945807A (en) | Semiconductor device | |
| JP2006278374A (en) | Semiconductor device and its mounting structure | |
| JP3334816B2 (en) | Semiconductor device and method of mounting semiconductor device | |
| JP3801397B2 (en) | Semiconductor device mounting substrate and semiconductor device mounting body | |
| JP2001127202A (en) | BGA type semiconductor device | |
| KR100668865B1 (en) | Fbga package with dual bond finger | |
| JPH0992684A (en) | Semiconductor device | |
| JP4132124B2 (en) | Semiconductor device structure | |
| JPH0590335A (en) | Semiconductor device | |
| JPH11154718A (en) | Semiconductor device |