JPH098166A - パッケージ装置 - Google Patents
パッケージ装置Info
- Publication number
- JPH098166A JPH098166A JP14738195A JP14738195A JPH098166A JP H098166 A JPH098166 A JP H098166A JP 14738195 A JP14738195 A JP 14738195A JP 14738195 A JP14738195 A JP 14738195A JP H098166 A JPH098166 A JP H098166A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- solder
- package
- ball
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、ＢＧＡパッケージにおいて、結合の
信頼性を低下させることなく、半田ブリッジの発生を低
減できるようにすることを最も主要な特徴とする。 【構成】たとえば、半導体チップ１５が搭載されるパッ
ケージ本体１１の下面に、０．５ｍｍ径の大面積のボー
ル実装用パッド１２ａと０．３ｍｍ径の小面積のボール
実装用パッド１２ｂとを交互に格子状に配置する。そし
て、それらパッド１２ａ，１２ｂのそれぞれに、０．７
ｍｍ径の半田ボール１３を半田ペースト１４により固着
する。このとき、半田ボール１３のピッチ間隔が１．０
ｍｍとなるように、上記各パッド１２ａ，１２ｂを配置
する。こうして、パッド１２ａ，１２ｂ間の間隔を広げ
て半田ブリッジの発生を防止できるようにするととも
に、保持に必要な半田ペースト１４を十分に確保する構
成となっている。
信頼性を低下させることなく、半田ブリッジの発生を低
減できるようにすることを最も主要な特徴とする。 【構成】たとえば、半導体チップ１５が搭載されるパッ
ケージ本体１１の下面に、０．５ｍｍ径の大面積のボー
ル実装用パッド１２ａと０．３ｍｍ径の小面積のボール
実装用パッド１２ｂとを交互に格子状に配置する。そし
て、それらパッド１２ａ，１２ｂのそれぞれに、０．７
ｍｍ径の半田ボール１３を半田ペースト１４により固着
する。このとき、半田ボール１３のピッチ間隔が１．０
ｍｍとなるように、上記各パッド１２ａ，１２ｂを配置
する。こうして、パッド１２ａ，１２ｂ間の間隔を広げ
て半田ブリッジの発生を防止できるようにするととも
に、保持に必要な半田ペースト１４を十分に確保する構
成となっている。
Description
【０００１】
【産業上の利用分野】この発明は、たとえばパッケージ
本体にそれぞれパッドを介してボール電極を固着してな
る、いわゆるボール・グリッド・アレイ（Ball Grid Ar
ray ）型のパッケージ装置に関するものである。
本体にそれぞれパッドを介してボール電極を固着してな
る、いわゆるボール・グリッド・アレイ（Ball Grid Ar
ray ）型のパッケージ装置に関するものである。
【０００２】
【従来の技術】近年、多ピン・小型のパッケージ装置と
して、パッケージ本体の上面または下面に、球状のボー
ル電極を格子状に配置してなるＢＧＡパッケージが実用
化されている。このＢＧＡパッケージは、ＰＧＡ（Pin
Grid Array）パッケージに比べてパッケージング・コス
トや実装性に優れ、適用範囲の拡大が期待されている。
して、パッケージ本体の上面または下面に、球状のボー
ル電極を格子状に配置してなるＢＧＡパッケージが実用
化されている。このＢＧＡパッケージは、ＰＧＡ（Pin
Grid Array）パッケージに比べてパッケージング・コス
トや実装性に優れ、適用範囲の拡大が期待されている。
【０００３】図７は、従来のＢＧＡパッケージの構成を
概略的に示すものである。なお、同図（ａ）はＢＧＡパ
ッケージの内部を透視して示す上面図、同図（ｂ）はＢ
ＧＡパッケージの下面図、同図（ｃ）は上記図（ｂ）の
Ａ−Ａ線に沿う略断面図である。
概略的に示すものである。なお、同図（ａ）はＢＧＡパ
ッケージの内部を透視して示す上面図、同図（ｂ）はＢ
ＧＡパッケージの下面図、同図（ｃ）は上記図（ｂ）の
Ａ−Ａ線に沿う略断面図である。
【０００４】すなわち、ＢＧＡパッケージは、たとえば
セラミックやプラスチックを積層してなるパッケージ本
体（ランド・グリッド・アレイ）１の下面に、円盤状の
複数のボール実装用パッド２が格子状に配置され、各パ
ッド２のそれぞれに同一サイズの半田ボール３が当接さ
れて半田ペースト４により固着されてなるとともに、上
記パッケージ本体１上に半導体チップ５が搭載されて、
その上面がリッジ部６によって覆われた構成となってい
る。
セラミックやプラスチックを積層してなるパッケージ本
体（ランド・グリッド・アレイ）１の下面に、円盤状の
複数のボール実装用パッド２が格子状に配置され、各パ
ッド２のそれぞれに同一サイズの半田ボール３が当接さ
れて半田ペースト４により固着されてなるとともに、上
記パッケージ本体１上に半導体チップ５が搭載されて、
その上面がリッジ部６によって覆われた構成となってい
る。
【０００５】そして、上記半導体チップ５の、その上面
に配された各チップ電極（図示していない）は、チップ
搭載部を囲むようにして配された配線パターン７のそれ
ぞれとワイヤボンディング接続されることにより、スル
ーホールなどの内部配線８を介して上記半田ボール３の
それぞれと電気的に接続されている。
に配された各チップ電極（図示していない）は、チップ
搭載部を囲むようにして配された配線パターン７のそれ
ぞれとワイヤボンディング接続されることにより、スル
ーホールなどの内部配線８を介して上記半田ボール３の
それぞれと電気的に接続されている。
【０００６】このような構成のＢＧＡパッケージとして
は、現在では、たとえば図８に示すように、２０ｍｍ角
程度のパッケージ本体１に対して、０．５ｍｍ径のボー
ル実装用パッド２を０．５ｍｍ間隔で配置し、それぞれ
のパッド２に０．７ｍｍ径の半田ボール３を１．０ｍｍ
のピッチ間隔で固着して、３２４個の多ピン・小型パッ
ケージが実現されている。
は、現在では、たとえば図８に示すように、２０ｍｍ角
程度のパッケージ本体１に対して、０．５ｍｍ径のボー
ル実装用パッド２を０．５ｍｍ間隔で配置し、それぞれ
のパッド２に０．７ｍｍ径の半田ボール３を１．０ｍｍ
のピッチ間隔で固着して、３２４個の多ピン・小型パッ
ケージが実現されている。
【０００７】しかしながら、上記した従来のＢＧＡパッ
ケージにおいては、隣接するパッド２の間隔を考慮する
と、半田付け性と半田付け強度とを両立させるのが難し
いという問題があった。
ケージにおいては、隣接するパッド２の間隔を考慮する
と、半田付け性と半田付け強度とを両立させるのが難し
いという問題があった。
【０００８】すなわち、ＢＧＡパッケージでは、半田ボ
ール３が球形のため、保持力が弱いこともあり、ペース
ト４の溶解時（半田リフロー時）にボール３が動き、そ
れによってパッド２の相互が半田ペースト４によって電
気的に接続される半田ブリッジ９を発生しやすいという
欠点があった。これは、隣接するパッド２の間隔が０．
５ｍｍの場合であっても完全に防ぐことは難しく、それ
を修正およびリペアすることは多ピンであるために困難
である。
ール３が球形のため、保持力が弱いこともあり、ペース
ト４の溶解時（半田リフロー時）にボール３が動き、そ
れによってパッド２の相互が半田ペースト４によって電
気的に接続される半田ブリッジ９を発生しやすいという
欠点があった。これは、隣接するパッド２の間隔が０．
５ｍｍの場合であっても完全に防ぐことは難しく、それ
を修正およびリペアすることは多ピンであるために困難
である。
【０００９】この対策として、保持力の向上のために、
パッド２の面積を大きくし、半田ペースト４の量を増加
することが考えられる。しかし、パッド２の面積を大き
くすることは各パッド２間の間隔を狭くするので、保持
力が強まる一方で、ペースト４の量の増加にともなって
半田ブリッジ９が発生する可能性も高くなる。
パッド２の面積を大きくし、半田ペースト４の量を増加
することが考えられる。しかし、パッド２の面積を大き
くすることは各パッド２間の間隔を狭くするので、保持
力が強まる一方で、ペースト４の量の増加にともなって
半田ブリッジ９が発生する可能性も高くなる。
【００１０】また、半田ブリッジ９の発生を防止するた
めの別の対策としては、パッド２のサイズ（面積）を小
さくして相互の間隔をさらに広げることが考えられる。
しかし、パッド２のサイズを単に小さくすることは、半
田ボール３を保持するための半田ペースト４の量の減少
につながるため、保持力の低下によって結合の信頼性を
悪化させる結果となる。
めの別の対策としては、パッド２のサイズ（面積）を小
さくして相互の間隔をさらに広げることが考えられる。
しかし、パッド２のサイズを単に小さくすることは、半
田ボール３を保持するための半田ペースト４の量の減少
につながるため、保持力の低下によって結合の信頼性を
悪化させる結果となる。
【００１１】
【発明が解決しようとする課題】上記したように、従来
においては、パッドの間隔が狭くて半田ブリッジが発生
しやすいという問題があり、それを防止するために、パ
ッドのサイズを小さくすると保持力の低下によって結合
の信頼性が悪化するという欠点があった。
においては、パッドの間隔が狭くて半田ブリッジが発生
しやすいという問題があり、それを防止するために、パ
ッドのサイズを小さくすると保持力の低下によって結合
の信頼性が悪化するという欠点があった。
【００１２】そこで、この発明は、結合の信頼性の悪化
を招くことなく、半田ブリッジなどの不良の発生を低減
することが可能なパッケージ装置を提供することを目的
としている。
を招くことなく、半田ブリッジなどの不良の発生を低減
することが可能なパッケージ装置を提供することを目的
としている。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明のパッケージ装置にあっては、半導体チ
ップを搭載するランド・グリッド・アレイに、印刷配線
基板上への実装のための半田ボールを固着してなるボー
ル・グリッド・アレイ型のものにおいて、前記ランド・
グリッド・アレイに、前記半田ボールをそれぞれ固着す
る、少なくとも２種類の異なるサイズのパッドを格子状
に配置してなる構成とされている。
めに、この発明のパッケージ装置にあっては、半導体チ
ップを搭載するランド・グリッド・アレイに、印刷配線
基板上への実装のための半田ボールを固着してなるボー
ル・グリッド・アレイ型のものにおいて、前記ランド・
グリッド・アレイに、前記半田ボールをそれぞれ固着す
る、少なくとも２種類の異なるサイズのパッドを格子状
に配置してなる構成とされている。
【００１４】
【作用】この発明は、上記した手段により、保持に必要
な半田の絶対量を確保しつつ、パッドの間隔を有効に拡
張できるようになるため、半田ボールの半田付け性と半
田付け強度とを両立することが可能となるものである。
な半田の絶対量を確保しつつ、パッドの間隔を有効に拡
張できるようになるため、半田ボールの半田付け性と半
田付け強度とを両立することが可能となるものである。
【００１５】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかるＢＧＡ（Ball
Grid Array ）パッケージの構成を概略的に示すもので
ある。なお、同図（ａ）はＢＧＡパッケージの内部を透
視して示す上面図、同図（ｂ）はＢＧＡパッケージの下
面図、同図（ｃ）は上記図（ｂ）のＡ−Ａ線に沿う略断
面図である。
照して説明する。図１は、本発明にかかるＢＧＡ（Ball
Grid Array ）パッケージの構成を概略的に示すもので
ある。なお、同図（ａ）はＢＧＡパッケージの内部を透
視して示す上面図、同図（ｂ）はＢＧＡパッケージの下
面図、同図（ｃ）は上記図（ｂ）のＡ−Ａ線に沿う略断
面図である。
【００１６】すなわち、このＢＧＡパッケージは、たと
えばセラミックやプラスチックを積層してなるパッケー
ジ本体（ランド・グリッド・アレイ）１１の下面に、
大，小の２種類の面積の異なる複数のボール実装用パッ
ド１２ａ，１２ｂが交互に格子状に配置され、各パッド
１２ａ，１２ｂのそれぞれに同一サイズの半田ボール１
３が当接されて半田ペースト１４により固着されてなる
とともに、上記パッケージ本体１１上に半導体チップ１
５が搭載されて、その上面がリッジ部１６によって覆わ
れた構成となっている。
えばセラミックやプラスチックを積層してなるパッケー
ジ本体（ランド・グリッド・アレイ）１１の下面に、
大，小の２種類の面積の異なる複数のボール実装用パッ
ド１２ａ，１２ｂが交互に格子状に配置され、各パッド
１２ａ，１２ｂのそれぞれに同一サイズの半田ボール１
３が当接されて半田ペースト１４により固着されてなる
とともに、上記パッケージ本体１１上に半導体チップ１
５が搭載されて、その上面がリッジ部１６によって覆わ
れた構成となっている。
【００１７】また、上記パッケージ本体１１には、半導
体チップ１５が搭載されるチップ搭載部を囲むようにし
て複数の配線パターン１７が配置されている。そして、
配線パターン１７のそれぞれは、パッケージ本体１１の
内部に配されたスルーホールや積層配線などの内部配線
１８を個々に介して、上記各ボール実装用パッド１２
ａ，１２ｂに接続されている。
体チップ１５が搭載されるチップ搭載部を囲むようにし
て複数の配線パターン１７が配置されている。そして、
配線パターン１７のそれぞれは、パッケージ本体１１の
内部に配されたスルーホールや積層配線などの内部配線
１８を個々に介して、上記各ボール実装用パッド１２
ａ，１２ｂに接続されている。
【００１８】したがって、上記半導体チップ１５の、そ
の上面に配された各チップ電極（図示していない）は、
上記パッケージ本体１１上の配線パターン１７のそれぞ
れとワイヤボンディング接続されることにより、上記各
半田ボール１３と電気的に接続される。
の上面に配された各チップ電極（図示していない）は、
上記パッケージ本体１１上の配線パターン１７のそれぞ
れとワイヤボンディング接続されることにより、上記各
半田ボール１３と電気的に接続される。
【００１９】なお、本実施例の場合、たとえば２０ｍｍ
角程度のパッケージ本体１１に対して、３２４個の半田
ボール１３が固着された多ピン・小型パッケージとなっ
ている。
角程度のパッケージ本体１１に対して、３２４個の半田
ボール１３が固着された多ピン・小型パッケージとなっ
ている。
【００２０】以下、この多ピン・小型パッケージを例
に、上記ボール実装用パッド１２ａ，１２ｂおよび半田
ボール１３の配置パターンについて具体的に説明する。
図２は、上記パッケージ本体１１におけるボール実装用
パッド１２ａ，１２ｂの配置パターンを示すものであ
る。
に、上記ボール実装用パッド１２ａ，１２ｂおよび半田
ボール１３の配置パターンについて具体的に説明する。
図２は、上記パッケージ本体１１におけるボール実装用
パッド１２ａ，１２ｂの配置パターンを示すものであ
る。
【００２１】すなわち、上記パッケージ本体１１の下面
には、たとえば０．５ｍｍ径の円盤状の実装用パッド１
２ａと０．３ｍｍ径の円盤状の実装用パッド１２ｂとが
交互に、かつ、格子状に配置されている。上記実装用パ
ッド１２ａ，１２ｂは、それぞれの中心までの距離が
１．０ｍｍのピッチ間隔をもって配置されて、縦および
横方向に対する相互の距離（間隔）が０．６ｍｍにまで
広げられている。
には、たとえば０．５ｍｍ径の円盤状の実装用パッド１
２ａと０．３ｍｍ径の円盤状の実装用パッド１２ｂとが
交互に、かつ、格子状に配置されている。上記実装用パ
ッド１２ａ，１２ｂは、それぞれの中心までの距離が
１．０ｍｍのピッチ間隔をもって配置されて、縦および
横方向に対する相互の距離（間隔）が０．６ｍｍにまで
広げられている。
【００２２】このように、大面積の実装用パッド１２ａ
の相互に小面積の実装用パッド１２ｂを配置すること
で、各パッド１２ａ，１２ｂ間の間隔を０．６ｍｍまで
拡張することができ、すべてのパッド面積を同一のもの
とした従来装置に比べ、半田ブリッジの発生を抑制でき
るようになる。
の相互に小面積の実装用パッド１２ｂを配置すること
で、各パッド１２ａ，１２ｂ間の間隔を０．６ｍｍまで
拡張することができ、すべてのパッド面積を同一のもの
とした従来装置に比べ、半田ブリッジの発生を抑制でき
るようになる。
【００２３】図３，図４は、上記ＢＧＡパッケージにお
ける半田ボール１３の配置パターンを示すものである。
なお、図３はＢＧＡパッケージの要部を示す斜視図であ
り、図４は同じく要部の側面図である。
ける半田ボール１３の配置パターンを示すものである。
なお、図３はＢＧＡパッケージの要部を示す斜視図であ
り、図４は同じく要部の側面図である。
【００２４】すなわち、格子状に配置された各パッド１
２ａ，１２ｂ上に、同一サイズ、たとえば０．７ｍｍ径
の球状の半田ボール１３が、半田ペースト１４によりそ
れぞれ固着されている。
２ａ，１２ｂ上に、同一サイズ、たとえば０．７ｍｍ径
の球状の半田ボール１３が、半田ペースト１４によりそ
れぞれ固着されている。
【００２５】この場合、０．５ｍｍ径と０．３ｍｍ径
と、面積の異なる２種類の実装用パッド１２ａ，１２ｂ
を交互に配置することにより、すべてのパッドを一義的
に小さくする場合よりも、保持に必要な半田ペースト１
４の量を十分に確保することが可能となる。
と、面積の異なる２種類の実装用パッド１２ａ，１２ｂ
を交互に配置することにより、すべてのパッドを一義的
に小さくする場合よりも、保持に必要な半田ペースト１
４の量を十分に確保することが可能となる。
【００２６】特に、パッケージ本体１１の要所、たとえ
ば最も大きな外力が加わるパッケージ本体１１の各角部
に面積の広いパッド１２ａをそれぞれ配置するようにす
ることで、実装時における接合の信頼性が大きく損なわ
れることもない。
ば最も大きな外力が加わるパッケージ本体１１の各角部
に面積の広いパッド１２ａをそれぞれ配置するようにす
ることで、実装時における接合の信頼性が大きく損なわ
れることもない。
【００２７】上記したように、保持に必要な半田ペース
トの絶対量を確保しつつ、ボール実装用パッドの間隔を
有効に拡張できるようにしている。すなわち、径（面
積）の異なるボール実装用パッドを交互に格子状に配置
するようにしている。これにより、パッド間の間隔を広
げられるようになるとともに、保持に必要な半田ペース
トの量を十分に確保することが可能となる。したがっ
て、半田ボールの半田付け性と半田付け強度とを両立さ
せることができるため、接合の信頼性を損なうことなし
に、ブリッジなどの不良の発生を低減できるようになる
ものである。
トの絶対量を確保しつつ、ボール実装用パッドの間隔を
有効に拡張できるようにしている。すなわち、径（面
積）の異なるボール実装用パッドを交互に格子状に配置
するようにしている。これにより、パッド間の間隔を広
げられるようになるとともに、保持に必要な半田ペース
トの量を十分に確保することが可能となる。したがっ
て、半田ボールの半田付け性と半田付け強度とを両立さ
せることができるため、接合の信頼性を損なうことなし
に、ブリッジなどの不良の発生を低減できるようになる
ものである。
【００２８】なお、上記実施例においては、サイズの異
なるボール実装用パッドを交互に配置するようにしてな
るＢＧＡパッケージを例に説明したが、これに限らず、
たとえば図５に示すように、パッケージ本体１１の要所
とそれ以外の場所とでボール実装用パッドのサイズを変
えるようにしても良い。
なるボール実装用パッドを交互に配置するようにしてな
るＢＧＡパッケージを例に説明したが、これに限らず、
たとえば図５に示すように、パッケージ本体１１の要所
とそれ以外の場所とでボール実装用パッドのサイズを変
えるようにしても良い。
【００２９】この場合、たとえば図６に示すように、特
に外力のかかるパッケージ本体１１の各角部に相当する
位置にのみ大面積のボール実装用パッド１ａを、それ以
外の位置に小面積のボール実装用パッド１２ｂを配置す
ることで、上記した実施例とほぼ同様の効果が期待でき
る。
に外力のかかるパッケージ本体１１の各角部に相当する
位置にのみ大面積のボール実装用パッド１ａを、それ以
外の位置に小面積のボール実装用パッド１２ｂを配置す
ることで、上記した実施例とほぼ同様の効果が期待でき
る。
【００３０】また、パッケージ本体のサイズや半田ボー
ルの個数も上記実施例に限定されるものではない。その
他、この発明の要旨を変えない範囲において、種々変形
実施可能なことは勿論である。
ルの個数も上記実施例に限定されるものではない。その
他、この発明の要旨を変えない範囲において、種々変形
実施可能なことは勿論である。
【００３１】
【発明の効果】以上、詳述したようにこの発明によれ
ば、結合の信頼性の悪化を招くことなく、半田ブリッジ
などの不良の発生を低減することが可能なパッケージ装
置を提供できる。
ば、結合の信頼性の悪化を招くことなく、半田ブリッジ
などの不良の発生を低減することが可能なパッケージ装
置を提供できる。
【図１】この発明の一実施例にかかるＢＧＡパッケージ
を概略的に示す構成図。
を概略的に示す構成図。
【図２】同じく、ＢＧＡパッケージにおけるボール実装
用パッドの配置パターンを説明するために示す要部の平
面図。
用パッドの配置パターンを説明するために示す要部の平
面図。
【図３】同じく、ＢＧＡパッケージにおける半田ボール
の配置パターンを説明するために示す要部の斜視図。
の配置パターンを説明するために示す要部の斜視図。
【図４】同じく、ＢＧＡパッケージにおける半田ボール
の配置パターンを説明するために示す要部の側面図。
の配置パターンを説明するために示す要部の側面図。
【図５】この発明の他の実施例にかかるＢＧＡパッケー
ジの概略構成図。
ジの概略構成図。
【図６】同じく、ＢＧＡパッケージにおけるボール実装
用パッドの配置パターンを説明するために示す要部の平
面図。
用パッドの配置パターンを説明するために示す要部の平
面図。
【図７】従来技術とその問題点を説明するために示すＢ
ＧＡパッケージの概略構成図。
ＧＡパッケージの概略構成図。
【図８】同じく、従来のＢＧＡパッケージにおける半田
ボールの配置パターンを説明するために示す要部の概略
断面図。
ボールの配置パターンを説明するために示す要部の概略
断面図。
１１…パッケージ本体（ランド・グリッド・アレイ）、
１２ａ，１２ｂ…ボール実装用パッド、１３…半田ボー
ル、１４…半田ペースト、１５…半導体チップ、１６…
リッジ部、１７…配線パターン、１８…内部配線。
１２ａ，１２ｂ…ボール実装用パッド、１３…半田ボー
ル、１４…半田ペースト、１５…半導体チップ、１６…
リッジ部、１７…配線パターン、１８…内部配線。
Claims (3)
- 【請求項１】 半導体チップを搭載するランド・グリッ
ド・アレイに、印刷配線基板上への実装のための半田ボ
ールを固着してなるボール・グリッド・アレイ型のパッ
ケージ装置において、 前記ランド・グリッド・アレイに、前記半田ボールをそ
れぞれ固着する、少なくとも２種類の異なるサイズのパ
ッドを格子状に配置してなることを特徴とするパッケー
ジ装置。 - 【請求項２】 前記パッドは、面積の広いパッドと狭い
パッドとが交互に配置されてなることを特徴とする請求
項１に記載のパッケージ装置。 - 【請求項３】 前記パッドは、前記ランド・グリッド・
アレイの要所にのみ面積の広いパッドが配置されてなる
ことを特徴とする請求項１に記載のパッケージ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14738195A JPH098166A (ja) | 1995-06-14 | 1995-06-14 | パッケージ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14738195A JPH098166A (ja) | 1995-06-14 | 1995-06-14 | パッケージ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098166A true JPH098166A (ja) | 1997-01-10 |
Family
ID=15428967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14738195A Pending JPH098166A (ja) | 1995-06-14 | 1995-06-14 | パッケージ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098166A (ja) |
-
1995
- 1995-06-14 JP JP14738195A patent/JPH098166A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9613922B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7095104B2 (en) | Overlap stacking of center bus bonded memory chips for double density and method of manufacturing the same | |
| US6858938B2 (en) | Semiconductor device | |
| JPH08213543A (ja) | マルチダイパッケージ装置 | |
| US20050062151A1 (en) | Semiconductor integrated circuit and electronic apparatus having the same | |
| US5455387A (en) | Semiconductor package with chip redistribution interposer | |
| JP2005129663A (ja) | 多層配線基板 | |
| JPH10189806A (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| KR20060060605A (ko) | 반도체 장치 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| JP2000133668A (ja) | 半導体装置および実装構造 | |
| JP3555828B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
| JP2004214699A (ja) | 半導体実装用回路基板およびそれを備えた半導体装置 | |
| JPH098166A (ja) | パッケージ装置 | |
| JP2006186282A (ja) | 半導体装置およびその製造方法 | |
| JPH0945807A (ja) | 半導体装置 | |
| JP2006278374A (ja) | 半導体装置及びその実装構造 | |
| JP3334816B2 (ja) | 半導体装置及び半導体装置の実装方法 | |
| JP3801397B2 (ja) | 半導体装置の実装基板及び半導体装置実装体 | |
| JP2001127202A (ja) | Ｂｇａ型半導体装置 | |
| JP2005167074A (ja) | 半導体装置 | |
| KR100668865B1 (ko) | 듀얼 본드 핑거 에프비지에이 패키지 | |
| JPH0992684A (ja) | 半導体装置 | |
| JP4132124B2 (ja) | 半導体装置の構造 | |
| JPH0590335A (ja) | 半導体装置 |