JPH0982041A

JPH0982041A - 信号処理装置

Info

Publication number: JPH0982041A
Application number: JP23530295A
Authority: JP
Inventors: Yoshiyuki Sasaki; 慶幸佐々木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-09-13
Filing date: 1995-09-13
Publication date: 1997-03-28

Abstract

(57)【要約】【課題】回路の大型化・複雑化を防止し、かつ、入力
信号に応じたフィルタ処理及びクロック発生動作を行
う。【解決手段】信号処理装置は、入力信号のフィルタ処
理を施すフィルタ手段と、前記入力信号の位相を検出す
る位相検出手段と、前記位相検出手段の出力を入力と
し、前記入力信号に位相同期したクロックを発生する発
振手段と、前記位相検出手段の出力に基づいて前記発振
手段と前記フィルタ手段とを制御する制御手段とを備え
て構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号処理装置に関
し、特には、入力信号に位相同期したクロックを用いて
処理を施すものに関する。

【０００２】

【従来の技術】この種の装置として、従来より、入力ビ
デオ信号をデジタル信号に変換して磁気テープに記録、
再生するデジタルＶＴＲが知られている。

【０００３】図６はこの様な従来のディジタルＶＴＲに
おける記録系のブロック図である。

【０００４】図において、１は入力端子、２はプリフィ
ルター、３はＡ／Ｄ変換器、４はデータ圧縮回路、５は
エラー訂正符号化回路、６は変調回路、７はヘッド、８
はテープである。

【０００５】９は映像信号から同期信号を分離する同期
分離回路、１０は同期分離回路９出力と分周器１３出力
の位相差を検出する位相検出回路、１１はループフィル
ター、１２は発振器である。

【０００６】つぎに動作について説明する。入力端子１
に入力された、たとえばＮＴＳＣ方式の映像信号は、プ
リフィルター２と同期分離回路９に供給される。

【０００７】同期分離回路９では入力映像信号中の水平
同期信号を分離し、この水平同期信号の周波数である１
５．７５ＫＨｚの信号を出力する。位相検出回路１０
は、同期分離回路９の出力と、発振器の１２出力を分周
した分周器１３の出力との位相差を検出する。そして、
位相検出回路１０の出力を、ループフィルター１１でフ
ィルター処理して発振器１２に負帰還することによっ
て、入力した映像信号に発振器１２の出力クロックを位
相同期させるＰＬＬ回路を構成している。

【０００８】一方、Ａ／Ｄ変換器３で映像信号をサンプ
リングする際にエリアジング歪みが生じないように、プ
リフィルター２はＡ／Ｄ変換クロック周波数の１／２程
度にしゃ断周波数を持つローパスフィルター特性で高域
成分を除去する。プリフィルター２の例としては図７に
示すように、インダクタＬとコンデンサＣを組み合わせ
た二次フィルターをバッファで接続したものなどがあ
る。

【０００９】Ａ／Ｄ変換器３の出力を、データ圧縮回路
４でＤＣＴやＤＰＣＭといった方式でデータ圧縮を行
い、エラー訂正符号化回路５でエラー訂正のためのパリ
ティ信号を付加し、変調回路６で変調したのちにヘッド
７でテープ８に記録するものである。

【００１０】つぎにプリフィルター２を集積回路上に構
成する方法について、図を用いて説明する。図８は「Ｎ
ａｔｉｏｎａｌＴｅｃｈｎｉｃａＲｅｐｏｒｔＶ
ｏｌ．３９ＮＯ．６Ｄｅｃ１９９３ビデオムービー
用Ｙ／Ｃ１チップＩＣＡＮ２４００」に示されるジ
ャイレータと呼ばれる回路の一列で、端子Ａから端子
Ａ′間を流れる電流ｉ₁と両端子間の電圧Ｖ₁の関係は次
式となる。

【００１１】

【外１】

【００１２】これより

【００１３】

【外２】となり、ＲとＣを用いて等価インダクタを集積回路上に
実現できることになる。そして、Ｉ₃を固定し、Ｉ₁を可
変すれば等価Ｌ値を変化させることが可能である。

【００１４】つぎに、集積回路で±２０％程度発生する
抵抗やコンデンサの絶対値のバラつきによるフィルター
特性の変化を抑える方法について図９を用いて説明す
る。

【００１５】図中、点線で示した２次ローパスフィルタ
ーの目標とするしゃ断周波数を、水晶発振器１６の発振
周波数と同じとする。そしてしゃ断周波数で９０°遅れ
た信号と、水晶発振器１６出力との位相が９０°となる
ように位相検出器１７で位相差を検出して図８及び式２
における基準電流Ｉ₁を変化させ、目標のしゃ断周波数
となるようにＬ値を補正するフィードバックループを形
成している。

【００１６】集積回路の特徴として、各抵抗間、各コン
デンサ間の相対値のバラつきは極めて小さく、フィルタ
ー回路で用いるインダクタのすべてをジャイレータで構
成し、ジャイレータの基準電流Ｉ₁を同時に制御するこ
とによりプリフィルタ２のしゃ断周波数を正規の値に調
整できるものである。

【００１７】従来のディジタルＶＴＲにおけるプリフィ
ルターは以上のように構成されており、ディジタル信号
処理回路のクロック信号を発生するためのＰＬＬ回路の
ほかに、プリフィルターを調整するためにさらに一系統
のＰＬＬ回路が必要であった。

【００１８】さらにクロック信号の周波数は映像信号の
色副搬送波（ｆｓｃ）の整数倍（３ないし４倍）に選ば
れることが一般的である。従って、例えば入力する映像
信号のテレビ方式がたとえばＮＴＳＣ方式とＰＡＬ方式
とを含む場合、入力信号に応じてクロック周波数を変化
させる必要がある。

【００１９】この場合、プリフィルター２のしゃ断周波
数もテレビ方式に応じて変化させなければならず、プリ
フィルター２を２種類設けるかプリフィルター２調整用
の発振器を２種類設けるなど回路が複雑となり、コスト
が高くなる問題点があった。

【００２０】本発明はこの様な問題を解決し、回路の大
型、複雑化を防止し、かつ、入力信号に応じたフィルタ
処理及びクロック発生動作を行うことを目的とする。

【００２１】

【課題を解決するための手段】前記課題を考慮して、本
願発明は、入力信号にフィルタ処理を施すフィルタ手段
と、前記入力信号の位相を検出する位相検出手段と、前
記位相検出手段の出力を入力とし、前記入力信号に同期
したクロックを発生する発振手段と、前記位相検出手段
の出力に基づいて前記発振手段と前記フィルタ手段とを
制御する制御手段とを備えて構成されている。

【００２２】

【発明の実施の形態】以下、本発明の実施例を説明す
る。

【００２３】図１はデジタルＶＴＲに対して本発明を適
用した場合の装置の構成を示すブロック図であり、以
下、図６に示した装置と異なる点について説明する。

【００２４】図１において、プリフィルター２がＲ₁，
Ｌ₁，Ｃ₁とアンプ１による２次のフィルターｆ１，
Ｒ₂，Ｌ₂，Ｃ₂とアンプ２による２次のフィルターｆ２
で構成され、しゃ断周波数はそれぞれｆ_S／２付近に選
ばれている。

【００２５】また、Ｌ₃とＣ₃で、発振器１２の発振周波
数を決定する２次のフィルターｆ３を構成し、電流源１
４，アンプ４と組み合わせて発振器としている。ここで
は、逓倍回路１５で発振器１２出力の周波数を２倍し
て、Ａ／Ｄ変換器３などのディジタル信号処理回路へ供
給している。

【００２６】次に動作について説明する。集積回路上に
同様の回路形式、マスク構成で作られタジャイレータを
用いて等価インダクタとされたＬ₁，Ｌ₂，Ｌ₃が、ほぼ
同じインダクタンスになるようにジャイレータ負荷とな
る図８におけるコンデンサＣ₀がそれぞれ等しく選ばれ
ているとする。

【００２７】そして、フィルターｆ１，フィルターｆ２
それぞれの周波数特性は、ジャイレータの基準電流が中
心値であると図２（ａ），図２（ｂ）のようなほぼ同じ
しゃ断周波数（ｆ_S／２），Ｑ（Ｑは一般に回路の良さ
と呼ばれるものである）となるようにＲ₁，Ｒ₂，Ｃ₁，
Ｃ₂の値が選ばれている。

【００２８】一方、発振器１２の発振周波数を決めるフ
ィルターｆ３の周波数特性は、ＲやＣのバラつきがな
く、ジャイレータの基準電流が中心値であると、図３の
ようにｆ_S／２に鋭いピークを持つ特性であるから、発
振器１２はｆ_S／２の周波数で発振する。さらに、入力
された映像信号に発振器１２出力が位相同期するよう
に、位相検出回路１０、ループフィルター１１によるＰ
ＬＬ回路が動作する。

【００２９】従って、集積回路のＲやＣの絶対値のバラ
つきに基づくクロック位相の変動があると、ジャイレー
タの基準電流がＰＬＬの動作によって制御され、発振周
波数はｆ_S／２に保たれる。そして、この発振周波数を
ｆ_S／２に保持しているときのジャイレータ基準電流
を、Ｌ₁，Ｌ₂を構成する同様のジャイレータにも供給す
ることにより、プリフィルター２のしゃ断周波数もＦ_S
／２に制御できるものである。

【００３０】つぎに、入力される映像信号が、異なるテ
レビ方式であるＮＴＳＣ方式かＰＡＬ方式の映像信号で
ある場合について説明する。

【００３１】水平同期周波数は両方式ともほぼ同じであ
るが、色副搬送波（ｆ_SC）はＮＴＳＣ方式で約３．５８
ＭＨｚ、ＰＡＬ方式で約４．４３ＭＨｚである。Ａ／Ｄ
変換に用いるクロックの周波数を色副搬送波の４倍（４
ｆ_SC）とすると、ＮＴＳＣ方式では１４．３ＭＨｚ、Ｐ
ＡＬ方式では１７．７２ＭＨｚとなる。

【００３２】この両方式に対応するため、クロック周波
数選択回路の一例として分周器１３の分周比を切り換え
て、発振周波数を変えることができる。

【００３３】即ち、発振器１２の発振周波数を変えるた
めに分周器１３の分周比を変えることにより位相検出回
路１０の出力信号、つまりループフィルタの出力信号の
電圧を変えさせることにより、プリフィルタ２のしゃ断
周波数を図４に示す様に変えることができ、エリアジン
グ歪みを小さく抑えられる。

【００３４】この様に、本実施例においては、プリフィ
ルタにて用いられる２次のフィルタ及び発振器にて用い
られる２次のフィルタを同様の回路形式で構成し、発振
器の制御信号により両フィルタを制御し、クロックの周
波数及びフィルタのしゃ断周波数を変えているので、回
路の要素のバラつきによる特性の変化の影響を容易に吸
収できる。

【００３５】また、異なる形式の映像信号が入力された
場合でも、各入力信号に適したしゃ断周波数のプリフィ
ルタを実現でき、しかも、そのために新たな回路を追加
する必要もない。

【００３６】なお、前述の実施例ではしゃ断周波数が制
御可能なフィルター回路としてジャイレータを用いた例
について説明したが、図５に示すようなトランスコンダ
クタンス回路と呼ばれる電圧−電流変換特性（ｇｍ）が
制御可能な素子を用いたアクティブフィルターなど、集
積回路上に実現でき、かつ、しゃ断周波数の制御可能な
フィルターであれば、前述の実施例と同様の動作が期待
できる。

【００３７】また、前述の実施例ではディジタルＶＴＲ
を一例にして説明したが、帯域圧縮装置（ＣＯＤＥＣ）
など、他の装置に本発明を適用する場合であっても同様
の動作が期待できる。

【００３８】また、前述の実施例ではＡ／Ｄ変換器とプ
リフィルターを組合わせる場合について説明したが、映
像信号処理装置の出力部であるＤ／Ａ変換器とポストフ
ィルターの組合わせに本発明を適用することも可能であ
る。

【００３９】

【発明の効果】以上の説明から明らかなように、本発明
では、入力信号の位相検出出力に基づいて発振手段とフ
ィルタ手段とを制御しているので、回路規模を大型化す
ることなく、入力信号の周波数変動に応じて最適なフィ
ルタ処理を行うことができると共に入力信号に同期した
クロックを得ることができる。

【図面の簡単な説明】

【図１】本発明の実施例としてのデジタルＶＴＲの構成
を示すブロック図である。

【図２】図１のプリフィルタにおける各フィルタの特性
を示す図である。

【図３】図１の発振器の特性を示す図である。

【図４】図１のプリフィルタの特性を示す図である。

【図５】本発明の実施例で用いられるトランスコンダク
タンス回路の構成を示す図である。

【図６】従来のデジタルＶＴＲの構成を示すブロック図
である。

【図７】図６の装置におけるプリフィルタの構成を示す
図である。

【図８】本発明の実施例で用いられるジャイレータの構
成を示す図である。

【図９】従来のフィルタの周波数特性の制御回路の構成
を示す図である。

【符号の説明】２プリフィルタ３Ａ／Ｄ変換器１２発振器２２

Claims

【特許請求の範囲】

【請求項１】入力信号にフィルタ処理を施すフィルタ
手段と、前記入力信号の位相を検出する位相検出手段と、前記位相検出手段の出力を入力とし、前記入力信号に同
期したクロックを発生する発振手段と、前記位相検出手段の出力に基づいて前記発振手段と前記
フィルタ手段とを制御する制御手段とを備える信号処理
装置。
【請求項２】前記制御手段は前記位相検出手段の出力
に基づいて前記クロックの周波数を制御することを特徴
とする請求項１に記載の信号処理装置。
【請求項３】前記発振手段は遮断周波数の制御可能な
２次以上の次数を有するフィルタ回路により発振周波数
が決定され、前記制御手段は前記フィルタ回路の遮断周波数を制御す
ることにより前記発振周波数を制御することを特徴とす
る請求項２に記載の信号処理装置。
【請求項４】前記フィルタ手段の遮断周波数と前記発
振手段を構成するフィルタ回路の遮断周波数とが近接し
ていることを特徴とする請求項３に記載の信号処理装
置。
【請求項５】前記フィルタ手段は、それぞれ遮断周波
数の制御可能な２次以上の次数を有する複数のフィルタ
回路を有することを特徴とする請求項１に記載の信号処
理装置。
【請求項６】前記制御手段は前記位相検出手段の出力
に基づいて前記フィルタ手段の遮断周波数を制御するこ
とを特徴とする請求項１に記載の信号処理装置。
【請求項７】前記制御手段は前記位相検出手段の出力
を入力とするループフィルタを含むことを特徴とする請
求項１に記載の信号処理装置。
【請求項８】前記入力信号は、互いに方式の異なる複
数種類のビデオ信号を含み、前記ビデオ信号の種類に応じて前記クロックの周波数を
変更する周波数変更手段を備えることを特徴とする請求
項１に記載の信号処理装置。
【請求項９】前記入力信号は映像信号であり、前記ク
ロックを用いて前記フィルタ手段から出力された映像信
号をサンプリングしてデジタル信号に変換するＡ／Ｄ変
換手段を備えたことを特徴とする請求項１に記載の信号
処理装置。
【請求項１０】第１のフィルタ回路を有し、入力信号
にフィルタ処理を施すフィルタ手段と、第２のフィルタ回路を有し、前記入力信号に同期したク
ロックを発生するクロック発生手段とを備え、前記単一の制御信号に基づいて前記第１のフィルタ回路
と第２のフィルタ回路とを制御して、前記フィルタ手段
の遮断周波数と前記クロックの周波数とを制御すること
を特徴とする信号処理装置。
【請求項１１】前記第１のフィルタ回路は、それぞれ
２次以上の次数を有する複数のフィルタを有し、前記複数のフィルタ及び前記第２のフィルタ手段の遮断
周波数が近接していることを特徴とする請求項１０に記
載の信号処理装置。
【請求項１２】前記第１のフィルタ回路はそれぞれ２
次以上の次数を有する複数のフィルタを有し、前記複数
のフィルタ及び第２のフィルタ手段は、同様の回路形式
及びマスク構成で同一の集積回路上に形成されているこ
とを特徴とする請求項１０に記載の信号処理装置。
【請求項１３】前記第１及び第２のフィルタ手段はジ
ャイレータ回路を含むことを特徴とする請求項１０に記
載の信号処理装置。
【請求項１４】前記第１及び第２のフィルタ手段にお
けるジャイレータ回路のインダクタンスを前記単一の制
御信号に基づいて制御することを特徴とする請求項１３
に記載の信号処理装置。
【請求項１５】前記単一の制御信号は、前記クロック
と前記入力信号との位相差を示す信号であることを特徴
とする請求項１０に記載の信号処理装置。
【請求項１６】前記第１及び第２のフィルタ手段はト
ランスコンダクタンス可変アンプを用いたアクティブフ
ィルタであることを特徴とする請求項１０に記載のデー
タ処理装置。