JPH098246A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH098246A
JPH098246A JP7155921A JP15592195A JPH098246A JP H098246 A JPH098246 A JP H098246A JP 7155921 A JP7155921 A JP 7155921A JP 15592195 A JP15592195 A JP 15592195A JP H098246 A JPH098246 A JP H098246A
Authority
JP
Japan
Prior art keywords
insulating film
electrode
semiconductor device
capacitive insulating
capacitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7155921A
Other languages
English (en)
Other versions
JP3135483B2 (ja
Inventor
Yasuhiro Shimada
恭博 嶋田
Yasuhiro Uemoto
康裕 上本
Atsuo Inoue
敦雄 井上
Taketoshi Matsuura
武敏 松浦
Masamichi Azuma
正道 吾妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP07155921A priority Critical patent/JP3135483B2/ja
Priority to US08/667,913 priority patent/US5828098A/en
Priority to DE69625132T priority patent/DE69625132T2/de
Priority to CN96107136A priority patent/CN1082718C/zh
Priority to EP96110025A priority patent/EP0755070B1/en
Priority to KR1019960023034A priority patent/KR100240819B1/ko
Publication of JPH098246A publication Critical patent/JPH098246A/ja
Priority to US09/122,492 priority patent/US6033920A/en
Application granted granted Critical
Publication of JP3135483B2 publication Critical patent/JP3135483B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6544—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials to change the morphology of the insulating materials, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/69398—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides the material having a perovskite structure, e.g. BaTiO3

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)

Abstract

(57)【要約】 【目的】 高誘電体または強誘電体を容量絶縁膜とする
容量素子を内蔵する半導体装置とその製造方法におい
て、容量絶縁膜の結晶粒径のばらつきの標準偏差が大き
いために耐久負荷試験において容量素子のリーク電流が
急激に上昇し、半導体装置の信頼性が著しく劣るという
課題を解決し、信頼性に優れた半導体装置およびその製
造方法を提供する。 【構成】 容量絶縁膜６の焼結工程における焼結温度を
６５０℃に保持し、焼結温度に至る昇温レートを５℃／
分または１０℃／分として焼結させることにより、結晶
粒７の平均粒径が１２．８ｎｍ、粒径ばらつきの標準偏
差が２．２ｎｍの結晶の大きさがほぼ揃った厚さおよそ
１８５ｎｍのＢａ0.7Ｓｒ0.3ＴｉＯ3からなる容量絶縁
膜６を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、強誘電体膜または高い
誘電率を有する誘電体膜を容量絶縁膜とする容量素子を
内蔵する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の高速化および低電圧動
作化にともない、電子機器から発せられる電磁輻射によ
る雑音が重大な課題となっている。この不要な電磁輻射
を低減する手段の一つとして、強誘電体または高誘電率
を有する誘電体（以下、高誘電体という）を容量絶縁膜
として用いた大容量の容量素子を半導体集積回路に組み
入れる技術が注目されている。また強誘電体薄膜のヒス
テリシス特性を利用して、低電圧動作および高速書き込
み・読み出しを可能とする不揮発性メモリの実用化研究
が盛んにおこなわれている。
【０００３】以下に従来の容量素子を内蔵した半導体装
置について、図６〜図１０を用いて説明する。図６に示
すように従来の容量素子を内蔵した半導体装置は集積回
路が作り込まれた（図示せず）支持基板１の表面上に選
択的に形成された白金からなる第１の電極２と、その第
１の電極２の表面上に形成されたＢａ0.7Ｓｒ0.3ＴｉＯ
3などの高誘電体からなる容量絶縁膜３と、その容量絶
縁膜３の表面上に第１の電極２と接触しないように形成
された白金からなる第２の電極４とから主として構成さ
れている。
【０００４】その製造方法は、まず支持基板１の表面上
にスパッタまたは電子ビーム蒸着により第１の電極２を
一様に形成し、つづいてその面上にＢａ0.7Ｓｒ0.3Ｔｉ
Ｏ3をスピン塗布法、スパッタ法またはＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法に
よって形成する。これを酸素雰囲気中の炉内で昇温レー
トを７０℃／分として６５０℃まで昇温し、約１時間そ
の温度に保持することによりＢａ0.7Ｓｒ0.3ＴｉＯ3を
焼結させて容量絶縁膜３を形成する。
【０００５】さらに、その容量絶縁膜３の表面上にスパ
ッタまたは電子ビーム蒸着により第２の電極４を一様に
形成したのち、第１の電極２、容量絶縁膜３および第２
の電極４をプラズマエッチング法または化学溶液による
湿式エッチング法により不要部分を除去することによっ
て容量素子が形成される。
【０００６】このように従来の製造方法で形成された容
量素子を内蔵した半導体装置のＢａ 0.7Ｓｒ0.3ＴｉＯ3
からなる容量絶縁膜の微細構造を図６に示す容量素子の
一部の断面を拡大した図７に示す。図において容量絶縁
膜３の厚さはおよそ１８５ｎｍであり、容量絶縁膜３は
粒径の異なる高誘電体の結晶粒５から構成されている。
結晶粒５の粒径は第１の電極２に近いほど小さく、逆に
第２の電極４に近いほど大きくなっており、容量絶縁膜
３は色々な粒径の結晶粒を有していることがわかる。こ
の結晶粒５の平均粒径は図８に示すようにおよそ１２ｎ
ｍであり、粒径ばらつきの標準偏差は３．９ｎｍであっ
た。
【０００７】図９はこのような結晶粒の微細構造を有す
る従来の容量絶縁膜３を内蔵する容量素子を備えた半導
体装置について容量素子に電界をかけたときに得られる
電流−電界特性を示したものであり、電流を電界で除し
た値を縦軸に、電界の平方根を横軸にして示した場合、
室温、１００℃および１５０℃の各温度で測定した時の
それぞれの曲線が直線に変化する領域は図の斜線で示す
ように室温で０．４４ＭＶ／ｃｍ以上の電界領域、１０
０℃で０．２４ＭＶ／ｃｍ以上の電界領域、１５０℃で
０．０７ＭＶ／ｃｍ以上の電界領域にそれぞれ現れてい
る。この直線部分の始まる電界の値を以下、臨界電界と
呼ぶ。
【０００８】図９の斜線で覆われた電界領域では容量素
子の容量絶縁膜中のキャリアの伝導がＦｒｅｎｋｅｌ−
Ｐｏｏｌｅ型のホッピング伝導に支配されていることを
示している（例えば、嶋田ら、第１２回強誘電体応用会
議、２６ーＴＣ−１１、京都、１９９５年を参照）。
【０００９】
【発明が解決しようとする課題】しかしながら上記従来
の半導体装置では内蔵する容量素子の容量絶縁膜の結晶
粒径のばらつきが大きいためにその信頼性において大き
な課題が生じることになる。すなわち、従来の容量素子
を備えた半導体装置の信頼性を評価するために、加速寿
命試験として容量素子を高温条件下で直流電界のストレ
スを一定時間印加し（以下、高温バイアス試験とい
う）、ある時間間隔で室温に戻してリーク電流を測定
し、そのリーク電流と試験時間との関係を調べた。スト
レス条件として、温度１００℃、電界０．３２ＭＶ／ｃ
ｍ（電圧で６Ｖ）を印加した。その結果を図１０に示
す。図において、曲線Ａが従来の容量素子を備えた半導
体装置の試験結果であり、試験時間が数百時間を越える
と容量素子のリーク電流が急激に上昇していることがわ
かる。
【００１０】同じく図１０の曲線Ｂは一般の標準５Ｖ動
作のシリコン系半導体装置について同一の試験、例えば
ＭＯＳトランジスタのゲート電極−ドレイン電極間に同
一の電界と温度を与えて加速寿命試験を行った結果を示
すものであり、１０００時間を越えてもＭＯＳトランジ
スタのしきい値電圧に殆ど変化は見られない。
【００１１】このように従来の容量素子を内蔵する半導
体装置では、一般のシリコン系半導体装置に比べて信頼
性すなわち安定性の面で著しく劣るという課題があっ
た。
【００１２】本発明は上記従来の課題を解決するもので
あり、半導体装置に内蔵される容量素子のリーク電流を
長期間に亘って最小に抑えることができ、したがって優
れた信頼性を備えた半導体装置とその製造方法を提供す
ることを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明は、集積回路が形成された支持基板と、その支
持基板の上面に選択的に形成された第１の電極と、その
第１の電極の上面に形成された高誘電体からなる容量絶
縁膜と、その容量絶縁膜の上面に第１の電極と接触しな
いように形成された第２の電極とからなる容量素子を内
蔵する半導体装置であって、高誘電体からなる容量絶縁
膜の結晶粒の平均粒径が５〜２０ｎｍの範囲にあってそ
の平均粒径における粒径の分布が標準偏差で３ｎｍ以内
である容量絶縁膜を有する容量素子を内蔵するものであ
り、さらにこの半導体装置を得るために集積回路が形成
された支持基板の上面に選択的に第１の電極を形成し、
その第１の電極の上面に高誘電体を被覆したのち酸素雰
囲気中で０．１〜１０℃／分の範囲のいずれかの昇温レ
ートで焼結温度まで上昇させて高誘電体を結晶化させて
容量絶縁膜を形成し、その容量絶縁膜の上面に第１の電
極と接触しないように第２の電極を形成する工程よりな
るものである。
【００１４】
【作用】したがって本発明によれば、高誘電体を酸素雰
囲気中で０．１℃〜１０℃／分の範囲のいずれかの昇温
レートで焼結温度まで上昇させて高誘電体を結晶化させ
て容量絶縁膜を形成しているためにその条件で得られた
結晶粒の平均粒径を中心とする粒径の分布を標準偏差で
３ｎｍ以内に抑えることができ、高温・高電界のストレ
ス下においてもリーク電流を低く、かつ長期間安定に保
つことができる。
【００１５】
【実施例】以下、本発明の一実施例について図１〜図５
を参照しながら図６、図７と同一部分には同一番号を付
して説明する。
【００１６】本発明に関わる容量素子を備えた半導体装
置の構成は、容量絶縁膜の結晶構造を除いて従来の半導
体装置の構成と基本的に変わるところはない。またその
製造方法も容量絶縁膜の焼結工程を除いては従来と殆ど
同様であるため詳細な説明は省略し、相違する点につい
て説明する。
【００１７】図１は本発明の一実施例における半導体装
置の一部断面を拡大して示したものであり、図に示すよ
うに白金等よりなる第１の電極２と同じく白金等よりな
る第２の電極４との間に構成された容量絶縁膜６はこれ
を構成する結晶粒７の粒径分布が３ｎｍ以内に形成され
ている。このような容量絶縁膜を構成するに至った経緯
について、つぎに本発明の一実施例における半導体装置
の製造方法を参照しながら説明する。
【００１８】まず発明者らは高温バイアス試験によるリ
ーク電流の増大はそのストレス条件における容量絶縁膜
中のキャリアの伝導機構に関係していると推察し、伝導
機構を決定している因子は容量絶縁膜の微細構造である
と推定した。そこで容量絶縁膜の焼結工程における焼結
温度を６５０℃に保持し、焼結温度に至る昇温レートを
５℃／分、１０℃／分、２０℃／分、５０℃／分および
７０℃／分とそれぞれ変えることによって得られた容量
絶縁膜の様々な結晶の微細構造を調べた。
【００１９】その結果、昇温レートを５℃／分または１
０℃／分として焼結させた場合、図１に示すように結晶
粒７の大きさがほぼ揃った厚さおよそ１８５ｎｍのＢａ
0.7Ｓｒ0.3ＴｉＯ3からなる容量絶縁膜を有する容量素
子を得ることができた。そして本実施例で得られた半導
体装置のリーク電流の負荷寿命試験の結果は図１０に示
す曲線Ｂで表されるような一般的なシリコン系半導体装
置の安定した特性とほぼ同様の結果を示すことを発見し
た。
【００２０】本実施例において得られた容量絶縁膜６を
構成する結晶粒７の粒径の度数分布を図２に示す。図か
らわかるように、結晶粒７の平均粒径は１２．８ｎｍで
あり従来の容量絶縁膜のそれとほぼ同等であるが、標準
偏差は２．２ｎｍとなっており、図８に示す従来の容量
絶縁膜の標準偏差に比べて小さいことがわかる。
【００２１】図３は本実施例による半導体装置について
容量素子に電界をかけたときに得られる電流−電界特性
を示したものであり、１５０℃における臨界電界強度
は、従来の容量素子の０．０７ＭＶ／ｃｍから０．３８
ＭＶ／ｃｍへと大幅に上昇していることがわかる。ま
た、１００℃での臨界電界強度は０．４３ＭＶ／ｃｍ、
室温では０．５ＭＶ／ｃｍであり、いずれも従来の半導
体装置に内蔵される容量素子の臨界電界強度より上昇し
ていることがわかる。図３より明らかなように、上述の
高温バイアス試験条件（６Ｖ、１２５℃）は本実施例の
有する臨界電界強度以下となっており、したがって本実
施例における容量素子を内蔵する半導体装置は安定なリ
ーク電流特性を有するものと考えられる。
【００２２】このようにリーク電流特性が安定であるか
どうかは高温バイアス試験条件が臨界電界強度以下とな
っているか否かによるが、臨界電界強度は高ければ高い
ほど安定な領域が増すことになるので、臨界電界強度を
高くするための要因について調べた。
【００２３】上記実施例にみられるように本発明の構成
が従来の容量絶縁膜と異なる点は高誘電体の結晶粒径の
標準偏差が従来は３．９であるのに対して本実施例では
２．２となっており、発明者らはその相違点が与える影
響の解明のために結晶粒径の分散する標準偏差と１５０
℃における臨界電界との相互関係について調べた。その
結果を図４に示す。図からわかるように、臨界電界強度
は容量絶縁膜の結晶粒径の標準偏差が３ｎｍまでは殆ど
かわらないが、３ｎｍを越えると急激に小さくなってい
くことがわかる。すなわち、高温バイアス試験において
安定なリーク電流特性を得るためには、結晶粒径の標準
偏差を３ｎｍ以下に抑える必要があることが明らかとな
った。
【００２４】つぎに容量絶縁膜６の焼結工程における昇
温レートと１５０℃における臨界電界強度との関係を図
５に示す。図より明らかなように、焼結時の昇温レート
が１０℃／分を越えると臨界電界強度は急激に小さくな
ることがわかった。すなわち、結晶粒径の分散する標準
偏差を小さくし、安定なリーク電流特性を得るには容量
絶縁膜の焼結工程における昇温レートを０．１〜１０℃
／分の範囲とすることが必要である。
【００２５】なお、本実施例の半導体装置においては容
量絶縁膜６としてＢａ0.7Ｓｒ0.3ＴｉＯ3を用いた例に
ついて説明したが、ＢａとＳｒのモル比は本実施例にお
ける数値のみならずどのような配合割合においても同じ
効果を得ることができる。さらにＢａ0.7Ｓｒ0.3ＴｉＯ
3に限らず、多くの種類のペロブスカイト型高誘電体材
料を容量絶縁膜として使用することが可能である。また
本発明における実施例では容量絶縁膜の安定性に係わる
解析理論として、Ｆｒｅｎｋｅｌ−Ｐｏｏｌｅ型ホッピ
ング伝導が支配的となる臨界電界を定義して演繹した
が、容量絶縁膜の安定性は時間依存絶縁破壊（Ｔｉｍｅ
−Ｄｅｐｅｎｄｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａ
ｋｄｏｗｎ：ＴＤＤＢ）や絶縁耐圧を評価の指標として
解析しても同様の結果を得ることとなった。
【００２６】このように上記実施例によれば、容量絶縁
膜を構成する高誘電体を酸素雰囲気中で５℃または１０
℃／分の昇温レートで焼結温度まで上昇させて高誘電体
を結晶化させて容量絶縁膜を形成し、結晶粒の平均粒径
を中心とする粒径の分布を標準偏差で２．２ｎｍとする
ことができ、高温・高電界のストレス下においてもリー
ク電流を低く、かつ長期間安定に保つことができた。
【００２７】
【発明の効果】本発明は、集積回路が作り込まれた支持
基板と、その支持基板の上面に選択的に形成された第１
の電極と、その第１の電極の上面に形成された高誘電体
からなる容量絶縁膜と、その容量絶縁膜の上面に第１の
電極と接触しないように形成された第２の電極とからな
る容量素子を内蔵する半導体装置であって、高誘電体か
らなる容量絶縁膜の結晶粒の平均粒径が５〜２０ｎｍの
範囲にあってその平均粒径における粒径の分布が標準偏
差で３ｎｍ以内である容量絶縁膜を有する容量素子を内
蔵しているために、その容量素子のリーク電流を長期に
亘って安定に保持することができ、半導体装置の信頼性
を著しく向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施例における半導体装置の容量素
子の一部拡大断面図
【図２】同実施例における半導体装置の容量絶縁膜を構
成する結晶粒径の度数分布図
【図３】同半導体装置の容量素子の電流−電界特性図
【図４】同半導体装置の容量絶縁膜結晶粒径の分散に対
する標準偏差と臨界電界との関係図
【図５】同容量絶縁膜の焼結工程における昇温レートと
臨界電界との関係図
【図６】従来および本発明に係わる半導体装置の要部断
面図
【図７】従来の半導体装置の容量素子の一部拡大断面図
【図８】同半導体装置の容量絶縁膜を構成する結晶粒径
の度数分布図
【図９】同半導体装置の容量素子の電流−電界特性図
【図１０】従来および一般のシリコン系半導体装置の高
温電界印加試験によるリーク電流と試験時間との関係図
【符号の説明】
１ 支持基板 ２ 第１の電極 ４ 第２の電極 ６ 容量絶縁膜 ７ 結晶粒
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松浦 武敏 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 吾妻 正道 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が形成された支持基板と、その
    支持基板の上面に選択的に形成された第１の電極と、そ
    の第１の電極の上面に形成された高誘電率誘電体からな
    る容量絶縁膜と、その容量絶縁膜の上面に前記第１の電
    極と接触しないように形成された第２の電極とからなる
    容量素子を内蔵する半導体装置において、前記高誘電率
    誘電体からなる容量絶縁膜の結晶粒の平均粒径が５〜２
    ０ｎｍの範囲にあってその平均粒径における粒径の分布
    が標準偏差で３ｎｍ以内である容量絶縁膜を有する容量
    素子を備える半導体装置。
  2. 【請求項２】 集積回路が形成された支持基板の上面に
    選択的に第１の電極を形成し、その第１の電極の上面に
    高誘電率誘電体を被覆したのち酸素雰囲気中で０．１〜
    １０℃／分の範囲のいずれかの昇温レートで焼結温度ま
    で上昇させて高誘電率誘電体を結晶化させ、容量絶縁膜
    を形成したのち、その容量絶縁膜の上面に前記第１の電
    極と接触しないように第２の電極を形成する半導体装置
    の製造方法。
JP07155921A 1995-06-22 1995-06-22 半導体装置およびその製造方法 Expired - Fee Related JP3135483B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP07155921A JP3135483B2 (ja) 1995-06-22 1995-06-22 半導体装置およびその製造方法
US08/667,913 US5828098A (en) 1995-06-22 1996-06-20 Semiconductor capacitor dielectric having various grain sizes
CN96107136A CN1082718C (zh) 1995-06-22 1996-06-21 半导体器件及其制造方法
EP96110025A EP0755070B1 (en) 1995-06-22 1996-06-21 A semiconductor device and its manufacturing method
DE69625132T DE69625132T2 (de) 1995-06-22 1996-06-21 Halbleitervorrichtung und Verfahren für ihre Herstellung
KR1019960023034A KR100240819B1 (ko) 1995-06-22 1996-06-22 반도체장치 및 그 제조방법
US09/122,492 US6033920A (en) 1995-06-22 1998-07-24 Method of manufacturing a high dielectric constant capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07155921A JP3135483B2 (ja) 1995-06-22 1995-06-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH098246A true JPH098246A (ja) 1997-01-10
JP3135483B2 JP3135483B2 (ja) 2001-02-13

Family

ID=15616428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07155921A Expired - Fee Related JP3135483B2 (ja) 1995-06-22 1995-06-22 半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US5828098A (ja)
EP (1) EP0755070B1 (ja)
JP (1) JP3135483B2 (ja)
KR (1) KR100240819B1 (ja)
CN (1) CN1082718C (ja)
DE (1) DE69625132T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277845B1 (ko) * 1998-01-14 2001-02-01 김영환 비휘발성강유전체메모리소자및그제조방법
US6579754B2 (en) 1998-04-09 2003-06-17 Hitachi, Ltd. Semiconductor memory device having ferroelectric film and manufacturing method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2338962B (en) * 1996-06-19 2000-11-29 Nec Corp Thin film formation method
JP3022328B2 (ja) * 1996-06-19 2000-03-21 日本電気株式会社 薄膜形成方法
KR100275121B1 (ko) * 1997-12-30 2001-01-15 김영환 강유전체 캐패시터 제조방법
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
JP2002170938A (ja) * 2000-04-28 2002-06-14 Sharp Corp 半導体装置およびその製造方法
JP2004031728A (ja) * 2002-06-27 2004-01-29 Matsushita Electric Ind Co Ltd 記憶装置
JP4811551B2 (ja) * 2003-03-26 2011-11-09 セイコーエプソン株式会社 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
US7015564B2 (en) * 2003-09-02 2006-03-21 Matsushita Electric Industrial Co., Ltd. Capacitive element and semiconductor memory device
JP2005294314A (ja) * 2004-03-31 2005-10-20 Tdk Corp 積層セラミックコンデンサ
JP2006228415A (ja) * 2005-02-17 2006-08-31 Samsung Electronics Co Ltd 強誘電層を利用した情報記録媒体及びその製造方法
TWI316746B (en) 2006-10-03 2009-11-01 Macronix Int Co Ltd Non-volatile memory and method of manufacturing the same
KR102613029B1 (ko) 2018-10-17 2023-12-12 삼성전자주식회사 커패시터 구조물 및 이를 구비하는 반도체 소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
JPH04206872A (ja) * 1990-11-30 1992-07-28 Matsushita Electric Ind Co Ltd 半導体装置
US5514822A (en) * 1991-12-13 1996-05-07 Symetrix Corporation Precursors and processes for making metal oxides
JP3206105B2 (ja) * 1992-06-09 2001-09-04 セイコーエプソン株式会社 誘電体素子の製造方法及び半導体記憶装置
JPH0629462A (ja) * 1992-07-07 1994-02-04 Fujitsu Ltd 誘電体薄膜の形成方法
JPH0777237B2 (ja) * 1993-01-04 1995-08-16 日本電気株式会社 半導体記憶装置及びその製造方法
US5883781A (en) * 1995-04-19 1999-03-16 Nec Corporation Highly-integrated thin film capacitor with high dielectric constant layer
KR100209748B1 (ko) * 1996-01-10 1999-07-15 구본준 반도체 장치의 축전기 제조방법
US5930639A (en) * 1996-04-08 1999-07-27 Micron Technology, Inc. Method for precision etching of platinum electrodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277845B1 (ko) * 1998-01-14 2001-02-01 김영환 비휘발성강유전체메모리소자및그제조방법
US6579754B2 (en) 1998-04-09 2003-06-17 Hitachi, Ltd. Semiconductor memory device having ferroelectric film and manufacturing method thereof
US6995058B2 (en) 1998-04-09 2006-02-07 Renesas Technology Corp. Semiconductor memory device and manufacturing method thereof

Also Published As

Publication number Publication date
EP0755070A2 (en) 1997-01-22
EP0755070B1 (en) 2002-12-04
DE69625132T2 (de) 2003-10-09
DE69625132D1 (de) 2003-01-16
EP0755070A3 (en) 1997-08-13
KR970003930A (ko) 1997-01-29
JP3135483B2 (ja) 2001-02-13
CN1082718C (zh) 2002-04-10
KR100240819B1 (ko) 2000-01-15
US5828098A (en) 1998-10-27
CN1148262A (zh) 1997-04-23
US6033920A (en) 2000-03-07

Similar Documents

Publication Publication Date Title
US6075691A (en) Thin film capacitors and process for making them
EP0137196B1 (en) Process for making high dielectric constant nitride based materials and devices using the same
KR100268643B1 (ko) 용량소자 및 이것의 제조방법
KR100325048B1 (ko) 박막 캐패시터 및 그 제조 방법
JPH098246A (ja) 半導体装置およびその製造方法
US5907470A (en) Dielectric thin film capacitor element
KR100319571B1 (ko) 도프된 금속 산화물 유전물질들을 가진 전자 소자들과 도프된 금속 산화물 유전물질들을 가진 전자 소자들을 만드는 과정
CN111492479A (zh) 铁电组合件及形成铁电组合件的方法
EP2151831B1 (en) Dielectric thin film composition showing linear dielectric properties
US6599807B2 (en) Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics
KR20010021015A (ko) 반도체 장치 및 집적회로 장치의 제조 방법
JP2002353422A (ja) 高誘電率材料を有するｍｆｍｏｓキャパシタおよびその製造方法
KR100519777B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
Duen~ as et al. Use of anodic tantalum pentoxide for high-density capacitor fabrication
US6818500B2 (en) Method of making a memory cell capacitor with Ta2O5 dielectric
KR20050070009A (ko) 온도 보상 강유전성 커패시터 장치 및 그 제조
KR100585114B1 (ko) 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법
JP3130299B2 (ja) 容量素子およびその製造方法
Duenas et al. Tantalum pentoxide obtained from TaNx and TaSi2 anodisation: an inexpensive and thermally stable high k dielectric
KR100190025B1 (ko) 반도체장치의 커패시터 형성방법
Paily et al. Effect of oxygen pressure and laser fluence during pulsed laser deposition of TiO2 on MTOS (Metal–TiO2–SiO2–Si) capacitor characteristics
KR100272268B1 (ko) 반도체소자 및 그 제조 방법
JPH11126728A (ja) 薄膜コンデンサ及びそれらを製造するプロセス
KR19980019771A (ko) 유전체 박막 내부의 결함 내에 절연층을 갖는 디램(dram)용 캐패시터 및 그 제조방법
US20190245056A1 (en) Ferroelectric devices free of extended grain boundaries

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees