JPH0982651A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0982651A
JPH0982651A JP26255495A JP26255495A JPH0982651A JP H0982651 A JPH0982651 A JP H0982651A JP 26255495 A JP26255495 A JP 26255495A JP 26255495 A JP26255495 A JP 26255495A JP H0982651 A JPH0982651 A JP H0982651A
Authority
JP
Japan
Prior art keywords
film
gas
amorphous silicon
silicon film
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26255495A
Other languages
English (en)
Inventor
Shigeru Kanbayashi
茂 神林
Yuichiro Mitani
祐一郎 三谷
Ichiro Mizushima
一郎 水島
Hideyuki Yamazaki
英之 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26255495A priority Critical patent/JPH0982651A/ja
Publication of JPH0982651A publication Critical patent/JPH0982651A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】シリコン基板上に結晶欠陥等の少ない単結晶シ
リコン膜を固相成長法を用いて形成すること。 【解決手段】成膜室内に単結晶のシリコン基板1を収容
し、成膜室内に成膜ガスを導入してアモルファスシリコ
ン膜3を形成する際に、上記成膜ガスを導入する前に、
アモルファスシリコン膜3を形成するときよりも基板温
度を低く設定して、成膜室内に還元性ガスとしてSi2
6 ガスを導入する。しかる後、熱処理による単結晶の
シリコン基板1を種にした固相成長により、アモルファ
スシリコン膜3を単結晶シリコン膜3aに変える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に半導体表面の酸化抑制方法に関する。
【0002】
【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、1チップ上に集積化して形成
した大規模集積回路(LSI)が多用されている。この
ため、機器全体の性能は、LSI単体の性能と大きく結
び付いている。
【0003】LSI単体の性能向上は、集積度を高める
こと、つまり、素子の微細化により実現できる。従来よ
り種々の技術により微細化は試みられている。微細化技
術としては、例えば、部分的SOI化、コンタクト抵抗
の低減化が求められている。
【0004】部分的SOI化の一つとして、固相成長法
を利用して基板上に部分的にSOIを形成する方法が試
みられている。具体的には、まず、単結晶のシリコン基
板上の一部に絶縁膜(SOI絶縁膜)を形成する。次に
400〜600℃程度の低温で非晶質シリコン膜を全面
に形成した後、この非晶質シリコン膜に500〜600
℃程度の低温の熱処理を施すことにより、非晶質シリコ
ン膜を固相状態で単結晶化し、単結晶シリコン膜(SO
Iシリコン膜)にする。最後に、シリコン基板上の単結
晶シリコン膜を除去することにより、シリコン基板上の
一部にSOI構造が完成する。
【0005】この方法によれば、基板中の不純物の再分
布を招かない低温でSOIを形成できるという利点があ
る。すなわち、実際のLSI製造プロセスに取り込むの
に有利な利点を有している。
【0006】しかしながら、この方法には以下のような
問題があり、実際に利用するのは困難であった。その一
番の原因は、単結晶化する際、非晶質シリコン膜と種と
なるシリコン基板との界面に存在する酸化物等の不純物
により、単結晶化が妨げられることである。この結果、
SOIシリコン膜中に多数の結晶欠陥が発生したり、場
合によってはSOIシリコン膜は多結晶構造になってし
まう。
【0007】このような従来技術で作成した部分SOI
にエンハスメント型のn型MOSFETを作成すると、
その移動は200〜400cm2 /Vsecであり、通
常の単結晶シリコン基板上に作成した場合のそれの1/
2〜1/3という低い値となる。また、単結晶シリコン
基板上に作成した場合に比べてリーク電流が大きいとい
う問題もある。
【0008】一方、コンタクト抵抗の低減化を図るため
には、二つの導電層(例えば配線)の界面における自然
酸化膜等の酸化膜や窒化膜の発生を防止する必要があ
る。これは、例えば、高真空(〜1×10-8Pa)を達
成できる排気設備を用いることにより可能であるが、コ
ストがかかるという問題がある。
【0009】
【発明が解決しようとする課題】上述の如く、従来の固
相成長法を利用してシリコン基板上に部分的にSOIを
形成する方法が試みられていたが、シリコン基板とアモ
ルファスシリコン膜との界面の酸化物等の不純物によ
り、アモルファスシリコン膜の単結晶化が妨げられると
いう問題があった。
【0010】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、半導体膜/半導体膜等
の二つの膜の界面における酸化を低コストで防止できる
半導体装置の製造方法を提供することにある。
【0011】
【課題を解決するための手段】
[概要]上記目的を達成するために、本発明に係る半導
体装置の製造方法(請求項1)は、容器内に半導体基板
を収容する工程と、前記容器内が成膜温度に達するまで
前記容器内に還元性ガスを含むガスを導入する工程と、
前記還元性ガスを前記容器内に導入した後、前記容器内
に成膜ガスを導入して前記半導体基板上に膜を形成する
工程とを有することを特徴とする。
【0012】ここで、上記膜は、導電膜、半導体膜また
は絶縁膜であり、また、上記膜の下地も導電膜、半導体
膜(半導体基板自身を含む)または絶縁膜である。
【0013】また、本発明に係る他の半導体装置の製造
方法(請求項2)は、上記半導体装置の製造方法(請求
項1)において、前記半導体基板がシリコン基板、前記
成膜ガスがジシランガス、トリシランガスおよびテトラ
シンガスから選ばれる一つのガスまたは二つ以上の混合
ガスであることを特徴とする。
【0014】[作用]本発明者等は、自然酸化膜を除去
したシリコン基板の表面の再酸化について調べたとこ
ろ、半導体製造装置内に残存する水や酸素等の酸化性物
質が再酸化の大きな原因であることが明らかになった。
【0015】すなわち、半導体製造装置内の状態は通常
十分に管理され、装置内の水や酸素等の酸化性物質の残
存量は少なく、これらは再酸化の原因となり得ないと考
えられていたが、実際には再酸化の大きな原因であるこ
とが分かった。
【0016】装置内の水や酸素等の酸化性物質の残存量
を十分に少なくするには、高真空(〜1×10-8Pa)
を達成できる排気設備を用いることにより可能である
が、コストがかかってしまう。
【0017】そこで、本発明は、容器内が成膜温度に達
するまで前記容器内に還元性ガスを含むガスを導入した
後、前記容器内に成膜ガスを導入することにより、容器
内に残存する酸化性物質による酸化や、容器外の酸化性
物質が容器内に導入されることによる酸化を低コストで
防止するようにしている。
【0018】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(実施形態)を説明する。
【0019】図1は、本発明の一実施形態に係るMOS
トランジスタの形成方法を示す工程断面図である。
【0020】まず、図1(a)に示すように、単結晶の
シリコン基板1の表面に浅い溝を形成する。次に上記溝
を素子分離絶縁膜2により埋め込むことにより、素子分
離を行なう。
【0021】次に図1(b)に示すように、CVD法を
用いて、素子形成領域上および該素子形成領域に接した
部分の素子分離絶縁膜2上にアモルファスシリコン膜3
を形成する。
【0022】CVD装置としては、例えば、図2に示す
構成のものを使用する。
【0023】これはドライポンプ仕様の6インチ仕様縦
型LPCVD装置である。図中、21は成膜室であるC
VD炉を示しており、このCVD炉21は複数の基板
(ウェハ)を収容できるようになっている。CVD炉2
1の周囲にヒータ23が設けられ、CVD炉21の下部
にはドライポンプ36が設けられている。成膜ガス(プ
ロセスガス)は配管24、マスフローコントローラ2
5、フィルタ26、バルブ27を介してCVD炉21内
に導入される。同様に、不活性ガスは配管28、マスフ
ローコントローラ29、フィルタ30、バルブ31を介
してCVD炉21内に導入される。同様に、還元性ガス
は配管32、マスフローコントローラ33、フィルタ3
4、バルブ35を介してCVD炉21内に導入される。
【0024】本実施形態では、シリコン基板1をCVD
装置の成膜室21に収容してアモルファスシリコン膜3
を形成することになるが、成膜室21内にアモルファス
シリコン膜3の成膜ガスを導入する前に、成膜室21内
の温度が成膜温度に達するまで成膜室21内に還元性ガ
スとしてジシランガスを導入して、成膜室21内の水や
酸素等の酸化性物質を還元する。
【0025】これにより、半導体基板1とアモルファス
シリコン膜3との界面に酸化物が発生するのを防止でき
るようになる。なお、ジシランガスの代わりに、トリシ
ランガスまたはテトラシンガスを用いても良い。さら
に、ジシランガス、トリシランガスおよびテトラシンガ
スから選ばれる二つ以上の混合ガスでも良い。あるいは
不活性ガスなどの他のガスと混合して用いても良い。
【0026】次に図1(c)に示すように、アモルファ
スシリコン膜3の表面にゲート酸化膜4を形成する。こ
のゲート酸化膜4は、例えば、アモルファスシリコン膜
3を熱処理によって結晶化させた後、熱酸化で形成する
ことが好ましい。
【0027】次に同図(c)に示すように、全面にゲー
ト電極5となる多結晶シリコン膜を形成した後、この多
結晶シリコン膜をパターニングして、ゲート電極5を形
成する。このとき同時にゲート酸化膜4もパターニング
する。上記多結晶シリコン膜は、例えば、原料ガスとし
てシランガスを用いて基板温度620℃の条件でCVD
法により形成する。
【0028】次に同図(c)に示すように、全面にゲー
ト側壁絶縁膜6となる酸化膜、窒化膜等の絶縁膜を形成
した後、この絶縁膜を反応性イオンエッチング法により
異方性エッチングして、ゲート部(ゲート電極5、ゲー
ト酸化膜4)の側壁に選択的に残置させる。
【0029】次に図1(d)に示すように、ゲート側壁
絶縁膜6およびゲート部(ゲート電極5、ゲート酸化膜
4)をマスクに用いてアモルファスシリコン膜3に不純
物をイオン注入した後、例えば850℃のアニールによ
り上記不純物を活性化して、ソース領域7、ドレイン領
域8を形成する。上記不純物は、p型MOSFETの場
合であれば例えばB(ホウ素)を用い、n型MOSFE
Tの場合であればAs(砒素)、P(リン)を用いる。
【0030】次に同図(e)に示すように、窒素雰囲気
中での600℃、2時間の熱処理による単結晶のシリコ
ン基板1を種にした固相成長により、アモルファスシリ
コン膜3を単結晶シリコン膜3aに変える。また、この
熱処理を同図(b)の直後にすなわちアモルファスシリ
コン膜3を形成した直後に行なって固相成長を行なって
も良い。
【0031】このとき、図1(b)の工程で、半導体基
板1とアモルファスシリコン膜3との界面に酸化物が発
生しないように、アモルファスシリコン膜3を形成して
いるので、アモルファスシリコン膜3の単結晶化が妨げ
られることはない。したがって、従来の場合とは異な
り、単結晶シリコン膜3a中に多数の結晶欠陥が発生し
たり、単結晶シリコン膜3aの一部あるいは全てが多結
晶となることはない。
【0032】なお、熱処理温度は他の工程の妨害になら
なければ600℃よりも高い高温でも良い。また、60
0℃未満の低温でも、熱処理時間を長くすれば、単結晶
シリコン膜3aに変えることができる。
【0033】最後に、同図(e)に示すように、ソース
電極9、ドレイン電極10となるアルミニウム膜等の導
電膜をCVD法により形成した後、この導電膜をパター
ニングし、ソース電極9、ドレイン電極10を形成して
MOSFETが完成する。
【0034】このとき、アモルファスシリコン膜3の場
合と同様に、上記導電膜の原料ガスを成膜室内に導入す
る前にジシラン等の還元性ガスを導入して、成膜室内の
酸化性物質を還元する。これにより、上記導電膜とソー
ス領域7、ドレイン領域8の単結晶シリコン膜3aとの
界面に酸化物が発生するのを防止できる。したがって、
ソースコンタクト抵抗、ドレインコンタクト抵抗の上昇
を防止できる。
【0035】また、本実施形態によれば、ソース領域
7、ドレイン領域8の下部には素子分離絶縁膜2が存在
するので、ソース領域7、ドレイン領域8の下部が全て
半導体膜である場合に比べて、ソース領域7、ドレイン
領域8の下部に蓄積される電荷量は少なくなり、高速化
に有利である。
【0036】本実施形態の形成方法に従って0.4μm
ルールでもってCMOSリングオシレータを作成し、そ
の遅延時間を測定したところ、40psec/stas
geであった。一方、従来の形成方法に従って作成した
CMOSリングオシレータの遅延時間を測定したとこ
ろ、50psec/stasgeであった。
【0037】これらの結果から、本実施形態の形成方法
を使用することにより、従来よりも20%も遅延時間を
短縮できることが分かった。さらに、ソース電極9、ド
レイン電極10が層間絶縁膜に形成されたコンタクトホ
ールを介してそれぞれソース領域7、ドレイン領域8に
コンタクトする構造にした場合には、遅延時間を25p
sec/stasgeにも短縮することができた。しか
し、従来法を用いてこの構造を形成した場合には本実施
形態とは異なり結晶性が悪くリーク電流が増大し、LS
I回路には使用できなかった。
【0038】なお、本実施形態は素子分離法としてトレ
ンチ分離(STI法)を用いた場合について説明した
が、本発明は素子分離法としてLOCOS法を用いた場
合にも適用できる。
【0039】次に本発明の創作の基礎となった実験等に
ついて説明する。
【0040】本発明者らは、自然酸化膜を除去したシリ
コン基板の表面が再酸化される原因を明らかにするた
め、図3に示すような実験システムを形成し、ガス分析
装置39を用いてCVD装置内のガス成分を分析した。
【0041】CVD装置は、ドライポンプ仕様の6イン
チ仕様縦型LPCVD装置であり、ドライポンプ36は
7000lの排気量を持っている。ガス分析装置39と
してはQ−Massガス分析装置を用いた。Q−Mas
sの感度は、Arラインから装置に導入したArガス
(0.1Torr)により較正した。
【0042】また、露点計37,38は、H2 O吸着に
よる多孔質Al2 3 の表面の抵抗変化から水分量を求
める方式のものである。この方式の露点計は、1気圧よ
りも低い減圧下でも水分量を測定できる。
【0043】まず、バルブ41を閉じ、バルブ40を開
いてCVD炉21内をドライポンプにより排気し、到達
真空度を5×10-3Torr(0.6Pa)程度にした
場合、図4に示すように、残留ガスの分圧は、H2 Oが
5×10-3Torr、N2 が2×10-3Torr、O2
が2×10-4Torr(×133Pa)であった。すな
わち、CVD装置内の残留ガスは主にH2 Oであった。
【0044】図4に示すようにN2 も検出されている。
これはドライポンプ36の大気側がSi2 6 など原料
ガスの排気を希釈するためにN2 パージされており、こ
のN2 が逆流しているためである。
【0045】次にArガスを230SCCM導入し、全
圧〜0.1Torrとすると、Arの分圧は8×10-2
Torr、H2 Oの分圧は7×10-3Torr、N2
分圧は4×10-4Torr、O2 の分圧は3×10-4
orr(×133Pa)となった。
【0046】図5に示すように、ポンプの大気側から真
空側へのN2 の逆流はArの流れで防止され、装置の中
のN2 は一桁低減される。しかし、Arを導入してもH
2 O,O2 は直ちには低下しない。
【0047】H2 Oの残留場所を調べるため、バルブ4
0,41を開閉しながら残留ガスの分圧の変化を測定し
た。図6にその結果を示す。
【0048】期間aの間にArガスを用いてガス分析装
置39のフルスケールの較正を行なった。
【0049】期間bはドライポンプ36のみの特性を調
べるためにCVD装置とドライポンプ36との間のバル
ブ40を閉じた期間である。ドライポンプ36のみでも
到達真空度に達するとH2 Oはそれ以上排気されなかっ
た。
【0050】期間cはバルブ40を開けドライポンプ3
6をCVD装置体と接続した場合であるが、ドライポン
プ36の到達能力以上には排気は進まなかった。
【0051】期間dはArを導入した期間である。N2
はドライポンプ36からの逆流が抑えられ低下するが、
2 Oはむしろ僅かに増加する。この原因は測定方法に
ある。すなわち、ガス分析装置39とCVD炉21との
接続はオリフィスを介して行なっており、このオリフィ
スを通して流れ込むArの粘性によってH2 Oの流れが
増幅されたと考えられる。
【0052】期間eはArをN2 に切り換えた場合であ
る。Arは低下していくが、N2 に置き代わるには10
分以上もかかることが分かった。しかし、Arを導入し
た場合と同様、N2 を導入しても、H2 Oの分圧は変化
しなかった。
【0053】以上の結果から、H2 Oは装置全体に吸着
しており、ポンプの能力以上には排気できず、また、導
入ガス(Ar、N2 )で押し流すことも困難であること
が分かった。
【0054】次にCVD装置中に吸着しているH2 Oの
加熱による変化を調べた。図7にその結果を示す。
【0055】CVD炉の温度(基板温度)を室温(R.
T.)から600℃まで上昇させながら残留ガス分析を
行なった。図7に示すように、H2 O分圧の変化は見ら
れなかった。炉壁からのH2 Oの脱離が少ないため、あ
るいは温度の低い場所に再吸着したためと考えられる。
【0056】また、昇温とともにH2 分圧が増加してい
るが、これは特にクリーニングを行なっていない炉を用
いたので、炉壁に付着したアモルファスシリコン中のH
2 が放出されたからだと考えられる。H2 は時間の経過
とともに減少している。
【0057】また、微量のC6 6 (ベンゼン)が検出
された。これは、オイル、Oリングのゴムなどの分解生
成物によるものだと考えられる。
【0058】ここで、Arを導入した時のH2 O分圧の
低下が見られなかったことに疑問を持ち、Arガス中の
水分測定を行なった。Arラインから供給されるArの
露点は、図3中の露点計B38を用いて測定すると,−
79℃(5×10-4Torr)であった。水分量に換算
すると約700ppbである。
【0059】約700ppbのH2 Oを含むArガスを
炉内に0.1Torr導入し雰囲気を置換すると、単純
な比例計算では、H2 O分圧は0.1×7×10-7To
rrに低減できるはずである。
【0060】実際に、CVD炉21内にArを導入し、
CVD炉21内に直結しているノズル部に設置した露点
計A37を用いて、減圧下での露点を測った。その結
果、下記の表に示すように、Ar:230SCCM,
0.1Torr、4000SCCM,1Torr、およ
びAr停止5×10-3Torrのいずれの場合も、露点
−79℃(H2 O分圧5×10-4Torr)であった。
【0061】
【表1】 結局、マスフローコントロール29以降の減圧部の配管
壁など装置のあらゆる部分から吸着脱離してくるH2
によって分圧が決まってしまい、Arで置換できないた
めであることが分かった。(長時間パージを行えば低下
すると考えられるが、30分の測定では変化しなかっ
た。) したがって、CVD炉21内の雰囲気中のH2 Oの主な
要因は、Ar中の水分ではなく、装置の配管など室温部
の吸着H2 Oであることが確認された。
【0062】このように装置の中に残留するH2 Oの再
現性を調べた。ガス分析装置を用いて測定した装置内の
残留H2 Oの分圧を図8にまとめて示す。8ケ月にわた
って4回の測定を行なったが、変動はみられなかった。
【0063】ところで、同位体を用いたZwanらの実
験(M.L.W.van derZwan,J.A.B
ardwell,G.I.Sproule,and
M.J.Graham:Appl.Phys.Let
t.,Vol.64,P.446,1994)による
と、分極したH2 OとO2 との複合体(H2 O/O2
合体)がシリコン表面の酸化を進行し、H2 O中の酸素
が酸化膜に取り込まれる。
【0064】このことから、CVD装置内に残留するH
2 OがHF溶液などで自然酸化膜を除去したシリコン基
板の表面を再酸化すると考えられる。
【0065】したがって、CVD装置内に残留するH2
Oを取り除き、シリコン基板(シリコンウェハ)22の
表面の酸化を防ぐためには、図2に示したように、従来
のCVD装置に還元性ガス導入設備(還元ガス導入管3
2、マスフローコントローラ33、フィルタ34、バル
ブ35)を増設して、還元性ガス(例えばSi2 Hガ
ス)を導入できるようにすれば良い。
【0066】次に還元性ガスを導入する場合の作用を、
シリコンの固相成長技術を例にして以下に述べる。
【0067】このような固相成長技術は、大きく分け
て、前処理、アモルファスシリコン膜の成膜、結晶化熱
処理の三つの工程からなる。前処理は、シリコン基板の
表面の自然酸化膜を除去する工程であり、フッ酸溶液な
どを用いて行なう。アモルファスシリコン膜の成膜は、
CVD装置を用いて行なう工程であって、本発明を適用
する工程である。結晶化熱処理はアモルファスシリコン
膜を結晶化する工程である。
【0068】アモルファスシリコン膜を成膜する際、一
旦前処理で自然酸化膜を除去されたシリコン基板の表面
が再酸化されると、アモルファスシリコン膜のエピタキ
シャル成長は阻害される。
【0069】図9に、本発明をアモルファスシリコン膜
を成膜するCVD装置に適用した場合のシリコン基板の
表面における酸化抑止効果を調べた結果を示す。すなわ
ち、CVD炉内の雰囲気を真空、Ar、SiH4 、Si
2 6 にして酸化量の雰囲気依存性を求めた。図9に示
すように、酸化量は、真空、Ar、SiH4 、Si2
6 の雰囲気の順に減少した。
【0070】図9からSi2 6 雰囲気の酸化抑止効果
は特に高いことが分かる。また、SiH4 雰囲気でもS
2 6 雰囲気ほどではないが酸化抑止効果が得られる
ことが分かる。なお、Arは4000sccm、Si2
6 は20〜100sccmとした。
【0071】酸化量は例えばSi2 6 の場合であれば
以下のようなプロセスフローに従って求める。
【0072】・アモルファスシリコン膜の堆積(厚さ1
00nm程度)480℃、30分、 Si2 6 =100SCCM,0.3Torr ・保持 装置内雰囲気=真空排気、Ar(あるいはSi
2 6 /Ar) ・アモルファスシリコン膜の堆積(厚さ100nm程
度)480℃、30分、 Si2 6 =100SCCM,0.3Torr ・再び保持 装置内雰囲気=真空排気、Ar(あるいは
Si2 6 /Ar)(保持条件(時間、雰囲気)を変え
て、堆積/保持を数回繰り返す。) ・アモルファスシリコン膜の堆積(厚さ100nm程
度)480℃、30分、 Si2 6 =100SCCM,0.3Torr ・SIMS分析 図10に上記手順によりシーケンシャルにアモルファス
シリコン膜を堆積した場合の典型例を示す。
【0073】各雰囲気a〜gにおける酸化量はそれぞれ
各界面S1〜S7に閉じ込めた酸素量から求めた。すな
わち、SIMS分析により得られた酸素ピークは酸素が
全て界面に存在すると考え、ピーク面積を界面酸素量と
した。SIMS分析による深さ方向の分析結果は、分析
時のスパッタによるノックオン効果などの影響により、
ある一定の幅を持つことが知られている。したがって、
その面積を用いることで高精度に酸素量を求めることが
可能になる。図10(a)のように多層構造とした場
合、図10(b)のスペクトルから、界面と界面の間の
アモルファスシリコン膜の膜厚が100nmであれば、
各ピークを十分に分離して測定することが可能であるこ
とが分かる。
【0074】この還元性ガスの作用、つまり、酸化低減
効果は、酸素分圧に関する熱力学平衡計算により説明で
きる。
【0075】図11に、Arを導入し、装置内の圧力を
変化させた場合の480℃/10分間の酸化量を示す。
【0076】この酸化量は、流量が異なるAr雰囲気に
それぞれ10分間保持した後の二つの一原子層にも満た
ないアモルファスシリコン膜の界面の酸素量をSIMS
分析により求めたものである。図11に示すように、装
置内の圧力がある程度高くなると酸化は進み難くなる。
【0077】このように一原子層にも満たないアモルフ
ァスシリコン膜の酸化の場合、拡散律速とはならず、H
2 O分子がアモルファスシリコン膜の表面に衝突すると
一定の確率を持って反応すると仮定できる。
【0078】単位時間当たりに壁の単位面積に衝突する
分子の総数φ0 は、次式で求められる。
【0079】 φ0 =n・v/4=P/(2πmkT)1/2 …(1) v=(8kT/πm)1/2 …(2) ここで、φ0 は分子束、nは単位体積当たりの分子の個
数、vは分子の平均速さ、Pは圧力、mは分子の質量、
Tは絶対温度、kはボルツマン定数である。
【0080】CGS系では、k=1.38×10-16
rg・K-1、1Torr=133.3Pa=1333g
・cm-1・s-2となる。
【0081】例えば、H2 Oが5×10-3Torrのと
き、m=18/6×1023gであるから、480℃にお
いて、v=94000cm/s、φ0 =1.5×1018
個/sとなる。
【0082】これは、アモルファスシリコン膜の面密度
1.3×1015原子/cm2 に比べて3桁も大きく、ア
モルファスシリコン膜に衝突したH2 O分子の大部分は
アモルファスシリコン膜を酸化せずに反射していること
を意味する。
【0083】酸化速度から反応率(反応分子数/衝突分
子数)を見積もると約5×10-7である。同様に、Ar
が1.2Torr/480℃のとき、v=63000c
m/s、φ0 =2.4×1020個/sとなる。
【0084】したがって、H2 OとArは酸化反応速度
に比べて大過剰にシリコン基板の表面に衝突しており、
シリコン基板の表面はH2 OとArの競合によって占有
される。Arの圧力が高くなるとシリコン基板の表面が
Arによって占有される確率が増加し、H2 Oが直接シ
リコン基板と衝突する確率が減少するため、酸化の進行
が遅くなったと説明できる。
【0085】図12に、JANAF Thermoch
emical Tables,NSRDS−NBS.,
1971−1985.を用いて計算した平衡酸素分圧を
示す。
【0086】図12に示すように、H2 あるいはSiH
4 ガスを用いても、酸素分圧は、Si/SiO2 酸化還
元反応の平衡酸素分圧以下にはできない。
【0087】これに対して、Si2 6 ガスは、Si/
SiO2 酸化還元反応の平衡分圧以下に酸素分圧を低下
できる。
【0088】同様に、さらに還元作用の大きいトリシラ
ン、テトラシランなど高次のシランガスも平衡酸素分圧
をSi/SiO2 平衡酸素分圧以下に低下させることが
できる。
【0089】図13に、Si2 6 ガスによるSiO2
の還元量を測定した結果を示す。図中、aはAr/0.
1Torrに1時間保持した場合、bはAr/0.1T
orrに1時間保持した後さらにSi2 6 =100s
ccm/Ar=4000sccm(1.2Torr)に
1時間曝した場合を示している。条件bの場合の酸素量
は条件aの場合に比べて減少していない。したがって、
Si2 6 によるSiO2 の還元は起きていない。
【0090】アモルファスシリコン膜の堆積を行なわず
に、ヒートリカバー時のSi2 6による堆積量のみを
断面TEMにより調べた結果、基板上に形成されたシリ
コン膜の膜厚は4.3nmであり、形成直後既に単結晶
であった。
【0091】480℃、Si2 6 圧力=0.3Tor
rにおける成膜速度は4nm/分である。ヒートリカバ
ー中の全圧は1.2Torrであり、Si2 6 分圧は
0.03Torrであるから、成膜速度は分圧に比例す
ると仮定すれば、0.4nm/分となる。
【0092】ヒートリカバー中は480℃、10程度分
保持され、膜厚4.3nmはこの間に形成されるアモル
ファスシリコン膜の膜厚とほぼ一致した。すなわち、プ
ロセスを開始する前にはシリコン膜はほとんど形成され
ない。
【0093】固相成長技術を用いたエピタキシャル成長
による単結晶層を得る方法はいくつか報告されている。
これらはいずれも自然酸化膜を高温における還元反応を
用いて除去するという方法である。
【0094】これに対して、本発明は、表面の酸化膜を
除去するのではなく、むしろ再酸化させないという観点
に立脚した方法である。
【0095】本発明を固相成長プロセスに応用した場合
の一例の手順を以下に示す。アモルファスシリコン膜の
成膜にはCVD装置を用いる。
【0096】・前処理(自然酸化膜除去) 0.5%HF溶液3分、水洗5分、リンサー乾燥 ・CVD装置にウエハを導入 15分間、真空排気(0.005Torr) ・ヒートリカバー 65分、Si2 6 /Ar=100/4000SCC
M,1Torr ・アモルファスシリコン膜の形成(膜厚約100nm) 480℃、30分、Si2 6 =100SCCM,0.
3Torr ヒートリカバー時間を65分に設定した根拠は次の通り
である。
【0097】図14にCVD装置の炉内部に熱電対温度
計を導入し、ヒートリカバー中の温度変化を測定した結
果を示す。
【0098】図14に示すように、300℃に制御した
炉内にウエハを導入して測温を開始した場合、ローディ
ング時間20分で熱電対温度は一定になる。さらに、ア
モルファスシリコン膜の成膜温度である480℃に昇温
すると炉内は45分後にほぼ一定温度となった。この結
果からヒートリカバー時間(基板温度が所定の温度にな
るまでプロセスの開始を待機する時間)を65分に設定
した。
【0099】この固相成長プロセスは、図15に示すよ
うに、ジシランガス(Si2 6 )によるシリコンの酸
化抑止効果により、自然酸化膜除去後の基板表面はエピ
タキシャル成長可能な程度の再酸化に抑えられてアモル
ファスシリコンを堆積することができた。
【0100】図15は、上記方法において、CVD炉に
シリコン基板(シリコンウエハ)を導入する時の炉の温
度(ローディング温度)およびヒートリカバー中の雰囲
気が、シリコン基板とアモルファスシリコン膜との界面
の酸化量にどのような影響を与えるか調べた結果を示す
図である。
【0101】ヒートリカバー時間は65分である。ま
た、Arの流量、圧力はそれぞれ4000sccm、
1.2Torrであり、N2 の流量、圧力はそれぞれ1
000sccm、0.2Torrであり、SiH4 /A
rの流量は150sccm/4000sccm、Si2
6 /Arの流量は100sccm/4000sccm
である。
【0102】図15から、酸化量はローディング温度よ
り、ヒートリカバー中の雰囲気に大きく依存することが
分かる。すなわち、炉内にSi2 6 を導入することに
より、酸化を抑制できることが分かる。このような酸化
抑制効果は、Si2 6 の代わりに、トリシラン、テト
ラシランを用いても同様に得られた。なお、アルゴンガ
スの代わりに、ヘリウム、窒素等の不活性ガスを用いて
も良い。
【0103】このようにして形成した単結晶シリコンお
よび比較例のシリコンを透過型電子顕微鏡を用いた観察
した結果を図16に示す。固相成長は600℃、窒素雰
囲気において2時間行なった。図16(a)の雰囲気は
Si2 6 /Ar、図16(b)の雰囲気はAr(比較
例)である。
【0104】図16(b)に示すように、ArのみでS
2 6 を導入しなかった場合(比較例)は、界面の酸
素量が多いため結晶欠陥が見られた。結晶欠陥としては
特に双晶が多かった。このような基板を用いて製造した
素子の特性は著しく低いものであった。これに対して、
図16(a)に示すように、Si2 6 を導入した場合
(本発明)には、結晶欠陥は観察されず、明らかに結晶
性は改善された。
【0105】本発明者等は、CVD装置の中で起こる一
原子層に満たない極初期の酸化量を求めた。
【0106】酸素量は、単結晶シリコンの面密度1.3
6×1015原子/cm2 (Si密度:5.0×1022
子/cm3 )を100%として示した。
【0107】480℃、Ar中に1〜69時間保持した
後、シリコン基板上にアモルファスシリコン膜を堆積
し、これらの界面に閉じ込められた酸素の量を図17に
示した。
【0108】図17に示すように、10時間以下では、
保持時間が長いほど界面酸素量も増加している。しか
し、さらに長時間保持しても、酸化量は増加しない。装
置雰囲気中のH2 O分圧は、7×10-3Torr(13
3Pa)であり、図5に示したように2時間では変動し
ない。
【0109】しかし、図17に示すように、60時間以
上Arを導入し続けた場合には、酸化量は保持時間に比
例しなくなった。この場合は、H2 O分圧が低下したと
考えられる。
【0110】図17に示した白丸はアモルファスシリコ
ン膜の成膜を繰り返して求めた二つのアモルファスシリ
コン膜の表面の酸化量である。また、黒丸は、二つのア
モルファスシリコン膜の界面の酸素量とシリコン基板と
アモルファスシリコン膜との界面の酸化量との差から求
めたAr雰囲気下で2時間保持した場合のシリコン基板
の酸化量である。
【0111】得られた酸化量30%/2時間は、図17
に示したようにアモルファスシリコン膜の表面の酸化量
とほぼ同じであった。装置中での酸化に関しては、シリ
コン基板とアモルファスシリコン膜の差は見られなかっ
た。
【0112】装置中に約60時間Arを導入し続ける
と、酸化量はAr雰囲気に保持した時間に比例しなくな
った。図18は、装置の履歴を変化させ、Ar雰囲気に
おいて1時間保持したときの酸化量を測定した結果であ
る。
【0113】図18(a)は、装置中に69時間Arを
導入し続けた後、アモルファスシリコン膜を形成し、そ
の表面を1時間Ar雰囲気に曝して、そのときの界面酸
素量を求めた結果である。
【0114】図18(a)に示すように、69時間Ar
を導入する前は40%であった1時間の間の酸化量が1
%以下に減少した。しかし、装置を一旦開けてあらため
てウエハをローディングし、1時間Ar雰囲気に保持し
た時の酸素を求めると、酸素量は再び40%であった。
【0115】図18(b)は、Arを66時間導入し1
時間の酸素量が1%以下になった後に、Arの導入を停
止し、Arの代わりにN2 あるいは空気を導入し酸化量
の変化を調べた結果である。
【0116】図18(b)に示すように、N2 を0.1
Torr3時間導入した場合、酸素量の増加は見られな
かった。Arの供給を一旦停止したことの影響は見られ
なかった。これに対して空気を1時間導入した場合、酸
素量はArを長時間導入する前の初期状態に戻った。
【0117】なお、ここでは、特にウエハによるH2
吸着量を減らすため、ウエハの出し入れを行なわずに、
界面酸素量の測定に必要な6枚のウェハのみを使用し
た。
【0118】クリーンルーム内の空気は、図19に示す
ように年間を通じて24±1℃、湿度48±2%に保た
れている。24℃の飽和水蒸気圧は22.5Torrで
あるから、H2 O分圧は11Torrにもなっている。
【0119】したがって、装置中でのシリコンの再酸化
は、空気から供給され、ウエハ以外の配管等に吸着した
2 Oによって起こったと考えられる。
【0120】図20に、シーケンシャルデポ実験におい
て温度を変化させ、酸化速度の温度依存性を求めた結果
を示す。
【0121】400℃以下の低温では、アンドープのア
モルファスシリコン膜の成膜速度は遅いため、ボロンド
ープのアモルファスシリコン膜を用いた。図20に示す
ように、480℃に比べて300℃では酸化速度は1/
5に減少する。
【0122】なお、400℃以下では、ボロンドープの
アモルファスシリコン膜の酸化であるため、ここでは活
性化エネルギー等は求めないが、酸化速度はオーダーが
変わるほど急激に減少しない。
【0123】図20に示すように、室温/大気中では、
酸化速度は2%/hであり、図中点線の延長上である。
【0124】0.5%HFを用いて3分処理、5分間水
洗、リンサー乾燥後、直ちに装置に導入してアモルファ
スシリコン膜の成膜を行なった。基板表面の再酸化量
は、純水中の溶存酸素量300ppbの場合、水洗時間
に依存せず、装置へ導入するまでの放置時間に大きく依
存する。
【0125】図21に、手作業により十分に水素終端し
た前処理を行なった場合と、自動前処理装置を使った場
合の界面酸化量を示す。アモルファスシリコン膜の堆積
後の界面酸素量はSIMS分析により求めた。
【0126】自動前処理装置を用いてより効果的に行な
う場合は、0.25%HF3分処理後、酸素が入らない
ように純水をオーバーフローさせ、HFを置換する。
【0127】図21に示すように、手作業と自動前処理
装置の差はない。ただし、前処理後、オートキャリアに
保管、一昼夜クリーンルームに放置した場合は、前処理
後にN2 パージボックスに保管した場合と比較して酸化
量は増加した。なお、N2 パージボックスはアルミニウ
ム製である。また、ピューリファイアを通したN2 ガス
を用いて大気を置換した。
【0128】図21に示すように、前処理後、大気中に
放置した時間が長くなると酸素量が増加する。したがっ
て、N2 パージボックスに保管した場合は再酸化が抑制
できる。
【0129】希弗酸処理したウェハをCVD装置に導入
し、ヒートリカバー時の雰囲気をSi2 6 とした場合
には、到達真空度が1×10-3Torrでも、アモルフ
ァスシリコン膜とシリコン基板との界面の酸素量はシリ
コン原子密度の20%以下に抑制でき、安定した固相エ
ピタキシャル成長ができた。
【0130】なお、本発明は上述した実施形態に限定さ
れるものではない。例えば、以上の説明では半導体装置
の台数は1台であったが、本発明は半導体製造装置を2
台以上接続した場合にも適用できる。
【0131】すなわち、2台以上の半導体製造装置を接
続する場合、接続部分の到達真空度が十分に高くなくて
も、接続部分に還元性ガスを流すことにより、2台以上
の半導体製造装置の間を基板(ウエハ)が行き来する間
の酸化を効果的に防止することができる。
【0132】さらに、接続部分で基板(ウエハ)を出し
入れする際に、高真空まで排気する必要がなく、出し入
れ時間の短縮化を図れる。具体的には、通常のターボポ
ンプなどを用いた排気方法では、1時間以上酸化が起こ
らずウエハを保持できる圧力である1×10-8Paまで
排気するのに10時間以上かかるが、本発明ではわずか
5分の排気であとは還元ガスを流すことで酸化の発生を
抑制できる。
【0133】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
【0134】
【発明の効果】以上詳述したように本発明によれば、容
器内に成膜ガスを導入する前に、還元性ガスを含むガス
を導入することにより、容器内に残存する酸化性物質に
よる酸化や、容器外に残存する酸化性物質が容器内に導
入されることによる酸化を低コストで防止できるように
なる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るMOSトランジスタ
の形成方法を示す工程断面図
【図2】本発明の一実施形態に係るCVD装置の概略構
成を示す模式図
【図3】実験システムを示す模式図
【図4】真空排気時間と残留ガス分圧との関係を示す図
【図5】Ar導入時間と残留ガス分圧との関係を示す図
【図6】バルブ開閉時の残留ガス分圧の変化を示す図
【図7】CVD炉の昇温時の残留ガス分圧の変化を示す
【図8】CVD炉内の残留H2 O分圧の経時変化を示す
【図9】酸化量の雰囲気依存性を示す図
【図10】シーケンシャルデポ実験結果の典型例を示す
【図11】界面酸化量の圧力依存性を示す図
【図12】平衡酸素分圧を示す図
【図13】Si2 6 による還元測定の結果を示す図
【図14】ヒートリカバリー中の温度変化を示す図
【図15】ローディング時間と雰囲気と界面酸化量との
関係を示す図
【図16】結晶構造を示す顕微鏡写真
【図17】Ar雰囲気中に保持した時間と界面酸化量と
の関係を示す図
【図18】装置履歴を変化させ、Ar雰囲気において1
時間保持したときの酸化量の測定結果を示す図
【図19】クリーンルーム内の温度、湿度を示す図
【図20】酸化速度の温度依存性を示す図
【図21】前処理と保管方法と界面酸化量との関係を示
す図
【符号の説明】
1…シリコン基板 2…素子分離絶縁膜 3…アモルファスシリコン膜 3a…単結晶シリコン膜 4…ゲート酸化膜 5…ゲート電極 6…ゲート側壁絶縁膜 7…ソース領域 8…ドレイン領域 9…ソース電極 10…ドレイン電極 21…CVD炉(成膜室) 22…基板(ウェハ) 23…ヒータ 24…プロセスガス導入用配管 25…マスフローコントローラ 26…フィルタ 27…バルブ 28…不活性ガス導入用配管 29…マスフローコントローラ 30…フィルタ 31…バルブ 32…還元性ガス導入用配管 33…マスフローコントローラ 34…フィルタ 35…バルブ 36…ドライポンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 英之 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】容器内に半導体基板を収容する工程と、 前記容器内が成膜温度に達するまで前記容器内に還元性
    ガスを含むガスを導入する工程と、 前記還元性ガスを前記容器内に導入した後、前記容器内
    に成膜ガスを導入して前記半導体基板上に膜を形成する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】前記半導体基板にはシリコン基板、前記成
    膜ガスにはジシランガス、トリシランガスおよびテトラ
    シンガスから選ばれる一つのガスまたは二つ以上の混合
    ガスを用いることを特徴とする半導体装置の製造方法。
JP26255495A 1995-09-14 1995-09-14 半導体装置の製造方法 Pending JPH0982651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26255495A JPH0982651A (ja) 1995-09-14 1995-09-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26255495A JPH0982651A (ja) 1995-09-14 1995-09-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0982651A true JPH0982651A (ja) 1997-03-28

Family

ID=17377426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26255495A Pending JPH0982651A (ja) 1995-09-14 1995-09-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0982651A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP2003531503A (ja) * 2000-04-20 2003-10-21 アルカテル 半導体装置の移送チャンバから排気する方法およびシステム
JP2005536054A (ja) * 2002-08-14 2005-11-24 エーエスエム アメリカ インコーポレイテッド アモルファスケイ素含有膜の堆積
JP2013258188A (ja) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc 基板処理方法と半導体装置の製造方法、および基板処理装置
JP2017523134A (ja) * 2014-05-30 2017-08-17 ダウ コーニング コーポレーションDow Corning Corporation モノアミノシラン化合物

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531503A (ja) * 2000-04-20 2003-10-21 アルカテル 半導体装置の移送チャンバから排気する方法およびシステム
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP2005536054A (ja) * 2002-08-14 2005-11-24 エーエスエム アメリカ インコーポレイテッド アモルファスケイ素含有膜の堆積
US8921205B2 (en) * 2002-08-14 2014-12-30 Asm America, Inc. Deposition of amorphous silicon-containing films
JP2013258188A (ja) * 2012-06-11 2013-12-26 Hitachi Kokusai Electric Inc 基板処理方法と半導体装置の製造方法、および基板処理装置
JP2017523134A (ja) * 2014-05-30 2017-08-17 ダウ コーニング コーポレーションDow Corning Corporation モノアミノシラン化合物

Similar Documents

Publication Publication Date Title
TWI331364B (ja)
US10049924B2 (en) Selective formation of metallic films on metallic surfaces
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
JP4503095B2 (ja) 半導体素子の製造方法
JP2001185500A (ja) Cvdチャンバを現場でエッチングして清浄化するための装置及び方法
JP2001345279A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
JPH07165410A (ja) シリコン表面からの自然酸化物のインシチュウ清浄化法
KR100832944B1 (ko) 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
JP3297291B2 (ja) 半導体装置の製造方法
JPH04226017A (ja) 低欠陥ポリシリコン集積回路の製造方法
EP0964439A1 (en) Gas phase removal of SIO2/metallic contaminants from silicon
US7524769B2 (en) Method and system for removing an oxide from a substrate
Carroll et al. Low‐Temperature Preparation of Oxygen‐and Carbon‐Free Silicon and Silicon‐Germanium Surfaces for Silicon and Silicon‐Germanium Epitaxial Growth by Rapid Thermal Chemical Vapor Deposition
JPH05259083A (ja) Cvd装置のプラズマ・クリーニング後処理方法
US20070039924A1 (en) Low-temperature oxide removal using fluorine
Chen et al. Oxidation of titanium disilicide on polycrystalline silicon
JP3422345B2 (ja) タングステン膜の形成方法
US5180432A (en) Apparatus for conducting a refractory metal deposition process
JPH11186255A (ja) シリコン酸化膜の形成方法
JPH07221034A (ja) 半導体装置の製造方法
EP0363134A1 (en) Formation of refractory metal silicide layers
JP4305800B2 (ja) シリコンウエハ表面の窒化物評価方法
JP2504598B2 (ja) 半導体基板の枚葉式表面処理方法
JPH11214379A (ja) シリコン酸化膜の形成方法
JPH0684865A (ja) 半導体装置の乾式清浄化方法