JPH0982687A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0982687A JPH0982687A JP7239858A JP23985895A JPH0982687A JP H0982687 A JPH0982687 A JP H0982687A JP 7239858 A JP7239858 A JP 7239858A JP 23985895 A JP23985895 A JP 23985895A JP H0982687 A JPH0982687 A JP H0982687A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- semiconductor device
- mixed gas
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 所望のパターンを良好に形成するとともに、
歩留りの高い半導体装置を得ることができ、かつ、工程
数を削減し生産コストを低減することのできる半導体装
置の製造方法を提供する。 【解決手段】 Ｃｌ2 ／ＮＦ3 ＝４０／２０ｓｃｃｍ、
圧力１．２ｍＴｏｒｒの条件にて、チタンシリサイド膜
３とポリシリコン膜２の一部とを異方性エッチングす
る。引続き、Ｃｌ2 とＯ2 との混合ガスにより、ポリシ
リコン膜２を異方性エッチングする。ＮＦ3 が完全に解
離する。Ｎ原子がパターン側壁の強固な保護膜となるの
で、サイドエッチングが発生せず、良好なパターン形状
を得ることができる。同一装置内で各膜をエッチングす
るので、工程を削減することができ、生産コストの低減
を図ることができる。さらに、異物の発生を低減するこ
とができ、歩留りの高い半導体装置を得ることができ
る。
歩留りの高い半導体装置を得ることができ、かつ、工程
数を削減し生産コストを低減することのできる半導体装
置の製造方法を提供する。 【解決手段】 Ｃｌ2 ／ＮＦ3 ＝４０／２０ｓｃｃｍ、
圧力１．２ｍＴｏｒｒの条件にて、チタンシリサイド膜
３とポリシリコン膜２の一部とを異方性エッチングす
る。引続き、Ｃｌ2 とＯ2 との混合ガスにより、ポリシ
リコン膜２を異方性エッチングする。ＮＦ3 が完全に解
離する。Ｎ原子がパターン側壁の強固な保護膜となるの
で、サイドエッチングが発生せず、良好なパターン形状
を得ることができる。同一装置内で各膜をエッチングす
るので、工程を削減することができ、生産コストの低減
を図ることができる。さらに、異物の発生を低減するこ
とができ、歩留りの高い半導体装置を得ることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、異なる膜種からなる多層膜をドライ
エッチングするドライエッチング方法に関するものであ
る。
方法に関し、特に、異なる膜種からなる多層膜をドライ
エッチングするドライエッチング方法に関するものであ
る。
【０００２】
【従来の技術】半導体素子の微細化、高集積化に伴い、
微細加工技術の１つであるドライエッチング技術にも、
仕上がり形状の高制御性、異物低減、生産性の向上、コ
ストの低減がますます強く要求される。
微細加工技術の１つであるドライエッチング技術にも、
仕上がり形状の高制御性、異物低減、生産性の向上、コ
ストの低減がますます強く要求される。
【０００３】さて、ドライエッチング装置の１つに、反
応性ガスを利用したＲＩＥ（Reactive Ion Etching）装
置がある。この装置の一例を図３１に示す。この装置
は、チャンバ２０内に互いに向かい合うアノード電極３
０とカソード電極３１とを備えた、いわゆる平行平板型
の構造を有する。ウエハ２５は、カソード電極３１上に
載置される。チャンバ２０内は、ドライポンプ２６によ
って、１０-3Ｔｏｒｒ付近まで減圧される。反応性ガス
としてたとえば、ＣＦ4 を用いる。高周波（ｒｆ）２８
によりＣＦ4 が放電し、プラズマ状態となる。プラズマ
状態において、ＣＦ4 はＣＦ3 + イオンとして存在す
る。ＣＦ3 + イオンは、試料近傍に形成された空間電荷
領域によって加速される。加速されたイオンが試料に衝
突することによって試料に吸着している反応種と試料が
化学反応を起こし、試料が異方性にエッチングされる。
このようなＣＦ系のガスの他にもＣｌ2 やＨＢｒなどさ
まざまな反応ガスがある。
応性ガスを利用したＲＩＥ（Reactive Ion Etching）装
置がある。この装置の一例を図３１に示す。この装置
は、チャンバ２０内に互いに向かい合うアノード電極３
０とカソード電極３１とを備えた、いわゆる平行平板型
の構造を有する。ウエハ２５は、カソード電極３１上に
載置される。チャンバ２０内は、ドライポンプ２６によ
って、１０-3Ｔｏｒｒ付近まで減圧される。反応性ガス
としてたとえば、ＣＦ4 を用いる。高周波（ｒｆ）２８
によりＣＦ4 が放電し、プラズマ状態となる。プラズマ
状態において、ＣＦ4 はＣＦ3 + イオンとして存在す
る。ＣＦ3 + イオンは、試料近傍に形成された空間電荷
領域によって加速される。加速されたイオンが試料に衝
突することによって試料に吸着している反応種と試料が
化学反応を起こし、試料が異方性にエッチングされる。
このようなＣＦ系のガスの他にもＣｌ2 やＨＢｒなどさ
まざまな反応ガスがある。
【０００４】エッチングする膜が、酸化膜かポリシリコ
ン系の膜かアルミ系の膜かで、圧力やパワーなどのプロ
セスが大きく異なることや、異物低減のために、通常は
エッチングする膜種によって、エッチング装置を使い分
けることが必要になる。
ン系の膜かアルミ系の膜かで、圧力やパワーなどのプロ
セスが大きく異なることや、異物低減のために、通常は
エッチングする膜種によって、エッチング装置を使い分
けることが必要になる。
【０００５】ＣＦ系のガスにはＣが含まれていることに
よるカーボン汚染がある。そこで、Ｃを含まなくてかつ
酸化膜とポリシリコン膜の両方をエッチングできるガス
として、ＮＦ3 が知られている。ＮＦ3 はＦラジカルを
生じるためである。またこのため、ポリシリコン系エッ
チング装置のチャンバ内をクリーニングするガスとして
用いられる。
よるカーボン汚染がある。そこで、Ｃを含まなくてかつ
酸化膜とポリシリコン膜の両方をエッチングできるガス
として、ＮＦ3 が知られている。ＮＦ3 はＦラジカルを
生じるためである。またこのため、ポリシリコン系エッ
チング装置のチャンバ内をクリーニングするガスとして
用いられる。
【０００６】ところが、このＮＦ3 を用いて、たとえ
ば、ポリシリコン膜をパターニングする場合、このＦラ
ジカルがパターン側壁をエッチングする。このため、サ
イドエッチングが発生して所望のパターンを得ることが
できない。さらに、クリーニングガスとして使用する場
合、エッチング装置のチャンバ内壁に付着したデポ物を
エッチングすることによって、かえって異物を発生する
ことがある。
ば、ポリシリコン膜をパターニングする場合、このＦラ
ジカルがパターン側壁をエッチングする。このため、サ
イドエッチングが発生して所望のパターンを得ることが
できない。さらに、クリーニングガスとして使用する場
合、エッチング装置のチャンバ内壁に付着したデポ物を
エッチングすることによって、かえって異物を発生する
ことがある。
【０００７】このような現象は次のように考えられる。
平行平板型の電極を備えたＲＩＥにおいては、ＮＦ
3 は、式
平行平板型の電極を備えたＲＩＥにおいては、ＮＦ
3 は、式
【０００８】
【化１】
【０００９】あるいは、式
【００１０】
【化２】
【００１１】となって解離する。このため、Ｆラジカル
が支配的になりサイドエッチングを発生させたりあるい
は、チャンバ内壁のデポ物を剥がしたりするものと考え
られる。
が支配的になりサイドエッチングを発生させたりあるい
は、チャンバ内壁のデポ物を剥がしたりするものと考え
られる。
【００１２】一般に、異方性エッチングにおいては、パ
ターンの側壁に側壁保護膜が形成される。この保護膜に
よって、側壁が保護され、所望のパターンが形成され
る。したがって、サイドエッチング等を防止するには、
Ｆラジカルの作用以上に側壁を保護するか、Ｆラジカル
の作用そのものを抑制することが必要である。
ターンの側壁に側壁保護膜が形成される。この保護膜に
よって、側壁が保護され、所望のパターンが形成され
る。したがって、サイドエッチング等を防止するには、
Ｆラジカルの作用以上に側壁を保護するか、Ｆラジカル
の作用そのものを抑制することが必要である。
【００１３】ＮＦ3 の場合、Ｎ原子を含んでいる。この
Ｎ原子による窒化膜を側壁に形成することで、強固な保
護膜となることができる。このためには、ＮＦ3 は式
Ｎ原子による窒化膜を側壁に形成することで、強固な保
護膜となることができる。このためには、ＮＦ3 は式
【００１４】
【化３】
【００１５】に示すように、ＮとＦに完全に解離するこ
とが必須である。一般に、反応ガスの解離は、エッチン
グ装置におけるチャンバ内のガス圧力やプラズマ密度に
大きく依存する。平行平板型のＲＩＥの場合、電子密度
すなわちプラズマ密度は１０10／ｃｍ3 程度、反応ガス
の圧力は１００ｍＴｏｒｒ以上、また、イオン化してい
る分子の割合として定義される電離度は１０-4〜１０-3
であることが知られている。
とが必須である。一般に、反応ガスの解離は、エッチン
グ装置におけるチャンバ内のガス圧力やプラズマ密度に
大きく依存する。平行平板型のＲＩＥの場合、電子密度
すなわちプラズマ密度は１０10／ｃｍ3 程度、反応ガス
の圧力は１００ｍＴｏｒｒ以上、また、イオン化してい
る分子の割合として定義される電離度は１０-4〜１０-3
であることが知られている。
【００１６】ところが、上述したように、この平行平板
型のＲＩＥにおいては、Ｎ原子はＮＦあるいはＮＦ2 の
ように、Ｆ原子と結合した状態で存在する。すなわち、
この装置構成ではＮＦ3 をＮ原子とＦ原子とに完全に分
離できる程度に十分なエネルギーを与えることができな
い。
型のＲＩＥにおいては、Ｎ原子はＮＦあるいはＮＦ2 の
ように、Ｆ原子と結合した状態で存在する。すなわち、
この装置構成ではＮＦ3 をＮ原子とＦ原子とに完全に分
離できる程度に十分なエネルギーを与えることができな
い。
【００１７】
【発明が解決しようとする課題】従来、平行平板型のＲ
ＩＥでは、異なる膜種をエッチングする場合、チャンバ
内の異物低減のために膜種対応でエッチング装置を使い
分ける必要があった。このため、工程数が増えることに
よって、工期が長くなったり、生産コストが上昇したり
する問題があった。また、毎回、ウエハがエッチング装
置から出し入れされることによって、かえって異物がパ
ターン上に付着して歩留りを落とすなどの問題があっ
た。さらに、Ｃの汚染を防止するために、Ｃを含まない
反応ガスとしてＮＦ3 を適用した場合、十分にＮＦ3 を
解離することができない。このため、パターンの側壁が
エッチングされて、所望のパターン形状が得られないと
いう問題があった。
ＩＥでは、異なる膜種をエッチングする場合、チャンバ
内の異物低減のために膜種対応でエッチング装置を使い
分ける必要があった。このため、工程数が増えることに
よって、工期が長くなったり、生産コストが上昇したり
する問題があった。また、毎回、ウエハがエッチング装
置から出し入れされることによって、かえって異物がパ
ターン上に付着して歩留りを落とすなどの問題があっ
た。さらに、Ｃの汚染を防止するために、Ｃを含まない
反応ガスとしてＮＦ3 を適用した場合、十分にＮＦ3 を
解離することができない。このため、パターンの側壁が
エッチングされて、所望のパターン形状が得られないと
いう問題があった。
【００１８】本発明は、所望のパターン形状を良好に形
成するとともに、工程数を削減して生産コストを低減
し、しかも異物を低減して、歩留りの高い半導体装置を
得ることができる半導体装置の製造方法を提供すること
を目的とする。
成するとともに、工程数を削減して生産コストを低減
し、しかも異物を低減して、歩留りの高い半導体装置を
得ることができる半導体装置の製造方法を提供すること
を目的とする。
【００１９】
【課題を解決するための手段】上記課題を解決するため
の請求項１に記載の本発明の半導体装置の製造方法は導
電膜および／または絶縁膜を含む多層膜をエッチングす
る方法であって、真空度０．１〜５．０ｍＴｏｒｒおよ
び電子密度１０10／ｃｍ3 以上の条件下において、Ｃｌ
2 とＮＦ3 とを含む混合ガスを用いる。しかも、この混
合ガスの総流量に対するＮＦ3 の流量の比は７０％以下
とする。
の請求項１に記載の本発明の半導体装置の製造方法は導
電膜および／または絶縁膜を含む多層膜をエッチングす
る方法であって、真空度０．１〜５．０ｍＴｏｒｒおよ
び電子密度１０10／ｃｍ3 以上の条件下において、Ｃｌ
2 とＮＦ3 とを含む混合ガスを用いる。しかも、この混
合ガスの総流量に対するＮＦ3 の流量の比は７０％以下
とする。
【００２０】この製造方法によれば、ＮＦ3 は、十分に
エネルギーが与えられて、式
エネルギーが与えられて、式
【００２１】
【化４】
【００２２】に示すように、Ｎ原子とＦ原子に完全に解
離する。Ｎ原子がエッチングの際に、パターンの側壁に
付着し窒化膜となる。また、Ｃｌ2 の添加により、総流
量に対するＮＦ3 の流量比が７０％以下となり、Ｆラジ
カルによるエッチング作用が抑制される。このため、導
電膜および／または絶縁膜を含む多層膜をエッチングす
る際、サイドエッチングを防止することができる。さら
に、チャンバ内壁に付着したデポ物による異物の発生を
低減する。したがって、所望の良好なパターン形状を得
ることができ、また、半導体装置の歩留りを上げること
ができる。また、反応ガスはＣ原子を含まないので、Ｃ
汚染を防止する。このため、導電膜および／または絶縁
膜を含むような多層膜を同一エッチング装置で処理する
ことができる。したがって、エッチングの工程削減を図
り、生産コストを抑えることができる。また、ウエハ移
載等に伴う異物付着がなくなり、半導体装置の歩留りを
上げることができる。
離する。Ｎ原子がエッチングの際に、パターンの側壁に
付着し窒化膜となる。また、Ｃｌ2 の添加により、総流
量に対するＮＦ3 の流量比が７０％以下となり、Ｆラジ
カルによるエッチング作用が抑制される。このため、導
電膜および／または絶縁膜を含む多層膜をエッチングす
る際、サイドエッチングを防止することができる。さら
に、チャンバ内壁に付着したデポ物による異物の発生を
低減する。したがって、所望の良好なパターン形状を得
ることができ、また、半導体装置の歩留りを上げること
ができる。また、反応ガスはＣ原子を含まないので、Ｃ
汚染を防止する。このため、導電膜および／または絶縁
膜を含むような多層膜を同一エッチング装置で処理する
ことができる。したがって、エッチングの工程削減を図
り、生産コストを抑えることができる。また、ウエハ移
載等に伴う異物付着がなくなり、半導体装置の歩留りを
上げることができる。
【００２３】また、請求項１に記載の半導体装置の製造
方法において、請求項２に記載のように、Ｃｌ2 とＮＦ
3 とを含む混合ガスによって、導電膜および／または絶
縁膜を含む多層膜をエッチングした後、同一真空度およ
び同一電子密度条件の下で、Ｃｌ2 またはＨＢｒを含む
混合ガスによって、多層膜をエッチングする工程をさら
に備えてもよい。
方法において、請求項２に記載のように、Ｃｌ2 とＮＦ
3 とを含む混合ガスによって、導電膜および／または絶
縁膜を含む多層膜をエッチングした後、同一真空度およ
び同一電子密度条件の下で、Ｃｌ2 またはＨＢｒを含む
混合ガスによって、多層膜をエッチングする工程をさら
に備えてもよい。
【００２４】そのような場合には、導電膜は、絶縁膜よ
りも早くエッチングされる。したがって、絶縁膜を残し
て導電膜をエッチングすることができる。また、そのよ
うなエッチングを同一エッチング装置で行なうことがで
きるので、ウエハ上に異物が付着するのを防ぐことがで
きる。したがって、歩留りの高い半導体装置を得ること
ができる。
りも早くエッチングされる。したがって、絶縁膜を残し
て導電膜をエッチングすることができる。また、そのよ
うなエッチングを同一エッチング装置で行なうことがで
きるので、ウエハ上に異物が付着するのを防ぐことがで
きる。したがって、歩留りの高い半導体装置を得ること
ができる。
【００２５】また、請求項３および４に記載のように、
多層膜はポリシリコン膜および／または金属シリサイド
膜を含んでいてよい。また、シリコン酸化膜および／ま
たはシリコン窒化膜を含んでいてよい。
多層膜はポリシリコン膜および／または金属シリサイド
膜を含んでいてよい。また、シリコン酸化膜および／ま
たはシリコン窒化膜を含んでいてよい。
【００２６】したがって、請求項１または２に記載の半
導体装置の製造方法において、さまざまな膜構造の電極
配線を形成できる。たとえば、ポリシリコン膜と金属シ
リサイド膜とを含む金属ポリサイド構造を有する電極配
線や、ポリシリコン膜、シリコン酸化膜およびシリコン
窒化膜とを含む電極配線を形成することができる。
導体装置の製造方法において、さまざまな膜構造の電極
配線を形成できる。たとえば、ポリシリコン膜と金属シ
リサイド膜とを含む金属ポリサイド構造を有する電極配
線や、ポリシリコン膜、シリコン酸化膜およびシリコン
窒化膜とを含む電極配線を形成することができる。
【００２７】また、ポリシリコン膜の表面には自然酸化
膜が形成されるため、これも多層膜と考えることができ
る。
膜が形成されるため、これも多層膜と考えることができ
る。
【００２８】
【発明の実施の形態】まずはじめに、適用するエッチン
グ装置、混合ガスＣｌ2 ／ＮＦ3 の流量比、ガス圧力範
囲について説明する。図１は、エッチング装置形態別の
Ｃｌ2 プラズマの電子密度とＣｌ2 圧力との関係を示し
たものである。Ｃｌ2 ／ＮＦ3 の混合ガスの電子密度、
圧力もこれと同様の傾向を示す。従来のＲＦ型またはＲ
ＦＭａｇｎｅｔｒｏｎ型ＲＩＥの電子密度は〜１０10／
ｃｍ3 、圧力が１０ｍＴｏｒｒ以上であるのに対し、Ｅ
ＣＲ（Electron Cyclotron Resonance）型ＲＩＥでは、
電子密度が〜１０11／ｃｍ3 、圧力が０．１ｍＴｏｒｒ
以上である。このため、電離度が従来のＲＦ型ＲＩＥに
おいて、１０-4〜１０-3であるのに対し、ＥＣＲ型ＲＩ
Ｅでは、１０-1を達成することができる。
グ装置、混合ガスＣｌ2 ／ＮＦ3 の流量比、ガス圧力範
囲について説明する。図１は、エッチング装置形態別の
Ｃｌ2 プラズマの電子密度とＣｌ2 圧力との関係を示し
たものである。Ｃｌ2 ／ＮＦ3 の混合ガスの電子密度、
圧力もこれと同様の傾向を示す。従来のＲＦ型またはＲ
ＦＭａｇｎｅｔｒｏｎ型ＲＩＥの電子密度は〜１０10／
ｃｍ3 、圧力が１０ｍＴｏｒｒ以上であるのに対し、Ｅ
ＣＲ（Electron Cyclotron Resonance）型ＲＩＥでは、
電子密度が〜１０11／ｃｍ3 、圧力が０．１ｍＴｏｒｒ
以上である。このため、電離度が従来のＲＦ型ＲＩＥに
おいて、１０-4〜１０-3であるのに対し、ＥＣＲ型ＲＩ
Ｅでは、１０-1を達成することができる。
【００２９】したがって、反応ガスが電子衝撃によって
イオン化したり分解する割合が高く、反応ガスの解離が
十分に行なわれると考えられる。そこで、エッチング装
置として、ＥＣＲ型ＲＩＥ装置を適用した。
イオン化したり分解する割合が高く、反応ガスの解離が
十分に行なわれると考えられる。そこで、エッチング装
置として、ＥＣＲ型ＲＩＥ装置を適用した。
【００３０】図２は、ＥＣＲ型ＲＩＥの装置構成の一例
を示すものである。チャンバ２０内のウエハステージ２
７上に、ウエハ２５が載置される。チャンバ２０内は、
ポンプ２６によって真空引きされる。高周波２８によ
り、反応ガスが放電する。さらに、ウエハ２５上方より
マイクロ波（２．４５ＧＨｚ）２２の電力が導入され、
ＥＣＲゾーン２３を通過する。電子がマイクロ波を吸収
する。このようにして、ウエハ２５近傍において高い効
率で反応ガスのイオン化が行なわれ、高い電離度を達成
する。なお、このＥＣＲゾーン２３は、サイクロトロン
共鳴条件を満たすため、８７５ガウスの磁気コイル２１
を備えている。
を示すものである。チャンバ２０内のウエハステージ２
７上に、ウエハ２５が載置される。チャンバ２０内は、
ポンプ２６によって真空引きされる。高周波２８によ
り、反応ガスが放電する。さらに、ウエハ２５上方より
マイクロ波（２．４５ＧＨｚ）２２の電力が導入され、
ＥＣＲゾーン２３を通過する。電子がマイクロ波を吸収
する。このようにして、ウエハ２５近傍において高い効
率で反応ガスのイオン化が行なわれ、高い電離度を達成
する。なお、このＥＣＲゾーン２３は、サイクロトロン
共鳴条件を満たすため、８７５ガウスの磁気コイル２１
を備えている。
【００３１】次に、ＥＣＲ型ＲＩＥを用い、反応ガスＣ
ｌ2 とＮＦ3 の流量範囲について説明する。従来の技術
でも説明したように、ＮＦ3 ガスのみではエッチング効
果が大きく、エッチング装置のチャンバ２０内壁に付着
したデポ物がエッチングされて、かえって異物となる。
この事実に基づき、Ｃｌ2 とＮＦ3 との流量振り分けに
よる異物数の変化を調べた。すなわち、ガス圧力１．２
ｍＴｏｒｒ、マイクロ波パワー／ｒｆ＝１４００／６０
Ｗの条件の下で、ＮＦ3 添加量を変化させてチャンバ内
のエッチングを行ない、異物を評価した。なお、チャン
バ内壁は、ドライクリーニングした後Ｃｌ2 を主とした
ガス系である程度デポ膜を成長させた状態とした。
ｌ2 とＮＦ3 の流量範囲について説明する。従来の技術
でも説明したように、ＮＦ3 ガスのみではエッチング効
果が大きく、エッチング装置のチャンバ２０内壁に付着
したデポ物がエッチングされて、かえって異物となる。
この事実に基づき、Ｃｌ2 とＮＦ3 との流量振り分けに
よる異物数の変化を調べた。すなわち、ガス圧力１．２
ｍＴｏｒｒ、マイクロ波パワー／ｒｆ＝１４００／６０
Ｗの条件の下で、ＮＦ3 添加量を変化させてチャンバ内
のエッチングを行ない、異物を評価した。なお、チャン
バ内壁は、ドライクリーニングした後Ｃｌ2 を主とした
ガス系である程度デポ膜を成長させた状態とした。
【００３２】図３はその結果である。Ｃｌ2 とＮＦ3 の
総流量６０ｓｃｃｍに対し、ＮＦ3の流量４０ｓｃｃ
ｍ、すなわち、総流量に対するＮＦ3 の流量比が７０％
付近を境にして、異物（０．３μｍ以上）数が急増する
ことが判明した。また、ＮＦ3の流量比が７０％以下で
あれば、実際に、金属ポリサイド構造を有する配線のパ
ターニングにおいて、磁場範囲やｒｆパワーの調整によ
って制御できることがわかった。
総流量６０ｓｃｃｍに対し、ＮＦ3の流量４０ｓｃｃ
ｍ、すなわち、総流量に対するＮＦ3 の流量比が７０％
付近を境にして、異物（０．３μｍ以上）数が急増する
ことが判明した。また、ＮＦ3の流量比が７０％以下で
あれば、実際に、金属ポリサイド構造を有する配線のパ
ターニングにおいて、磁場範囲やｒｆパワーの調整によ
って制御できることがわかった。
【００３３】次に、反応ガスの圧力範囲について説明す
る。圧力範囲は、ＮＦ3 の解離に大きく影響する。圧力
が高いと、Ｎ原子が減少して側壁保護膜が十分に形成さ
れず、サイドエッチングが発生する。そこで、金属ポリ
サイド構造を有する配線を用い、ガス圧力を変化させそ
のパターニング形状を評価した。メインのエッチング時
におけるマイクロ波パワー／ｒｆは１４００／６０Ｗと
し、その後、Ｃｌ2 ／Ｏ2 ＝５０／１０ｓｃｃｍ、圧力
０．８ｍＴｏｒｒ、マイクロ波パワー／ｒｆ＝１４００
／６０Ｗの条件にて、オーバエッチングをメインエッチ
ング時間の５０％または２５％行なった。
る。圧力範囲は、ＮＦ3 の解離に大きく影響する。圧力
が高いと、Ｎ原子が減少して側壁保護膜が十分に形成さ
れず、サイドエッチングが発生する。そこで、金属ポリ
サイド構造を有する配線を用い、ガス圧力を変化させそ
のパターニング形状を評価した。メインのエッチング時
におけるマイクロ波パワー／ｒｆは１４００／６０Ｗと
し、その後、Ｃｌ2 ／Ｏ2 ＝５０／１０ｓｃｃｍ、圧力
０．８ｍＴｏｒｒ、マイクロ波パワー／ｒｆ＝１４００
／６０Ｗの条件にて、オーバエッチングをメインエッチ
ング時間の５０％または２５％行なった。
【００３４】図４はその結果である。実際のプロセスで
よく使用されるオーバエッチングを５０％行なったもの
では、ガス圧力が５．０ｍＴｏｒｒを超えると、側壁が
エッチングされるノッチング現象が発生することがわか
った。
よく使用されるオーバエッチングを５０％行なったもの
では、ガス圧力が５．０ｍＴｏｒｒを超えると、側壁が
エッチングされるノッチング現象が発生することがわか
った。
【００３５】以上の評価により、ＮＦ3 添加量は総流量
の７０％以下であることが好ましく、ガス圧力は５．０
ｍＴｏｒｒ以下であることが好ましいことがわかった。
の７０％以下であることが好ましく、ガス圧力は５．０
ｍＴｏｒｒ以下であることが好ましいことがわかった。
【００３６】（実施の形態１）次に、上述した評価に基
づく条件の一例を基に、本発明に係る半導体装置の製造
方法の実施の形態１について説明する。
づく条件の一例を基に、本発明に係る半導体装置の製造
方法の実施の形態１について説明する。
【００３７】まず、自然酸化膜をブレークスルーする場
合について、図を用いて説明する。たとえば、図５に示
すように、ゲート酸化膜１上に形成されたポリシリコン
膜２をシリコン酸化膜４をマスクとしてパターニングす
る場合を考える。ポリシリコン膜２表面には自然酸化膜
１０が存在する。この状態のまま、混合ガス流量Ｃｌ 2
／ＮＦ3 ＝４０／２０ｓｃｃｍ、圧力１．２ｍＴｏｒ
ｒ、マイクロ波パワー／ｒｆ＝１４００／６０Ｗの条件
の下、シリコン酸化膜４をマスクとして、図６に示すよ
うに、ポリシリコン膜２表面の自然酸化膜１０を異方性
エッチングする。ＮＦ3 がほぼ完全に解離し、Ｎ原子が
側壁保護膜として作用する。このため、パターンの形状
異常やゲート酸化膜の突き抜けを防ぐことができるとと
もに、エッチングレートのウエハ面内均一性も向上する
ことができる。したがって、精度の高いパターン形状を
得ることができる。また、図７に示すように、下地酸化
膜８上に形成されたポリシリコン膜２を、フォトレジス
ト６をマスクとしてパターニングする場合も、同様のエ
ッチングを施せば、図８に示すように、良好なパターン
形状を得ることができる。実際に、シリコン酸化膜４を
マスクとしてポリシリコン膜２を異方性エッチングした
場合、Ｃｌ2 ＝５０ｓｃｃｍ、圧力０．８ｍＴｏｒｒ、
マイクロ波パワー／ｒｆ＝１４００／６０Ｗの条件にて
発生していたエッチング残渣が、上記条件を適用するこ
とによって消滅した。
合について、図を用いて説明する。たとえば、図５に示
すように、ゲート酸化膜１上に形成されたポリシリコン
膜２をシリコン酸化膜４をマスクとしてパターニングす
る場合を考える。ポリシリコン膜２表面には自然酸化膜
１０が存在する。この状態のまま、混合ガス流量Ｃｌ 2
／ＮＦ3 ＝４０／２０ｓｃｃｍ、圧力１．２ｍＴｏｒ
ｒ、マイクロ波パワー／ｒｆ＝１４００／６０Ｗの条件
の下、シリコン酸化膜４をマスクとして、図６に示すよ
うに、ポリシリコン膜２表面の自然酸化膜１０を異方性
エッチングする。ＮＦ3 がほぼ完全に解離し、Ｎ原子が
側壁保護膜として作用する。このため、パターンの形状
異常やゲート酸化膜の突き抜けを防ぐことができるとと
もに、エッチングレートのウエハ面内均一性も向上する
ことができる。したがって、精度の高いパターン形状を
得ることができる。また、図７に示すように、下地酸化
膜８上に形成されたポリシリコン膜２を、フォトレジス
ト６をマスクとしてパターニングする場合も、同様のエ
ッチングを施せば、図８に示すように、良好なパターン
形状を得ることができる。実際に、シリコン酸化膜４を
マスクとしてポリシリコン膜２を異方性エッチングした
場合、Ｃｌ2 ＝５０ｓｃｃｍ、圧力０．８ｍＴｏｒｒ、
マイクロ波パワー／ｒｆ＝１４００／６０Ｗの条件にて
発生していたエッチング残渣が、上記条件を適用するこ
とによって消滅した。
【００３８】（実施の形態２）次に、本発明に係る半導
体装置の製造方法の実施の形態２として、金属ポリサイ
ド構造を有するゲート電極配線をパターニングする場合
について、図を用いて説明する。
体装置の製造方法の実施の形態２として、金属ポリサイ
ド構造を有するゲート電極配線をパターニングする場合
について、図を用いて説明する。
【００３９】図９に示すように、基板（図示せず）上
に、ゲート酸化膜１を形成させた後、減圧ＣＶＤ法によ
りポリシリコン膜２を１０００Å堆積する。次に、スパ
ッタリング法等によりチタンシリサイド膜３を１０００
Å成膜する。その後、減圧ＣＶＤ法によりシリコン酸化
膜４を２０００Å形成する。さらに、プラズマＣＶＤ法
により、シリコン酸窒化膜５を６３０Å堆積する。この
シリコン酸窒化膜５は、露光の際の反射防止膜として使
用する。次に、レジストを塗布した後写真製版を行な
い、図１０に示すように、フォトレジスト６をパターニ
ングする。次に、図１１に示すように、フォトレジスト
６をマスクとして、シリコン酸窒化膜５およびシリコン
酸化膜６を、ＣＨＦ3 やＣＦ4 などを用いて異方性にエ
ッチングする。その後、図１２に示すように、フォトレ
ジスト６を除去する。この工程までは、従来一般に行な
われていた異方性エッチングの技術と同じものである。
次に、混合ガス流量Ｃｌ2 ／ＮＦ3 ＝４０／２０ｓｃｃ
ｍ、圧力１．２ｍＴｏｒｒ、マイクロ波パワー／ｒｆ＝
１４００／９０Ｗ、ウエハ面近傍における磁束密度３０
Ｇａｕｓｓ（シミュレータによる計算結果）、ウエハス
テージの冷却用冷媒温度３０℃の条件において、シリコ
ン酸化膜４をマスクとして、チタンシリサイド膜３、ポ
リシリコン膜２を異方性にエッチングする。
に、ゲート酸化膜１を形成させた後、減圧ＣＶＤ法によ
りポリシリコン膜２を１０００Å堆積する。次に、スパ
ッタリング法等によりチタンシリサイド膜３を１０００
Å成膜する。その後、減圧ＣＶＤ法によりシリコン酸化
膜４を２０００Å形成する。さらに、プラズマＣＶＤ法
により、シリコン酸窒化膜５を６３０Å堆積する。この
シリコン酸窒化膜５は、露光の際の反射防止膜として使
用する。次に、レジストを塗布した後写真製版を行な
い、図１０に示すように、フォトレジスト６をパターニ
ングする。次に、図１１に示すように、フォトレジスト
６をマスクとして、シリコン酸窒化膜５およびシリコン
酸化膜６を、ＣＨＦ3 やＣＦ4 などを用いて異方性にエ
ッチングする。その後、図１２に示すように、フォトレ
ジスト６を除去する。この工程までは、従来一般に行な
われていた異方性エッチングの技術と同じものである。
次に、混合ガス流量Ｃｌ2 ／ＮＦ3 ＝４０／２０ｓｃｃ
ｍ、圧力１．２ｍＴｏｒｒ、マイクロ波パワー／ｒｆ＝
１４００／９０Ｗ、ウエハ面近傍における磁束密度３０
Ｇａｕｓｓ（シミュレータによる計算結果）、ウエハス
テージの冷却用冷媒温度３０℃の条件において、シリコ
ン酸化膜４をマスクとして、チタンシリサイド膜３、ポ
リシリコン膜２を異方性にエッチングする。
【００４０】図１３に示すように、反射防止膜としての
シリコン酸窒化膜５はほぼ完全に除去される。チタンシ
リサイド膜３は異方性に完全にエッチングされ、ポリシ
リコン膜２が５００Å程度残っている。
シリコン酸窒化膜５はほぼ完全に除去される。チタンシ
リサイド膜３は異方性に完全にエッチングされ、ポリシ
リコン膜２が５００Å程度残っている。
【００４１】次に、マイクロ波を切らずに混合ガスをＣ
ｌ2 ／Ｏ2 へ切換える。そして、混合ガス流量Ｃｌ2 ／
Ｏ2 ＝５０／１０ｓｃｃｍ、圧力０．８ｍＴｏｒｒ、マ
イクロ波パワー／ｒｆ＝１４００／６０Ｗの条件におい
て、残りのポリシリコン膜２をエッチングする。引続
き、適量のオーバエッチングを行なう。このオーバエッ
チングによって、図１４に示すように、シリコン酸化膜
４上のシリコン酸窒化膜５は完全に除去される。
ｌ2 ／Ｏ2 へ切換える。そして、混合ガス流量Ｃｌ2 ／
Ｏ2 ＝５０／１０ｓｃｃｍ、圧力０．８ｍＴｏｒｒ、マ
イクロ波パワー／ｒｆ＝１４００／６０Ｗの条件におい
て、残りのポリシリコン膜２をエッチングする。引続
き、適量のオーバエッチングを行なう。このオーバエッ
チングによって、図１４に示すように、シリコン酸化膜
４上のシリコン酸窒化膜５は完全に除去される。
【００４２】以上のエッチング方法を適用することによ
り、ＮＦ3 ガスに含まれるＮ原子によるパターン側壁部
の窒化膜が保護膜として作用する。このため、オーバエ
ッチングの後でも、チタンシリサイド膜３へのサイドエ
ッチングを防ぎ、良好なパターン形状を得ることができ
る。また、シリコン酸窒化膜５、チタンシリサイド膜３
およびポリシリコン膜２を同一装置で順次エッチングす
ることができる。このため、膜種によってエッチング装
置を使い分ける必要がなく、工程数を削減することがで
き、生産コストの低減や製造日数の短縮化を図ることが
できる。また、ウエハを移し変える必要がなく、移載等
に伴う異物のウエハ表面への付着を防ぐことができ、半
導体装置の歩留りを上げることができる。
り、ＮＦ3 ガスに含まれるＮ原子によるパターン側壁部
の窒化膜が保護膜として作用する。このため、オーバエ
ッチングの後でも、チタンシリサイド膜３へのサイドエ
ッチングを防ぎ、良好なパターン形状を得ることができ
る。また、シリコン酸窒化膜５、チタンシリサイド膜３
およびポリシリコン膜２を同一装置で順次エッチングす
ることができる。このため、膜種によってエッチング装
置を使い分ける必要がなく、工程数を削減することがで
き、生産コストの低減や製造日数の短縮化を図ることが
できる。また、ウエハを移し変える必要がなく、移載等
に伴う異物のウエハ表面への付着を防ぐことができ、半
導体装置の歩留りを上げることができる。
【００４３】さらに、シリコン酸窒化膜５が完全に除去
されることにより、たとえば、図１４に示す工程の後シ
リコン酸化膜４上に、減圧ＣＶＤ法あるいは常圧ＣＶＤ
法等により形成されるシリコン酸化膜（図示せず）が堆
積中に剥がれるのを防ぐことができる。また、チタンシ
リサイド膜３を含むゲート電極上にコンタクトホール
（図示せず）を形成する際、開孔エッチングが途中で止
まるのを防ぐことができ、良好な形状を持つコンタクト
ホールを形成することができる。
されることにより、たとえば、図１４に示す工程の後シ
リコン酸化膜４上に、減圧ＣＶＤ法あるいは常圧ＣＶＤ
法等により形成されるシリコン酸化膜（図示せず）が堆
積中に剥がれるのを防ぐことができる。また、チタンシ
リサイド膜３を含むゲート電極上にコンタクトホール
（図示せず）を形成する際、開孔エッチングが途中で止
まるのを防ぐことができ、良好な形状を持つコンタクト
ホールを形成することができる。
【００４４】さらにまた、反応ガスとしてＣｌ2 ／ＮＦ
3 の混合ガスからＣｌ2 ／Ｏ2 の混合ガスへの切換えに
あたり、マイクロ波を切らずにプラズマを点火させたま
ま高周波パワーのみを切ることにより、プラズマの点火
に伴う異物の発生を防ぐことができる。このため、エッ
チング装置内の発塵も抑えることができる。したがっ
て、歩留りの高い半導体装置を得ることができる。
3 の混合ガスからＣｌ2 ／Ｏ2 の混合ガスへの切換えに
あたり、マイクロ波を切らずにプラズマを点火させたま
ま高周波パワーのみを切ることにより、プラズマの点火
に伴う異物の発生を防ぐことができる。このため、エッ
チング装置内の発塵も抑えることができる。したがっ
て、歩留りの高い半導体装置を得ることができる。
【００４５】（実施の形態３）次に、実施の形態３とし
て、酸化膜と窒化膜とを有するポリシリコンゲート電極
配線をパターニングする場合について、図を用いて説明
する。
て、酸化膜と窒化膜とを有するポリシリコンゲート電極
配線をパターニングする場合について、図を用いて説明
する。
【００４６】このゲート電極構造は、特に、フラッシュ
メモリのゲート電極構造として適用される。図１５に示
すように、基板（図示せず）上に、ゲート酸化膜１を形
成した後、減圧ＣＶＤ法によりポリシリコン膜２を１０
００Å堆積する。次に、減圧ＣＶＤ法によりシリコン酸
化膜４、シリコン窒化膜７およびシリコン酸化膜１１を
順次それぞれ７０Å成膜した後、ポリシリコン膜１２を
１０００Å成膜する。次に、レジストを塗布した後写真
製版を行ない、図１６に示すように、フォトレジスト６
をパターニングする。
メモリのゲート電極構造として適用される。図１５に示
すように、基板（図示せず）上に、ゲート酸化膜１を形
成した後、減圧ＣＶＤ法によりポリシリコン膜２を１０
００Å堆積する。次に、減圧ＣＶＤ法によりシリコン酸
化膜４、シリコン窒化膜７およびシリコン酸化膜１１を
順次それぞれ７０Å成膜した後、ポリシリコン膜１２を
１０００Å成膜する。次に、レジストを塗布した後写真
製版を行ない、図１６に示すように、フォトレジスト６
をパターニングする。
【００４７】次に、混合ガス流量Ｃｌ2 ／Ｏ2 ＝５０／
１０ｓｃｃｍ、圧力０．８ｍＴｏｒｒ、マイクロ波パワ
ー／ｒｆ＝１４００／６０Ｗの条件において、図１７に
示すように、フォトレジスト６をマスクとして、ポリシ
リコン膜１２を異方性エッチングする。
１０ｓｃｃｍ、圧力０．８ｍＴｏｒｒ、マイクロ波パワ
ー／ｒｆ＝１４００／６０Ｗの条件において、図１７に
示すように、フォトレジスト６をマスクとして、ポリシ
リコン膜１２を異方性エッチングする。
【００４８】次に、マイクロ波を切らずに混合ガスを切
換える。混合ガス流量Ｃｌ2 ／ＮＦ 3 ＝４０／２０ｓｃ
ｃｍ、圧力１．２ｍＴｏｒｒ、マイクロ波パワー／ｒｆ
＝１４００／６０Ｗの条件において、図１８に示すよう
に、シリコン酸化膜１１、シリコン窒化膜７およびシリ
コン酸化膜４を順次異方性エッチングする。このエッチ
ング条件では、シリコン酸化膜のポリシリコン膜に対す
るエッチング選択比はほぼ１である。つまり、シリコン
酸化膜もポリシリコン膜も同程度にエッチングされる。
このため、シリコン酸化膜４のエッチングが終わると、
直ちにポリシリコン膜２がエッチングされる。このと
き、ウエハ表面近傍のプラズマの発光を観測すると、ポ
リシリコン膜２のエッチングが始まると同時に、ＳｉＣ
ｌの発光が強く観測される。したがって、このＳｉＣｌ
の発光強度の変化を観測することにより、シリコン酸化
膜４のエッチング終点を検出することができる。
換える。混合ガス流量Ｃｌ2 ／ＮＦ 3 ＝４０／２０ｓｃ
ｃｍ、圧力１．２ｍＴｏｒｒ、マイクロ波パワー／ｒｆ
＝１４００／６０Ｗの条件において、図１８に示すよう
に、シリコン酸化膜１１、シリコン窒化膜７およびシリ
コン酸化膜４を順次異方性エッチングする。このエッチ
ング条件では、シリコン酸化膜のポリシリコン膜に対す
るエッチング選択比はほぼ１である。つまり、シリコン
酸化膜もポリシリコン膜も同程度にエッチングされる。
このため、シリコン酸化膜４のエッチングが終わると、
直ちにポリシリコン膜２がエッチングされる。このと
き、ウエハ表面近傍のプラズマの発光を観測すると、ポ
リシリコン膜２のエッチングが始まると同時に、ＳｉＣ
ｌの発光が強く観測される。したがって、このＳｉＣｌ
の発光強度の変化を観測することにより、シリコン酸化
膜４のエッチング終点を検出することができる。
【００４９】以上の手法により、ポリシリコン膜２のエ
ッチングが始まるとすぐに、マイクロ波を切らずに混合
ガスを切換える。再び混合ガス流量Ｃｌ2 ／Ｏ2 ＝５０
／１０ｓｃｃｍ、圧力０．８ｍＴｏｒｒ、マイクロ波パ
ワー／ｒｆ＝１４００／６０Ｗの条件において、図１９
に示すように、ポリシリコン膜２を異方性エッチングす
る。ゲート酸化膜１が出現したところで、適量のオーバ
エッチングを行なう。この後、図２０に示すように、フ
ォトレジスト６を除去し、所望のゲート電極構造を形成
する。
ッチングが始まるとすぐに、マイクロ波を切らずに混合
ガスを切換える。再び混合ガス流量Ｃｌ2 ／Ｏ2 ＝５０
／１０ｓｃｃｍ、圧力０．８ｍＴｏｒｒ、マイクロ波パ
ワー／ｒｆ＝１４００／６０Ｗの条件において、図１９
に示すように、ポリシリコン膜２を異方性エッチングす
る。ゲート酸化膜１が出現したところで、適量のオーバ
エッチングを行なう。この後、図２０に示すように、フ
ォトレジスト６を除去し、所望のゲート電極構造を形成
する。
【００５０】以上のように、本発明によるエッチング方
法を適用すれば、パターン側壁部の窒化膜が、強固な保
護膜として働く。このため、オーバエッチングの後で
も、ポリシリコン膜２などへのサイドエッチングを防
ぎ、パターンの垂直加工を施すことができる。したがっ
て、良好なパターン形状を得ることができる。
法を適用すれば、パターン側壁部の窒化膜が、強固な保
護膜として働く。このため、オーバエッチングの後で
も、ポリシリコン膜２などへのサイドエッチングを防
ぎ、パターンの垂直加工を施すことができる。したがっ
て、良好なパターン形状を得ることができる。
【００５１】また、ポリシリコン膜１２、シリコン酸化
膜１１、シリコン窒化膜７、シリコン酸化膜４およびポ
リシリコン膜２を同一エッチング装置で順次エッチング
することができる。このため、膜種によるエッチング装
置の使い分けの必要がなく、工程間のウエハ移載に伴う
異物のウエハ表面への付着を防ぐことができる。さら
に、反応ガスの切換え時にプラズマの点火が不要なの
で、エッチング装置内の発塵も抑えることができる。こ
のように、ウエハ表面への発塵源を断つことによって、
歩留りの高い半導体装置を得ることができる。さらにま
た、同一装置内において一連のエッチングを行なうこと
は、工程数を大幅に削減することができる。したがっ
て、生産コストの低減や工程の短縮化を図ることができ
る。
膜１１、シリコン窒化膜７、シリコン酸化膜４およびポ
リシリコン膜２を同一エッチング装置で順次エッチング
することができる。このため、膜種によるエッチング装
置の使い分けの必要がなく、工程間のウエハ移載に伴う
異物のウエハ表面への付着を防ぐことができる。さら
に、反応ガスの切換え時にプラズマの点火が不要なの
で、エッチング装置内の発塵も抑えることができる。こ
のように、ウエハ表面への発塵源を断つことによって、
歩留りの高い半導体装置を得ることができる。さらにま
た、同一装置内において一連のエッチングを行なうこと
は、工程数を大幅に削減することができる。したがっ
て、生産コストの低減や工程の短縮化を図ることができ
る。
【００５２】（実施の形態４）次に、実施の形態４とし
て、金属ポリサイド構造を有する配線をレジストマスク
により形成する場合について説明する。図２１に示すよ
うに、下地酸化膜８上に、減圧ＣＶＤ法によりポリシリ
コン膜２を５００Å堆積する。その後、スパッタリング
法により、チタンシリサイド膜３を５００Å成膜する。
さらに、反射防止膜として、プラズマＣＶＤ法によりシ
リコン酸窒化膜５を２５０Å形成する。次に、レジスト
を塗布した後写真製版を行ない、図２２に示すように、
フォトレジスト６をパターニングする。
て、金属ポリサイド構造を有する配線をレジストマスク
により形成する場合について説明する。図２１に示すよ
うに、下地酸化膜８上に、減圧ＣＶＤ法によりポリシリ
コン膜２を５００Å堆積する。その後、スパッタリング
法により、チタンシリサイド膜３を５００Å成膜する。
さらに、反射防止膜として、プラズマＣＶＤ法によりシ
リコン酸窒化膜５を２５０Å形成する。次に、レジスト
を塗布した後写真製版を行ない、図２２に示すように、
フォトレジスト６をパターニングする。
【００５３】次に、混合ガス流量Ｃｌ2 ／ＮＦ3 ＝４０
／２０ｓｃｃｍ、圧力１．２ｍＴｏｒｒ、マイクロ波パ
ワー／ｒｆ＝１４００／６０Ｗの条件において、フォト
レジスト６をマスクとして３０秒間エッチングを行な
い、図２３に示すように、シリコン酸窒化膜５とチタン
シリサイド膜３約３００Åとを異方性エッチングする。
／２０ｓｃｃｍ、圧力１．２ｍＴｏｒｒ、マイクロ波パ
ワー／ｒｆ＝１４００／６０Ｗの条件において、フォト
レジスト６をマスクとして３０秒間エッチングを行な
い、図２３に示すように、シリコン酸窒化膜５とチタン
シリサイド膜３約３００Åとを異方性エッチングする。
【００５４】次に、マイクロ波を切らずに、従来金属シ
リサイド膜をエッチングするのに使用されていた反応ガ
スに切換えることにより、図２４に示すように、残りの
チタンシリサイド膜３およびポリシリコン膜２を異方性
エッチングする。その後、適量のオーバエッチングを行
なう。そして、図２５に示すように、フォトレジスト６
を除去し、所望の配線構造を形成する。
リサイド膜をエッチングするのに使用されていた反応ガ
スに切換えることにより、図２４に示すように、残りの
チタンシリサイド膜３およびポリシリコン膜２を異方性
エッチングする。その後、適量のオーバエッチングを行
なう。そして、図２５に示すように、フォトレジスト６
を除去し、所望の配線構造を形成する。
【００５５】このようにして、本発明によるエッチング
方法を適用することにより、オーバエッチングの後で
も、パターン側壁の窒化膜により側壁が保護されるの
で、チタンシリサイド膜３やポリシリコン膜２の側壁が
エッチングされることはない。このため、良好な配線構
造パターンを得ることができる。また、同一エッチング
装置でエッチング処理を行なうので、ウエハ移載による
異物やプラズマ点火によるエッチング装置内の異物の発
生を抑制する。このため、ウエハ表面への異物付着を低
減することができ、歩留りの高い半導体装置を得ること
ができる。さらに、エッチングの工程数を減らすことが
できるので、生産コストの低減や工程短縮を図ることが
できる。
方法を適用することにより、オーバエッチングの後で
も、パターン側壁の窒化膜により側壁が保護されるの
で、チタンシリサイド膜３やポリシリコン膜２の側壁が
エッチングされることはない。このため、良好な配線構
造パターンを得ることができる。また、同一エッチング
装置でエッチング処理を行なうので、ウエハ移載による
異物やプラズマ点火によるエッチング装置内の異物の発
生を抑制する。このため、ウエハ表面への異物付着を低
減することができ、歩留りの高い半導体装置を得ること
ができる。さらに、エッチングの工程数を減らすことが
できるので、生産コストの低減や工程短縮を図ることが
できる。
【００５６】（実施の形態５）次に、実施の形態５とし
て、金属ポリサイド構造を有するゲート電極配線を形成
する場合について説明する。本実施の形態の場合、特
に、後の工程において実施されるイオン注入工程の注入
イオンのストッパ膜として、金属ポリサイド膜上にシリ
コン酸化膜を有する構造を持つものである。
て、金属ポリサイド構造を有するゲート電極配線を形成
する場合について説明する。本実施の形態の場合、特
に、後の工程において実施されるイオン注入工程の注入
イオンのストッパ膜として、金属ポリサイド膜上にシリ
コン酸化膜を有する構造を持つものである。
【００５７】図２６に示すように、基板（図示せず）上
に、ゲート酸化膜１を形成した後、減圧ＣＶＤ法により
ポリシリコン膜２を５００Å堆積する。その後、スパッ
タリング法によりタングステンシリサイド膜９を５００
Å成膜する。次に、減圧ＣＶＤ法によりシリコン酸化膜
４を７００Å成膜する。次に、フォトレジストを塗布し
た後写真製版を行ない、図２７に示すように、フォトレ
ジスト６をパターニングする。
に、ゲート酸化膜１を形成した後、減圧ＣＶＤ法により
ポリシリコン膜２を５００Å堆積する。その後、スパッ
タリング法によりタングステンシリサイド膜９を５００
Å成膜する。次に、減圧ＣＶＤ法によりシリコン酸化膜
４を７００Å成膜する。次に、フォトレジストを塗布し
た後写真製版を行ない、図２７に示すように、フォトレ
ジスト６をパターニングする。
【００５８】次に、混合ガスＣｌ2 ／ＮＦ3 ＝４０／２
０ｓｃｃｍ、圧力１．２ｍＴｏｒｒ、マイクロ波パワー
／ｒｆ＝１４００／９０Ｗの条件において、フォトレジ
スト６をマスクとして、図２８に示すように、シリコン
酸化膜４を異方性エッチングする。シリコン酸化膜４の
エッチングが終わって、タングステンシリサイド膜９の
エッチングが始まると、ＳｉＣｌのプラズマ発光強度が
増大する。このとき、マイクロ波を切らずに、混合ガス
をＣｌ2 ／Ｏ2 ＝５０／１０ｓｃｃｍ、圧力０．８ｍＴ
ｏｒｒ、マイクロ波パワー／ｒｆ＝１４００／６０Ｗの
条件に切換える。そして、図２９に示すように、残りの
タングステンシリサイド膜９およびポリシリコン膜２を
エッチングした後、適量のオーバエッチングを行なう。
この後、図３０に示すように、フォトレジスト６を除去
し、所望のゲート電極構造を形成する。このようにし
て、本発明によるエッチング方法を適用することによ
り、オーバエッチングの後でも、シリコン酸化膜４やタ
ングステンシリサイド膜９の側壁がエッチングされるこ
とはない。したがって所望の配線構造を精度よく形成す
ることができる。また、同一エッチング装置で一連のエ
ッチングを行なうので、ウエハ表面への異物の付着を低
減することができ、歩留りの高い半導体装置を得ること
ができる。さらに、工程削減や生産コストの低減を図る
ことができる。
０ｓｃｃｍ、圧力１．２ｍＴｏｒｒ、マイクロ波パワー
／ｒｆ＝１４００／９０Ｗの条件において、フォトレジ
スト６をマスクとして、図２８に示すように、シリコン
酸化膜４を異方性エッチングする。シリコン酸化膜４の
エッチングが終わって、タングステンシリサイド膜９の
エッチングが始まると、ＳｉＣｌのプラズマ発光強度が
増大する。このとき、マイクロ波を切らずに、混合ガス
をＣｌ2 ／Ｏ2 ＝５０／１０ｓｃｃｍ、圧力０．８ｍＴ
ｏｒｒ、マイクロ波パワー／ｒｆ＝１４００／６０Ｗの
条件に切換える。そして、図２９に示すように、残りの
タングステンシリサイド膜９およびポリシリコン膜２を
エッチングした後、適量のオーバエッチングを行なう。
この後、図３０に示すように、フォトレジスト６を除去
し、所望のゲート電極構造を形成する。このようにし
て、本発明によるエッチング方法を適用することによ
り、オーバエッチングの後でも、シリコン酸化膜４やタ
ングステンシリサイド膜９の側壁がエッチングされるこ
とはない。したがって所望の配線構造を精度よく形成す
ることができる。また、同一エッチング装置で一連のエ
ッチングを行なうので、ウエハ表面への異物の付着を低
減することができ、歩留りの高い半導体装置を得ること
ができる。さらに、工程削減や生産コストの低減を図る
ことができる。
【００５９】以上、実施の形態１〜５において、混合ガ
ス流量Ｃｌ2 ／ＮＦ3 は４０／２０ｓｃｃｍ、すなわ
ち、総流量に対するＮＦ3 流量が３３％、圧力１．２ｍ
Ｔｏｒｒの場合について説明したが、前述したように、
総流量に対するＮＦ3 流量が７０％以下、圧力が５．０
ｍＴｏｒｒ以下であれば、同様の効果を得ることができ
る。
ス流量Ｃｌ2 ／ＮＦ3 は４０／２０ｓｃｃｍ、すなわ
ち、総流量に対するＮＦ3 流量が３３％、圧力１．２ｍ
Ｔｏｒｒの場合について説明したが、前述したように、
総流量に対するＮＦ3 流量が７０％以下、圧力が５．０
ｍＴｏｒｒ以下であれば、同様の効果を得ることができ
る。
【００６０】さらに、混合ガスＣｌ2 ／ＮＦ3 を用いた
エッチングの後、混合ガスＣｌ2 ／Ｏ2 によるエッチン
グを施す場合について説明したが、他に、ＨＢｒ／Ｏ2
の混合ガスを用いても同様の効果を得ることができる。
また、Ｃｌ2 だけを用い、ＲＦバイアスを下げることに
よっても同様の効果が得られる。すなわち、ポリシリコ
ン膜に対するエッチングレートが酸化膜に対するエッチ
ングレートより大きい反応ガスであれば、上記例に限ら
ず適用することができる。
エッチングの後、混合ガスＣｌ2 ／Ｏ2 によるエッチン
グを施す場合について説明したが、他に、ＨＢｒ／Ｏ2
の混合ガスを用いても同様の効果を得ることができる。
また、Ｃｌ2 だけを用い、ＲＦバイアスを下げることに
よっても同様の効果が得られる。すなわち、ポリシリコ
ン膜に対するエッチングレートが酸化膜に対するエッチ
ングレートより大きい反応ガスであれば、上記例に限ら
ず適用することができる。
【００６１】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記で説明した範囲ではな
くて特許請求の範囲によって示され、特許請求の範囲の
均等の意味および範囲内でのすべての変更が含まれるこ
とが意図される。
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記で説明した範囲ではな
くて特許請求の範囲によって示され、特許請求の範囲の
均等の意味および範囲内でのすべての変更が含まれるこ
とが意図される。
【図１】 Ｃｌ2 プラズマ状態における電子密度と圧力
との関係を示す図である。
との関係を示す図である。
【図２】 ＥＣＲ型ＲＩＥの装置構成を示す図である。
【図３】 混合ガスＣｌ2 ／ＮＦ3 流量と発生異物数と
の関係を示す図である。
の関係を示す図である。
【図４】 混合ガスＣｌ2 ／ＮＦ3 流量およびその圧力
とエッチング形状結果を示す図である。
とエッチング形状結果を示す図である。
【図５】 本発明の実施の形態１に係る半導体装置の製
造方法の１工程を示す断面図である。
造方法の１工程を示す断面図である。
【図６】 本発明の実施の形態１において、図５に示す
工程の後に行なわれる工程を示す断面図である。
工程の後に行なわれる工程を示す断面図である。
【図７】 本発明の実施の形態１に係る半導体装置の製
造方法の他の工程を示す断面図である。
造方法の他の工程を示す断面図である。
【図８】 本発明の実施の形態１において、図７に示す
工程の後に行なわれる工程を示す断面図である。
工程の後に行なわれる工程を示す断面図である。
【図９】 本発明の実施の形態２に係る半導体装置の製
造方法の１工程を示す断面図である。
造方法の１工程を示す断面図である。
【図１０】 本発明の実施の形態２において、図９に示
す工程の後に行なわれる工程を示す断面図である。
す工程の後に行なわれる工程を示す断面図である。
【図１１】 本発明の実施の形態２において、図１０に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図１２】 本発明の実施の形態２において、図１１に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図１３】 本発明の実施の形態２において、図１２に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図１４】 本発明の実施の形態２において、図１３に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図１５】 本発明の実施の形態３に係る半導体装置の
製造方法の１工程を示す断面図である。
製造方法の１工程を示す断面図である。
【図１６】 本発明の実施の形態３において、図１５に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図１７】 本発明の実施の形態３において、図１６に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図１８】 本発明の実施の形態３において、図１７に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図１９】 本発明の実施の形態３において、図１８に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図２０】 本発明の実施の形態３において、図１９に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図２１】 本発明の実施の形態４に係る半導体装置の
製造方法の１工程を示す断面図である。
製造方法の１工程を示す断面図である。
【図２２】 本発明の実施の形態４において、図２１に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図２３】 本発明の実施の形態４において、図２２に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図２４】 本発明の実施の形態４において、図２３に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図２５】 本発明の実施の形態４において、図２４に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図２６】 本発明の実施の形態５に係る半導体装置の
製造方法の１工程を示す断面図である。
製造方法の１工程を示す断面図である。
【図２７】 本発明の実施の形態５において、図２６に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図２８】 本発明の実施の形態５において、図２７に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図２９】 本発明の実施の形態５において、図２８に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図３０】 本発明の実施の形態５において、図２９に
示す工程の後に行なわれる工程を示す断面図である。
示す工程の後に行なわれる工程を示す断面図である。
【図３１】 平行平板型ＲＩＥの装置構成を示す図であ
る。
る。
１ ゲート酸化膜、２，１２ ポリシリコン膜、３ チ
タンシリサイド膜、４，１１ シリコン酸化膜、５ シ
リコン酸窒化膜、６ フォトレジスト、７ シリコン窒
化膜、８ 下地酸化膜、９ タングステンシリサイド
膜、１０ 自然酸化膜。
タンシリサイド膜、４，１１ シリコン酸化膜、５ シ
リコン酸窒化膜、６ フォトレジスト、７ シリコン窒
化膜、８ 下地酸化膜、９ タングステンシリサイド
膜、１０ 自然酸化膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｄ 29/78 ３０１Ｆ
Claims (4)
- 【請求項１】 導電膜および／または絶縁膜を含む多層
膜をエッチングする半導体装置の製造方法であって、 真空度０．１〜５．０ｍＴｏｒｒおよび電子密度１０10
／ｃｍ3 以上の条件下において、Ｃｌ2 とＮＦ3 とを含
む混合ガスを用い、 前記混合ガスは、総流量に対するＮＦ3 の流量の比が７
０％以下である、半導体装置の製造方法。 - 【請求項２】 前記Ｃｌ2 とＮＦ3 とを含む混合ガスを
用いて前記多層膜をエッチングした後、前記真空度０．
１〜５．０ｍＴｏｒｒおよび電子密度１０10／ｃｍ3 以
上の条件下において、Ｃｌ2 またはＨＢｒを含む混合ガ
スを用いることによって、前記多層膜をエッチングする
工程をさらに含む、請求項１に記載の半導体装置の製造
方法。 - 【請求項３】 前記導電膜は、金属シリサイド膜および
／またはポリシリコン膜を含む、請求項１または２に記
載の半導体装置の製造方法。 - 【請求項４】 前記絶縁膜は、シリコン酸化膜および／
またはシリコン窒化膜を含む、請求項１または２に記載
の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239858A JPH0982687A (ja) | 1995-09-19 | 1995-09-19 | 半導体装置の製造方法 |
| US08/594,196 US5605601A (en) | 1995-09-19 | 1996-01-31 | Method of manufacturing semiconductor device |
| KR1019960035352A KR100230908B1 (ko) | 1995-09-19 | 1996-08-24 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239858A JPH0982687A (ja) | 1995-09-19 | 1995-09-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982687A true JPH0982687A (ja) | 1997-03-28 |
Family
ID=17050934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7239858A Withdrawn JPH0982687A (ja) | 1995-09-19 | 1995-09-19 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5605601A (ja) |
| JP (1) | JPH0982687A (ja) |
| KR (1) | KR100230908B1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177290B1 (en) | 1997-10-31 | 2001-01-23 | Samsung Electronics Co., Ltd. | Method of fabricating planar optical waveguides in one chamber |
| JP2001156045A (ja) * | 1999-11-26 | 2001-06-08 | Kawasaki Steel Corp | 半導体装置の製造方法および製造装置 |
| JP2002526891A (ja) * | 1998-09-30 | 2002-08-20 | ユナキス・バルツェルス・アクチェンゲゼルシャフト | 真空処理室および表面処理方法 |
| JP2002343798A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 |
| US6893970B2 (en) | 2000-12-15 | 2005-05-17 | Sharp Kabushiki Kaisha | Plasma processing method |
| JP2007081216A (ja) * | 2005-09-15 | 2007-03-29 | Hitachi High-Technologies Corp | プラズマエッチング装置およびプラズマエッチング方法 |
| JP2012018344A (ja) * | 2010-07-09 | 2012-01-26 | Shin Etsu Chem Co Ltd | ドライエッチング方法 |
| WO2012050295A1 (ko) * | 2010-10-14 | 2012-04-19 | 주식회사 에스아이티코리아 | 스마트 카지노 테이블 |
| JP2016009805A (ja) * | 2014-06-25 | 2016-01-18 | キヤノン株式会社 | 半導体装置の製造方法 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0166205B1 (ko) * | 1995-10-11 | 1999-02-01 | 김광호 | 반도체장치의 폴리사이드 게이트 형성방법 |
| FR2749973B1 (fr) * | 1996-06-13 | 1998-09-25 | France Telecom | Procede de gravure de la grille en technologie mos utilisant un masque dur a base de sion |
| KR100213207B1 (ko) * | 1996-06-29 | 1999-08-02 | 윤종용 | 폴리사이드 구조의 게이트 형성방법 |
| US5851926A (en) * | 1996-10-01 | 1998-12-22 | Applied Materials, Inc | Method for etching transistor gates using a hardmask |
| TW365691B (en) * | 1997-02-05 | 1999-08-01 | Samsung Electronics Co Ltd | Method for etching Pt film of semiconductor device |
| US5963841A (en) * | 1997-08-01 | 1999-10-05 | Advanced Micro Devices, Inc. | Gate pattern formation using a bottom anti-reflective coating |
| US6103632A (en) * | 1997-10-22 | 2000-08-15 | Applied Material Inc. | In situ Etching of inorganic dielectric anti-reflective coating from a substrate |
| US6541164B1 (en) * | 1997-10-22 | 2003-04-01 | Applied Materials, Inc. | Method for etching an anti-reflective coating |
| US6136211A (en) | 1997-11-12 | 2000-10-24 | Applied Materials, Inc. | Self-cleaning etch process |
| US6872322B1 (en) | 1997-11-12 | 2005-03-29 | Applied Materials, Inc. | Multiple stage process for cleaning process chambers |
| US6797188B1 (en) * | 1997-11-12 | 2004-09-28 | Meihua Shen | Self-cleaning process for etching silicon-containing material |
| US6133613A (en) * | 1998-02-03 | 2000-10-17 | Vanguard International Semiconductor Corporation | Anti-reflection oxynitride film for tungsten-silicide substrates |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6074905A (en) * | 1998-12-28 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Formation of a thin oxide protection layer at poly sidewall and area surface |
| US6159863A (en) * | 1999-01-22 | 2000-12-12 | Advanced Micro Devices, Inc. | Insitu hardmask and metal etch in a single etcher |
| KR100881472B1 (ko) | 1999-02-04 | 2009-02-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 소정 기판 상에 놓여져 있는 패턴화된 마스크 표면 위로 적층 구조물을 증착하기 위한 방법 |
| WO2000052749A1 (en) * | 1999-03-05 | 2000-09-08 | Applied Materials, Inc. | Method for enhancing etching of titanium silicide |
| US6924196B1 (en) * | 1999-08-06 | 2005-08-02 | Newport Fab, Llc | Anti-reflective coating and process using an anti-reflective coating |
| US6534411B1 (en) * | 1999-08-13 | 2003-03-18 | Advanced Micro Devices, Inc. | Method of high density plasma metal etching |
| US6613682B1 (en) | 1999-10-21 | 2003-09-02 | Applied Materials Inc. | Method for in situ removal of a dielectric antireflective coating during a gate etch process |
| US6527968B1 (en) | 2000-03-27 | 2003-03-04 | Applied Materials Inc. | Two-stage self-cleaning silicon etch process |
| US6423644B1 (en) * | 2000-07-12 | 2002-07-23 | Applied Materials, Inc. | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures |
| EP1235265A1 (en) * | 2001-02-23 | 2002-08-28 | Infineon Technologies AG | Method for etching a hardmask layer and a metal layer |
| KR100593826B1 (ko) * | 2001-04-19 | 2006-06-28 | 동경 엘렉트론 주식회사 | 드라이 에칭 방법 |
| US6551942B2 (en) | 2001-06-15 | 2003-04-22 | International Business Machines Corporation | Methods for etching tungsten stack structures |
| US8118946B2 (en) * | 2007-11-30 | 2012-02-21 | Wesley George Lau | Cleaning process residues from substrate processing chamber components |
| CN103441073A (zh) * | 2013-08-29 | 2013-12-11 | 上海宏力半导体制造有限公司 | 低功耗mos器件栅极刻蚀方法及低功耗mos器件制造方法 |
| WO2020017015A1 (ja) * | 2018-07-20 | 2020-01-23 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03175628A (ja) * | 1989-12-04 | 1991-07-30 | Nec Corp | 半導体装置の製造方法 |
| US5228950A (en) * | 1990-12-04 | 1993-07-20 | Applied Materials, Inc. | Dry process for removal of undesirable oxide and/or silicon residues from semiconductor wafer after processing |
| US5164330A (en) * | 1991-04-17 | 1992-11-17 | Intel Corporation | Etchback process for tungsten utilizing a NF3/AR chemistry |
| US5397962A (en) * | 1992-06-29 | 1995-03-14 | Texas Instruments Incorporated | Source and method for generating high-density plasma with inductive power coupling |
| US5441914A (en) * | 1994-05-02 | 1995-08-15 | Motorola Inc. | Method of forming conductive interconnect structure |
-
1995
- 1995-09-19 JP JP7239858A patent/JPH0982687A/ja not_active Withdrawn
-
1996
- 1996-01-31 US US08/594,196 patent/US5605601A/en not_active Expired - Fee Related
- 1996-08-24 KR KR1019960035352A patent/KR100230908B1/ko not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177290B1 (en) | 1997-10-31 | 2001-01-23 | Samsung Electronics Co., Ltd. | Method of fabricating planar optical waveguides in one chamber |
| JP2002526891A (ja) * | 1998-09-30 | 2002-08-20 | ユナキス・バルツェルス・アクチェンゲゼルシャフト | 真空処理室および表面処理方法 |
| JP2001156045A (ja) * | 1999-11-26 | 2001-06-08 | Kawasaki Steel Corp | 半導体装置の製造方法および製造装置 |
| US6893970B2 (en) | 2000-12-15 | 2005-05-17 | Sharp Kabushiki Kaisha | Plasma processing method |
| KR100553299B1 (ko) * | 2000-12-15 | 2006-02-20 | 샤프 가부시키가이샤 | 플라즈마 처리 방법 |
| JP2002343798A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 配線層のドライエッチング方法、半導体装置の製造方法および該方法によって得られた半導体装置 |
| JP2007081216A (ja) * | 2005-09-15 | 2007-03-29 | Hitachi High-Technologies Corp | プラズマエッチング装置およびプラズマエッチング方法 |
| JP2012018344A (ja) * | 2010-07-09 | 2012-01-26 | Shin Etsu Chem Co Ltd | ドライエッチング方法 |
| WO2012050295A1 (ko) * | 2010-10-14 | 2012-04-19 | 주식회사 에스아이티코리아 | 스마트 카지노 테이블 |
| JP2016009805A (ja) * | 2014-06-25 | 2016-01-18 | キヤノン株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018152A (ko) | 1997-04-30 |
| US5605601A (en) | 1997-02-25 |
| KR100230908B1 (ko) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| JP3259380B2 (ja) | 半導体装置の製造方法 | |
| JP3271359B2 (ja) | ドライエッチング方法 | |
| KR100530246B1 (ko) | 자체 세정가능한 에칭 공정 | |
| US5382316A (en) | Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure | |
| JP4454148B2 (ja) | 改良式の酸化層エッチング方法 | |
| US5980768A (en) | Methods and apparatus for removing photoresist mask defects in a plasma reactor | |
| US6432832B1 (en) | Method of improving the profile angle between narrow and wide features | |
| EP1053566B1 (en) | Method and composition for dry photoresist stripping in semiconductor fabrication | |
| US5254213A (en) | Method of forming contact windows | |
| EP1010203B1 (en) | Method for etching a conductive layer | |
| JP3318801B2 (ja) | ドライエッチング方法 | |
| JPH06338479A (ja) | エッチング方法 | |
| JP3319083B2 (ja) | プラズマ処理方法 | |
| JPH07273093A (ja) | プラズマエッチング方法 | |
| JPH10312899A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| JP3526438B2 (ja) | 試料のエッチング処理方法 | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| JP2001156041A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JPH0817804A (ja) | プラズマエッチング方法 | |
| US6756315B1 (en) | Method of forming contact openings | |
| JPH0689883A (ja) | 接続孔の形成方法 | |
| JP2708019B2 (ja) | コンタクトホール形成方法 | |
| JP2708018B2 (ja) | コンタクトホール形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |