JPH0982830A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0982830A JPH0982830A JP23393695A JP23393695A JPH0982830A JP H0982830 A JPH0982830 A JP H0982830A JP 23393695 A JP23393695 A JP 23393695A JP 23393695 A JP23393695 A JP 23393695A JP H0982830 A JPH0982830 A JP H0982830A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- flux
- lead
- dipping
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Molten Solder (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体パッケー
ジ、特にPGAセラミックパッケージのリードピンのは
んだディップ(浸漬)方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for solder dipping (immersing) a lead pin of a semiconductor package, particularly a PGA ceramic package.
【0002】近年の半導体パッケージは半導体素子の高
密度、多集積化に伴い、リードの数も多ピンとなり、ピ
ングリッドアレイ(PGA)方式が多用されているが、
そのリードピンのピッチも益々狭隘となり、それに適し
たはんだ付けの技術を開発することが必要となってい
る。[0002] In recent semiconductor packages, the number of leads has been increased with the increase in the density and integration of semiconductor elements, and the pin grid array (PGA) method has been widely used.
The pitch of the lead pins is becoming narrower, and it is necessary to develop suitable soldering technology.
【0003】[0003]
【従来の技術】図4は従来例の説明図である。図におい
て、11はPGAパッケージ、12はリードピン、15ははん
だ(架橋残滓)、16ははんだ(つらら状残滓) である。2. Description of the Related Art FIG. 4 is an explanatory view of a conventional example. In the figure, 11 is a PGA package, 12 is a lead pin, 15 is a solder (crosslink residue), and 16 is a solder (icicle residue).
【0004】従来、図4(a)に示すようなピングリッ
ドアレイ(PGA)セラミックパッケージ11の封止工程
終了後プリント板に実装の為のはんだディップを行う。
最近は素子の高密度実装化にともないPGAのリードピ
ン12の間隔も100milから50milと狭くなり、
また100mil千鳥足状のピン配列になってきてい
る。Conventionally, solder dipping for mounting on a printed board is performed after the sealing process of a pin grid array (PGA) ceramic package 11 as shown in FIG. 4A is completed.
Recently, the spacing between the lead pins 12 of PGA has become narrower from 100 mil to 50 mil as the density of devices has been increased.
In addition, the pin array has a staggered 100 mil pattern.
【0005】[0005]
【発明が解決しようとする課題】そのため、はんだディ
ップの工程で従来のディップ方式では、図4(b)に示
すようなリードピン12間のはんだの架橋残滓15によるシ
ョートが発生しやすい。また、噴流式のはんだ付けでは
はんだの酸化膜が滓として発生し、製品に付着したり、
はんだ補充が必要となりランニングコストがかかるとい
った問題があった。その他、図4(c)に示すように、
はんだディップ中にはんだ面に酸化膜が出来、これがデ
ィップ中のリードピン12の先端ではんだがつらら状残滓
16として垂れ下がり、不良を発生させていた。そのた
め、はんだディップの工程では、酸化膜の出来にくい状
態でのはんだディップを行う必要がある。Therefore, in the conventional dipping method in the solder dipping process, a short circuit due to the bridging residue 15 of the solder between the lead pins 12 as shown in FIG. 4B is likely to occur. Also, in jet type soldering, an oxide film of solder is generated as a slag, which may adhere to the product,
There was a problem that solder replenishment was required and running cost was high. In addition, as shown in FIG.
An oxide film is formed on the solder surface during solder dipping, and this is the icicle residue of the solder at the tip of the lead pin 12 during dipping.
It hung down as 16 and caused a defect. Therefore, in the solder dipping process, it is necessary to perform solder dipping in a state where an oxide film is difficult to form.
【0006】また、従来のPGAはリード側のセラミッ
ク部を押さえてはんだディップを行っていたが、実装密
度を上げる為にPGAパッケージ11のエッジからリード
ピン12までの距離が狭くなってきており、製品の固定の
問題も発生してきた。Further, in the conventional PGA, the ceramic portion on the lead side is pressed to perform the solder dipping, but the distance from the edge of the PGA package 11 to the lead pin 12 is becoming narrower in order to increase the mounting density. The problem of fixation of has also occurred.
【0007】本発明は、以上の点を鑑み、はんだディッ
プの際にはんだ表面に酸化膜の発生がなく、はんだぬれ
性の良く、はんだ滓の残らない方法を得ることを目的と
して提供される。In view of the above points, the present invention is provided for the purpose of obtaining a method in which an oxide film is not formed on the solder surface at the time of solder dipping, solder wettability is good, and no solder slag remains.
【0008】[0008]
【課題を解決するための手段】図1は本発明の原理説明
図である。図において、1は第1のフラックス槽、2は
加熱槽、3は第1のはんだ槽(噴流式)、4は第2のフ
ラックス槽、5は第2のはんだ槽(静止式)である。FIG. 1 is a diagram illustrating the principle of the present invention. In the figure, 1 is a first flux tank, 2 is a heating tank, 3 is a first solder tank (jet type), 4 is a second flux tank, and 5 is a second solder tank (static type).
【0009】本発明では、図1の原理説明図に示すよう
に、はんだ工程で酸化膜をつくり難い状態にしてPGA
のはんだディップを行い、ファインピッチの対応を図る
為、2種類のフラックスを使用してはんだ表面の酸化を
防ぎ、リードピン上にはんだ残滓が生じないようにす
る。In the present invention, as shown in the principle explanatory diagram of FIG. 1, the PGA is made in a state where it is difficult to form an oxide film in the soldering process.
In order to cope with fine pitch by soldering, the two kinds of flux are used to prevent oxidation of the solder surface and prevent solder residue from remaining on the lead pins.
【0010】先ず、フラックスについては、二種のフラ
ックスを目的に応じて使い分け、第1に塩素(Cl)系
のフラックスにてリードのはんだディップ前のアセンブ
リ工程で、リードの酸化膜を除去し、予備加熱を行った
後、噴流式の第1のはんだでリードピンをはんだで良く
濡らし、次に、ファインピッチ用の高粘度のロジン等か
らなるフラックスを使用し、ファインな狭いピッチのリ
ードピンを静止した第のはんだ槽に静かにディップし
て、はんだのショートや垂れ下がり等を防止する。First, regarding the flux, two kinds of flux are properly used according to the purpose, and first, the chlorine (Cl) type flux is used to remove the lead oxide film in the assembly process before the solder dipping of the lead. After preheating, the lead pins were well wetted with the jet type first solder, and then the fine pin pitch pins were made stationary by using a flux composed of high-viscosity rosin for fine pitch. Gently dip into the first solder bath to prevent solder shorts and sagging.
【0011】また、はんだ表面の加熱による酸化につい
ては、はんだ表面の空気との接触を防いで、酸化膜の形
成を防止する。そのため、図2(a)に示すように、窒
素などの不活性ガスではんだの表面を覆い酸素(空気)
との接触を絶ってはんだ表面の酸化を防止するか、図2
(b)に示すように、第1及び第2のはんだ槽のはんだ
表面をフラックス10で覆い、はんだの酸化を防止する。Further, with respect to oxidation of the solder surface by heating, contact of the solder surface with air is prevented, and formation of an oxide film is prevented. Therefore, as shown in FIG. 2 (a), the surface of the solder is covered with an inert gas such as nitrogen and oxygen (air) is used.
To prevent the solder surface from being oxidized by contact with
As shown in (b), the solder surfaces of the first and second solder baths are covered with a flux 10 to prevent oxidation of the solder.
【0012】更に、パッケージの保持方法については、
図3に示すように、パッケージの保持板に複数個のマグ
ネットを取付け、パッケージの表面の金属キャップの部
分を吸着して、裏面のリードピンをはんだ槽にディップ
してリードピン表面にはんだ被覆を行う。その際、マグ
ネット13はキャップのシールリング部に当たらないよう
に、パッケージ保持板14に装着する。Furthermore, regarding the method of holding the package,
As shown in FIG. 3, a plurality of magnets are attached to the holding plate of the package, the metal cap portion on the front surface of the package is adsorbed, and the lead pins on the back surface are dipped in the solder bath to cover the lead pin surfaces with solder. At that time, the magnet 13 is attached to the package holding plate 14 so as not to hit the seal ring portion of the cap.
【0013】即ち、本発明の目的は、図1に示すよう
に、フラックス槽とはんだ槽を用いてパッケージのリー
ドのはんだディップを行うに際して、第1のフラックス
槽1において該リードに塩素系化合物のフラックスを塗
布する工程と、次いで噴流式の第1のはんだ槽3に該リ
ードをディップする工程と、次いで第2のフラックス槽
4において該リードに高粘度のロジン系のフラックスを
塗布する工程と、次いで静止式の第2のはんだ槽5に該
リードをディップする工程とを含むことにより、また、
前記第1および第2のはんだ槽内に窒素ガスをバブリン
グすることにより、また、前記第1および第2のはんだ
槽面の一部あるいは全面をフラックスで覆ってはんだデ
ィップを行うことにより、また、前記パッケージの1個
あるいは複数をマグネットにて吸着保持してはんだディ
ップを行うことにより達成される。That is, as shown in FIG. 1, the object of the present invention is to use a flux bath and a solder bath for solder dipping of the leads of a package. A step of applying a flux, a step of subsequently dipping the lead in a jet type first solder bath 3, and a step of applying a high viscosity rosin-based flux to the lead in a second flux bath 4; And then dipping the leads into the stationary second solder bath 5,
By bubbling nitrogen gas into the first and second solder baths, and by performing a solder dip by covering a part or the entire surface of the first and second solder baths with flux, This is achieved by soldering one or more of the packages with a magnet.
【0014】上記のはんだディップ作業は図3に示すよ
うなマグネットを装着した固定治区にパッケージをセッ
トして行う。すなわちシームウェルドのキャップ等が直
接治具に当たらないようにガイドを用いてパッケージ本
体を固定治具から浮かしておく。The above-mentioned solder dipping work is carried out by setting the package in a fixed area provided with a magnet as shown in FIG. That is, the package body is floated from the fixing jig by using a guide so that the seam weld cap or the like does not directly hit the jig.
【0015】[0015]
【発明の実施の形態】図1〜図3は原理説明図兼本発明
の一実施例の模式断面図である。図において、1は第1
のフラックス槽、2は加熱槽、3は第1のはんだ槽(噴
流式)、4は第2のフラックス槽、5は第2のはんだ槽
(静止式)、6ははんだ槽、7は溶融はんだ、8はバブ
リング装置、9は窒素(N2 )ガス、10はフラックス、
11はPGAパッケージ、12はリードピン、13はマグネッ
ト、14はパッケージ保持板である。1 to 3 are explanatory views of the principle and a schematic cross-sectional view of an embodiment of the present invention. In the figure, 1 is the first
Flux tank, 2 heating tank, 3 first solder tank (jet type), 4 second flux tank, 5 second solder tank (static type), 6 solder tank, 7 molten solder , 8 is a bubbling device, 9 is nitrogen (N 2 ) gas, 10 is flux,
11 is a PGA package, 12 is a lead pin, 13 is a magnet, and 14 is a package holding plate.
【0016】ピン系0.46φ、ピッチ2.54mm、
外形35.56mm角のRIT135型PGAパッケー
ジを用いた本発明の一実施例について、図1〜図3によ
り説明する。リードピンの外装処理はコバールのリード
ピン12にNiめっきを2〜4μmの厚さに行った後、A
uめっきを1〜5μmの厚さに実施する。Pin system 0.46φ, pitch 2.54mm,
One embodiment of the present invention using a RIT135 type PGA package having an outer shape of 35.56 mm square will be described with reference to FIGS. The lead pins are packaged by coating the Kovar lead pins 12 with Ni plating to a thickness of 2 to 4 μm, and then applying A
u plating is performed to a thickness of 1 to 5 μm.
【0017】図1に示すように、先ず第1のフラックス
槽1で無機系フラックスを用いて、リードピン12にフラ
ックスを塗布する。このフラックスは無機酸と無機塩類
を組み合わせたもので、代表的には塩化亜鉛、塩化アン
モニウムにて強力な活性作用によりダイボンダやワイヤ
ボンダ等の熱履歴による表面の酸化膜を除去する。これ
により事前の還元処理を省略出来る。その他にも有機酸
系の水溶性フラックス等も使用可能である。As shown in FIG. 1, first, a flux is applied to the lead pins 12 using an inorganic flux in the first flux tank 1. This flux is a combination of an inorganic acid and an inorganic salt. Typically, zinc chloride or ammonium chloride removes an oxide film on the surface due to a heat history of a die bonder, a wire bonder or the like by a strong activating action. This makes it possible to omit the return process in advance. In addition, an organic acid-based water-soluble flux or the like can also be used.
【0018】次に、図示しないが水溶性フラックスを用
いた場合は第1のフラックス槽1と加熱槽2との間に洗
浄槽を設けて、水溶性フラックスの洗浄を行う場合もあ
る。次に、図2(a)に示すようなバブリング装置を備
えた第1のはんだ槽3にリードピン12をディップし、2
40℃で5〜10秒間噴流式ではんだ付けを行う。この
バブリング装置8はポーラス(多孔質)なセラミックや
超硬金属を槽の下部に設置し、外部より窒素(N2 )ガ
ス9を供給し、はんだ表面の酸化防止を測っている。こ
れはガスの外部供給方式に比べて、はんだディップ中の
ガスの発生に影響されない利点がある。Next, although not shown, when a water-soluble flux is used, a washing tank may be provided between the first flux tank 1 and the heating tank 2 to wash the water-soluble flux. Next, dip the lead pins 12 into the first solder bath 3 equipped with a bubbling device as shown in FIG.
Jet soldering is performed at 40 ° C. for 5 to 10 seconds. This bubbling device 8 has porous ceramics or superhard metal installed in the lower part of the tank and is supplied with nitrogen (N 2 ) gas 9 from the outside to measure the oxidation prevention of the solder surface. This has an advantage over the gas external supply method that it is not affected by the generation of gas during solder dipping.
【0019】その後、第2のフラックス槽4でロジン系
の合成樹脂等の特に粘度の高いもの、例えば比重1以上
の千住金属製ソルベント#7200A等を使用し、引き
上げ時にリードピン12に付着させる。それにより酸化膜
のない良好なはんだ付けが可能となる。After that, a rosin-based synthetic resin having a particularly high viscosity, for example, a solvent # 7200A made by Senju Metal Co., Ltd. having a specific gravity of 1 or more is used in the second flux tank 4 and attached to the lead pin 12 at the time of pulling. This enables good soldering without an oxide film.
【0020】最後に第2のはんだ槽5に入れ、静止した
はんだで240℃5〜10秒間漬けるが、その際、図2
(b)に示すように、はんだディップ面以外の空気に触
れている部分についてもフラックス10にて溶融はんだ7
のはんだ面を覆い、はんだ滓の発生を防止する。Finally, it is placed in the second solder bath 5 and immersed in stationary solder at 240 ° C. for 5 to 10 seconds.
As shown in (b), the portion other than the solder dip surface that is exposed to the air is melted with the flux 10
Cover the solder surface of to prevent the generation of solder slag.
【0021】上記のはんだディップ作業は図3に示すよ
うなマグネット13を装着した固定治具のパッケージ保持
板14にPGAパッケージ11をセットして行う。すなわち
シームウェルドのキャップ等が直接パッケージ保持板14
に当たらないようにガイドを用いてPGAパッケージ11
をパッケージ保持板14から浮かしておく。The above-mentioned solder dipping work is carried out by setting the PGA package 11 on the package holding plate 14 of the fixing jig having the magnet 13 as shown in FIG. That is, the seam weld cap or the like is directly attached to the package holding plate 14
Use the guide to avoid hitting the PGA package 11
From the package holding plate 14.
【0022】[0022]
【発明の効果】以上説明したように、本発明によれば、
2種類のフラックスを使用してはんだ表面の酸化を防
ぎ、リードピン上にはんだ残滓が生じないようにするた
め、ファインピッチの微細構造のパッケージに効果があ
ると同時に、パッケージの保持板に複数個のマグネット
を取付け、パッケージの表面の金属キャップの部分を吸
着して、裏面のリードピンをはんだ槽にディップしてリ
ードピン表面にはんだ被覆を行うようにするため、同時
に多数個のパッケージの処理が出来る。As described above, according to the present invention,
Two kinds of flux are used to prevent oxidation of the solder surface and prevent solder residue on the lead pins. Since a magnet is attached and the metal cap portion on the surface of the package is adsorbed and the lead pins on the back surface are dipped in the solder bath to cover the lead pin surface with solder, a large number of packages can be processed at the same time.
【図1】 本発明の原理説明図FIG. 1 is a diagram illustrating the principle of the present invention.
【図2】 本発明の一実施例の説明図(その1)FIG. 2 is an explanatory diagram of an embodiment of the present invention (No. 1)
【図3】 本発明の一実施例の説明図(その2)FIG. 3 is an explanatory diagram of an embodiment of the present invention (No. 2)
【図4】 従来例の説明図FIG. 4 is an explanatory view of a conventional example.
図において 1 第1のフラックス槽 2 加熱槽 3 第1のはんだ槽(噴流式) 4 第2のフラックス槽 5 第2のはんだ槽(静止式) 6 はんだ槽 7 溶融はんだ 8 バブリング装置 9 N2 ガス 10 フラックス 11 PGAパッケージ 12 リードピン 13 マグネット 14 パッケージ保持板In the figure, 1 first flux tank 2 heating tank 3 first solder tank (jet type) 4 second flux tank 5 second solder tank (static type) 6 solder tank 7 molten solder 8 bubbling device 9 N 2 gas 10 Flux 11 PGA package 12 Lead pin 13 Magnet 14 Package holding plate
Claims (4)
ージのリードのはんだディップを行うに際して、第1の
フラックス槽において該リードに塩素系化合物のフラッ
クスを塗布する工程と、次いで噴流式の第1のはんだ槽
に該リードをディップする工程と、次いで第2のフラッ
クス槽において該リードに高粘度のロジン系のフラック
スを塗布する工程と、次いで静止式の第2のはんだ槽に
該リードをディップする工程とを含むことを特徴とする
半導体装置の製造方法。1. A step of applying a flux of a chlorine-based compound to the leads in a first flux tank when solder dipping the leads of a package using the flux tank and a solder tank, and then a jet type first step. A step of dipping the lead in a solder bath, a step of applying a high-viscosity rosin-based flux to the lead in a second flux bath, and a step of dipping the lead in a static second solder bath; A method of manufacturing a semiconductor device, comprising:
ガスをバブリングすることを特徴とする請求項1記載の
半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein nitrogen gas is bubbled into the first and second solder baths.
あるいは全面をフラックスで覆ってはんだディップを行
うことを特徴とする請求項1または2記載の半導体装置
の製造方法。3. The method for manufacturing a semiconductor device according to claim 1, wherein a part or the whole of the surfaces of the first and second solder baths are covered with flux to perform the solder dipping.
グネットにて吸着保持してはんだディップを行うことを
特徴とする請求項1〜3記載の半導体装置の製造方法。4. The method for manufacturing a semiconductor device according to claim 1, wherein one or more of the packages are attracted and held by a magnet to perform solder dipping.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23393695A JPH0982830A (en) | 1995-09-12 | 1995-09-12 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23393695A JPH0982830A (en) | 1995-09-12 | 1995-09-12 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982830A true JPH0982830A (en) | 1997-03-28 |
Family
ID=16962942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23393695A Withdrawn JPH0982830A (en) | 1995-09-12 | 1995-09-12 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982830A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110405312A (en) * | 2019-08-20 | 2019-11-05 | 昆山万盛电子有限公司 | A kind of mash welder scaling powder drying unit |
| CN110972409A (en) * | 2018-09-29 | 2020-04-07 | 北京梦之墨科技有限公司 | Component assembly method and device |
-
1995
- 1995-09-12 JP JP23393695A patent/JPH0982830A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110972409A (en) * | 2018-09-29 | 2020-04-07 | 北京梦之墨科技有限公司 | Component assembly method and device |
| CN110972409B (en) * | 2018-09-29 | 2025-02-28 | 北京梦之墨科技有限公司 | Component assembly method and device |
| CN110405312A (en) * | 2019-08-20 | 2019-11-05 | 昆山万盛电子有限公司 | A kind of mash welder scaling powder drying unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2909833A (en) | Printed circuits and method of soldering the same | |
| USH54H (en) | Soldering external leads to film circuits | |
| JPH022132A (en) | Manufacture of bump electrode | |
| JPH07288380A (en) | Soldering method and device | |
| JP2625924B2 (en) | Lead pre-processing method | |
| KR100771313B1 (en) | Plating apparatus and plating method of printed circuit board using the same | |
| JP2603100B2 (en) | Method of manufacturing electronic component tower substrate | |
| JP3152482B2 (en) | Solder forming method in electronic component mounting | |
| KR100769966B1 (en) | Surface treatment method for whisker prevention of semiconductor leadframe | |
| JP2535035B2 (en) | Soldering method of terminal parts to package with electronic parts | |
| JP2001168513A (en) | Method of manufacturing lead-free solder material coated substrate | |
| JPH0385750A (en) | Semiconductor device and its mounting method | |
| JPH0223644A (en) | Manufacture of mounting board equipped with conduction pin | |
| JP2903711B2 (en) | Pre-soldering method for flat package | |
| JP3587276B2 (en) | Solder coating method for printed circuit boards | |
| JPS6148953A (en) | Manufacture of resin-sealed semiconductor device | |
| JPS61168289A (en) | Printed circuit board with electrical components mounted on it and its manufacturing method | |
| JPH0714956A (en) | Soldering method for electronic parts | |
| JPH04357899A (en) | Manufacture of circuit substrate with auxiliary solder layer | |
| JPH04314360A (en) | Method for preventing solder bridge between terminals | |
| JPH05251607A (en) | Jig for plating outer lead of semiconductor device and plating method using said jig | |
| JPS61237495A (en) | Solding for hybrid integrated circuit | |
| JPS62142336A (en) | Leadless glass sealed diode | |
| JPH06177514A (en) | Method for manufacturing printed wiring board | |
| JP2001144402A (en) | Soldering method for surface mounting printed board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |