JPH0982837A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH0982837A JPH0982837A JP7241475A JP24147595A JPH0982837A JP H0982837 A JPH0982837 A JP H0982837A JP 7241475 A JP7241475 A JP 7241475A JP 24147595 A JP24147595 A JP 24147595A JP H0982837 A JPH0982837 A JP H0982837A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- wiring pattern
- substrate
- circuit board
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 配線パターンのボンディング部の接続性を向
上させ、信頼性の高い半導体パッケージが確実に得られ
るようにする。 【解決手段】 キャビティ26を形成する孔と前記孔の
周縁部にボンディング部を有する配線パターン16とが
設けられた複数の回路基板10aを接着シート14を用
いて積層するとともに、これらの回路基板の最外層にキ
ャビティを密閉する基板10bを接着シートにより積層
することにより積層体を形成し、該積層体に前記配線パ
ターンと外部接続端子とを接続するための貫通孔を設
け、該貫通孔にめっきを施した後、前記キャビティ26
の上面を密閉している基板10bにキャビティを形成す
るための開口を形成する半導体パッケージの製造方法に
おいて、前記各回路基板10aに設けられた前記配線パ
ターン16のボンディング部に保護被膜30aを被覆し
た後、前記回路基板10aを積層し、前記キャビティ2
6を開口した後、前記保護被膜30aを除去することを
特徴とする。
上させ、信頼性の高い半導体パッケージが確実に得られ
るようにする。 【解決手段】 キャビティ26を形成する孔と前記孔の
周縁部にボンディング部を有する配線パターン16とが
設けられた複数の回路基板10aを接着シート14を用
いて積層するとともに、これらの回路基板の最外層にキ
ャビティを密閉する基板10bを接着シートにより積層
することにより積層体を形成し、該積層体に前記配線パ
ターンと外部接続端子とを接続するための貫通孔を設
け、該貫通孔にめっきを施した後、前記キャビティ26
の上面を密閉している基板10bにキャビティを形成す
るための開口を形成する半導体パッケージの製造方法に
おいて、前記各回路基板10aに設けられた前記配線パ
ターン16のボンディング部に保護被膜30aを被覆し
た後、前記回路基板10aを積層し、前記キャビティ2
6を開口した後、前記保護被膜30aを除去することを
特徴とする。
Description
【0001】
【発明の属する技術分野】本発明は半導体パッケージの
製造方法に関し、とくに樹脂基板を複数枚積層して成る
半導体パッケージの製造方法に関する。
製造方法に関し、とくに樹脂基板を複数枚積層して成る
半導体パッケージの製造方法に関する。
【0002】
【従来の技術】PPGA(Plastic Pin Grid Array) あ
るいはPBGA(Plastic Ball GridArray)等の半導体
パッケージは、ガラスエポキシ、ガラスポリイミド、B
Tレジン等の電気的絶縁性を有する基板表面に銅箔等の
導体層を被着形成した樹脂基板を積層して形成される。
図9は多層の半導体パッケージを製造する従来方法を示
す(特公平2−5014号)。この製造方法は半導体素
子を収容するキャビティを形成するための基板と、積層
体を形成した時点においてはキャビティを密閉するため
の基板とを用いることを特徴とする。
るいはPBGA(Plastic Ball GridArray)等の半導体
パッケージは、ガラスエポキシ、ガラスポリイミド、B
Tレジン等の電気的絶縁性を有する基板表面に銅箔等の
導体層を被着形成した樹脂基板を積層して形成される。
図9は多層の半導体パッケージを製造する従来方法を示
す(特公平2−5014号)。この製造方法は半導体素
子を収容するキャビティを形成するための基板と、積層
体を形成した時点においてはキャビティを密閉するため
の基板とを用いることを特徴とする。
【0003】キャビティを形成するための基板とキャビ
ティを密閉するための基板はともに上記の導体層を被着
形成した樹脂基板によって形成される。図9(a) で10
aは積層体の内部に組み入れられキャビティを形成する
ための回路基板であり、10bはキャビティを密閉する
ための基板である。回路基板10aはキャビティを形成
するための孔12が設けられるとともに、上記の導体層
を被着形成した樹脂基板の導体層部分をエッチングして
所定の配線パターンが形成される。基板10bは孔12
が設けられず、導体層もエッチング等の処理が施されて
いない樹脂基板である。
ティを密閉するための基板はともに上記の導体層を被着
形成した樹脂基板によって形成される。図9(a) で10
aは積層体の内部に組み入れられキャビティを形成する
ための回路基板であり、10bはキャビティを密閉する
ための基板である。回路基板10aはキャビティを形成
するための孔12が設けられるとともに、上記の導体層
を被着形成した樹脂基板の導体層部分をエッチングして
所定の配線パターンが形成される。基板10bは孔12
が設けられず、導体層もエッチング等の処理が施されて
いない樹脂基板である。
【0004】14は複数枚の回路基板10aおよび基板
10bを互いに貼り合わせて基板の積層体を形成するた
めの接着シートである。接着シートとしてはたとえば接
着剤を含浸させたガラス繊維によりフィルム状に形成し
たフィルム材(プリプレグ)が用いられる。この接着シ
ート14を各回路基板10aの間および回路基板10a
と基板10bとの間に挟み、真空中で加圧加熱して一体
化した積層体が得られる(図9(b) )。接着シート14
には各回路基板10aに設けた孔12の孔サイズに合わ
せてあらかじめ開口孔が設けられている。
10bを互いに貼り合わせて基板の積層体を形成するた
めの接着シートである。接着シートとしてはたとえば接
着剤を含浸させたガラス繊維によりフィルム状に形成し
たフィルム材(プリプレグ)が用いられる。この接着シ
ート14を各回路基板10aの間および回路基板10a
と基板10bとの間に挟み、真空中で加圧加熱して一体
化した積層体が得られる(図9(b) )。接着シート14
には各回路基板10aに設けた孔12の孔サイズに合わ
せてあらかじめ開口孔が設けられている。
【0005】回路基板10aとなる両面銅張り樹脂基板
などに配線パターンを形成する方法は、導体層の表面に
レジストパターンを形成し、導体層をエッチングする通
常の方法が適用できる。接着シート14を用いて回路基
板の積層体を形成した後、積層体に各層間の配線パター
ンを接続するための貫通孔20をドリル加工等により形
成し、無電解めっきにより貫通孔20の内面に導通用の
めっき層(例えば銅めっき層)22を設け、めっき層2
2と基板10bの外面の導体層に電解めっき(例えば銅
めっき)を施した後、積層体の外面の導体層をエッチン
グして外部接続端子を接合するランド24等の配線パタ
ーンを形成する。
などに配線パターンを形成する方法は、導体層の表面に
レジストパターンを形成し、導体層をエッチングする通
常の方法が適用できる。接着シート14を用いて回路基
板の積層体を形成した後、積層体に各層間の配線パター
ンを接続するための貫通孔20をドリル加工等により形
成し、無電解めっきにより貫通孔20の内面に導通用の
めっき層(例えば銅めっき層)22を設け、めっき層2
2と基板10bの外面の導体層に電解めっき(例えば銅
めっき)を施した後、積層体の外面の導体層をエッチン
グして外部接続端子を接合するランド24等の配線パタ
ーンを形成する。
【0006】次に、キャビティを開口する面側の基板1
0bに孔加工を施し、キャビティ26を開口させた後、
内部の回路基板10aに形成された配線パターン16の
露出部分にニッケルめっき、金めっき等のめっきを施
す。最後に、ランド24にはんだボール等の外部接続端
子28を接合して製品とする(図9(d) )。また、貫通
孔内に直接リードピンを挿入して外部接続端子とするこ
ともできる。
0bに孔加工を施し、キャビティ26を開口させた後、
内部の回路基板10aに形成された配線パターン16の
露出部分にニッケルめっき、金めっき等のめっきを施
す。最後に、ランド24にはんだボール等の外部接続端
子28を接合して製品とする(図9(d) )。また、貫通
孔内に直接リードピンを挿入して外部接続端子とするこ
ともできる。
【0007】
【発明が解決しようとする課題】上記の半導体パッケー
ジの製造方法はキャビティを形成する孔12を設けた回
路基板10aを孔12を設けていない基板10bによっ
て挟むようにして積層体を形成し、この積層体に対して
貫通孔20を設けたり無電解めっきを施したりすること
で、これらの無電解めっき等の処理から内層の回路基板
10aを隔離することができ、回路基板10aに設けた
配線パターン16がこれらの処理の際にめっき液等で侵
されるといった問題を解消することができるという利点
がある。
ジの製造方法はキャビティを形成する孔12を設けた回
路基板10aを孔12を設けていない基板10bによっ
て挟むようにして積層体を形成し、この積層体に対して
貫通孔20を設けたり無電解めっきを施したりすること
で、これらの無電解めっき等の処理から内層の回路基板
10aを隔離することができ、回路基板10aに設けた
配線パターン16がこれらの処理の際にめっき液等で侵
されるといった問題を解消することができるという利点
がある。
【0008】ところが、上述した従来の製造方法では回
路基板10aおよび基板10bを貼り合わせるため接着
シート14を使用していることから、これらの基板を積
層して一体化する際に接着シート14から接着剤が流れ
出して配線パターン16に付着してしまったり、接着シ
ート14がガラス繊維を接着剤で固めたものであること
からガラス繊維の小片がシートから剥離してキャビティ
内で露出する配線パターン16のボンディング部に付着
するといったことが生じる。
路基板10aおよび基板10bを貼り合わせるため接着
シート14を使用していることから、これらの基板を積
層して一体化する際に接着シート14から接着剤が流れ
出して配線パターン16に付着してしまったり、接着シ
ート14がガラス繊維を接着剤で固めたものであること
からガラス繊維の小片がシートから剥離してキャビティ
内で露出する配線パターン16のボンディング部に付着
するといったことが生じる。
【0009】接着シート14は加圧および加熱して基板
を貼り合わせる際になるべく接着剤が流れ出ないものを
選んで使用するのであるが、接着剤が配線パターン16
に付着してしまうと、配線パターン16として所定のボ
ンディング面積が確保できなくなるといった問題が生
じ、不良品の発生原因となる。これを防止する方法とし
て、従来は基板10bを孔あけしてキャビティ26を開
口させた後、アルミナ粉末を吹きつけるジェットスクラ
ブ処理等で不要な接着剤を除去することが行われてい
る。
を貼り合わせる際になるべく接着剤が流れ出ないものを
選んで使用するのであるが、接着剤が配線パターン16
に付着してしまうと、配線パターン16として所定のボ
ンディング面積が確保できなくなるといった問題が生
じ、不良品の発生原因となる。これを防止する方法とし
て、従来は基板10bを孔あけしてキャビティ26を開
口させた後、アルミナ粉末を吹きつけるジェットスクラ
ブ処理等で不要な接着剤を除去することが行われてい
る。
【0010】しかしながら、このような処理を行っても
配線パターン16に付着した接着剤をとり除くことは困
難で、ボンディング部での電気的接続の信頼性が十分で
なかったり、またジェットスクラブ処理等を施すことに
よって配線パターン16が削られて細くなり、所要のボ
ンディング面積が得られなくなるという問題があった。
配線パターン16に付着した接着剤をとり除くことは困
難で、ボンディング部での電気的接続の信頼性が十分で
なかったり、またジェットスクラブ処理等を施すことに
よって配線パターン16が削られて細くなり、所要のボ
ンディング面積が得られなくなるという問題があった。
【0011】本発明はこれらの問題点を解消すべくなさ
れたものであり、その目的とするところは、接着シート
を用いて樹脂基板を積層して多層の半導体パッケージを
作成する際に、配線パターンのボンディング部に不要な
接着剤が付着するといったことを防止し、配線パターン
として所要のボンディング面積を確保して信頼性の高い
半導体パッケージを確実に得ることができる半導体パッ
ケージの製造方法を提供しようとするものである。
れたものであり、その目的とするところは、接着シート
を用いて樹脂基板を積層して多層の半導体パッケージを
作成する際に、配線パターンのボンディング部に不要な
接着剤が付着するといったことを防止し、配線パターン
として所要のボンディング面積を確保して信頼性の高い
半導体パッケージを確実に得ることができる半導体パッ
ケージの製造方法を提供しようとするものである。
【0012】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、キャビティを形
成する孔と前記孔の周縁部にボンディング部を有する配
線パターンとが設けられた複数の回路基板を各回路基板
間に接着シートを介在させて積層するとともに、これら
の回路基板の最外層に前記複数層の回路基板によって形
成されたキャビティを密閉する基板を接着シートを介し
て積層することにより積層体を形成し、該積層体に前記
配線パターンと外部接続端子とを接続するための貫通孔
を設け、該貫通孔にめっきを施した後、前記キャビティ
の上面を密閉している基板にキャビティを形成するため
の開口を形成する半導体パッケージの製造方法におい
て、前記各回路基板に設けられた前記配線パターンのボ
ンディング部に保護被膜を被覆した後、前記回路基板を
積層し、前記キャビティを開口した後、前記保護被膜を
除去することを特徴とする。また、前記キャビティの上
面及び下面を密閉している基板にキャビティを形成する
ための開口を形成することを特徴とする。また、前記配
線パターンのボンディング部に保護被膜を被覆し、回路
基板の表面にレジストを塗布して回路基板の表面を平坦
面に形成した後、接着シートを用いて回路基板を積層す
ることを特徴とする。また、前記保護被覆は感光性レジ
ストであることを特徴とする。
するため次の構成を備える。すなわち、キャビティを形
成する孔と前記孔の周縁部にボンディング部を有する配
線パターンとが設けられた複数の回路基板を各回路基板
間に接着シートを介在させて積層するとともに、これら
の回路基板の最外層に前記複数層の回路基板によって形
成されたキャビティを密閉する基板を接着シートを介し
て積層することにより積層体を形成し、該積層体に前記
配線パターンと外部接続端子とを接続するための貫通孔
を設け、該貫通孔にめっきを施した後、前記キャビティ
の上面を密閉している基板にキャビティを形成するため
の開口を形成する半導体パッケージの製造方法におい
て、前記各回路基板に設けられた前記配線パターンのボ
ンディング部に保護被膜を被覆した後、前記回路基板を
積層し、前記キャビティを開口した後、前記保護被膜を
除去することを特徴とする。また、前記キャビティの上
面及び下面を密閉している基板にキャビティを形成する
ための開口を形成することを特徴とする。また、前記配
線パターンのボンディング部に保護被膜を被覆し、回路
基板の表面にレジストを塗布して回路基板の表面を平坦
面に形成した後、接着シートを用いて回路基板を積層す
ることを特徴とする。また、前記保護被覆は感光性レジ
ストであることを特徴とする。
【0013】
【発明の実施の形態】以下、本発明の好適な実施の形態
につき添付図面に基づいて説明する。図1は導体層とし
て銅箔を両面に被着形成した樹脂基板から多層形成して
半導体パッケージを形成する際に使用する回路基板を作
製する方法を示す。図1(a) は銅箔11を両面に被着形
成した樹脂基板10の断面図を示す。12はキャビティ
を形成するため樹脂基板10に設けた孔である。樹脂基
板10はガラスエポキシ、ガラスポリイミド、BTレジ
ンといった電気的絶縁性を有する樹脂材を基材としてい
る。
につき添付図面に基づいて説明する。図1は導体層とし
て銅箔を両面に被着形成した樹脂基板から多層形成して
半導体パッケージを形成する際に使用する回路基板を作
製する方法を示す。図1(a) は銅箔11を両面に被着形
成した樹脂基板10の断面図を示す。12はキャビティ
を形成するため樹脂基板10に設けた孔である。樹脂基
板10はガラスエポキシ、ガラスポリイミド、BTレジ
ンといった電気的絶縁性を有する樹脂材を基材としてい
る。
【0014】図1(b) はこの樹脂基板10に対しエッチ
ング処理を施して、両面に配線パターン16を形成した
回路基板10aを形成した状態を示す。配線パターン1
6は銅箔11の表面にレジストを塗布し、形成すべきパ
ターンにしたがって露光してレジストパターンを形成
し、レジストが被覆された部位以外の銅箔11をエッチ
ングして除去することによって形成される。
ング処理を施して、両面に配線パターン16を形成した
回路基板10aを形成した状態を示す。配線パターン1
6は銅箔11の表面にレジストを塗布し、形成すべきパ
ターンにしたがって露光してレジストパターンを形成
し、レジストが被覆された部位以外の銅箔11をエッチ
ングして除去することによって形成される。
【0015】ワイヤボンディングにより半導体素子と接
続する配線パターン16のボンディング部はこの孔12
の周縁部近傍に形成される。回路基板10aに設ける孔
12は回路基板10aを積層して積層体を形成した際
に、各段の回路基板10aのボンディング部の領域が確
保されるように回路基板10aごとあらかじめ孔のサイ
ズを設定する。孔のサイズは回路基板10aを積層しキ
ャビティ26を形成した際にキャビティの26の上方に
位置するに従い大きくなる。
続する配線パターン16のボンディング部はこの孔12
の周縁部近傍に形成される。回路基板10aに設ける孔
12は回路基板10aを積層して積層体を形成した際
に、各段の回路基板10aのボンディング部の領域が確
保されるように回路基板10aごとあらかじめ孔のサイ
ズを設定する。孔のサイズは回路基板10aを積層しキ
ャビティ26を形成した際にキャビティの26の上方に
位置するに従い大きくなる。
【0016】銅箔11をエッチングして配線パターン1
6を形成した後、配線パターン16のボンディング部を
保護する保護被膜を形成する。この実施形態では回路基
板10aの上面に感光性レジスト30を塗布し(図1
(c) )、感光性レジスト30を露光して配線パターン1
6のボンディング部以外の感光性レジスト30を溶解除
去することにより保護被膜30aを形成する。図1(d)
は配線パターン16のボンディング部に保護被膜30a
が形成された状態を示す。
6を形成した後、配線パターン16のボンディング部を
保護する保護被膜を形成する。この実施形態では回路基
板10aの上面に感光性レジスト30を塗布し(図1
(c) )、感光性レジスト30を露光して配線パターン1
6のボンディング部以外の感光性レジスト30を溶解除
去することにより保護被膜30aを形成する。図1(d)
は配線パターン16のボンディング部に保護被膜30a
が形成された状態を示す。
【0017】回路基板10aは接着シート14(プリプ
レグ)により下段の回路基板10aに接着されるから、
回路基板10aの下面にはとくに保護被膜30aを設け
る必要はない。なお、配線パターン16を形成する場
合、回路基板10aの孔12の内壁面に導体部を設けて
回路基板10aの上面と下面の配線パターン16を電気
的に導通させるようにする場合がある。この場合には、
孔12の内壁面に設けた導体部についても保護被膜30
aで被覆する必要がある。
レグ)により下段の回路基板10aに接着されるから、
回路基板10aの下面にはとくに保護被膜30aを設け
る必要はない。なお、配線パターン16を形成する場
合、回路基板10aの孔12の内壁面に導体部を設けて
回路基板10aの上面と下面の配線パターン16を電気
的に導通させるようにする場合がある。この場合には、
孔12の内壁面に設けた導体部についても保護被膜30
aで被覆する必要がある。
【0018】保護被膜30aは配線パターン16のボン
ディング部を保護するとともに、最終的には除去して本
来の配線パターン16の表面を露出させるためのもので
ある。したがって、ここで使用している感光性レジスト
30はアルカリ溶剤等によって後工程で簡単に除去でき
るものを使用するのがよい。なお、保護被膜30aを形
成する材料としては、ボンディング部が保護できてかつ
後工程で溶剤等で容易に除去できる材料であればとくに
限定されるものではない。
ディング部を保護するとともに、最終的には除去して本
来の配線パターン16の表面を露出させるためのもので
ある。したがって、ここで使用している感光性レジスト
30はアルカリ溶剤等によって後工程で簡単に除去でき
るものを使用するのがよい。なお、保護被膜30aを形
成する材料としては、ボンディング部が保護できてかつ
後工程で溶剤等で容易に除去できる材料であればとくに
限定されるものではない。
【0019】配線パターン16のボンディング部を保護
被膜30aで被覆した後、回路基板10aの両面にレジ
スト18を塗布し、回路基板10aの表面を平坦面にす
る(図1(e) )。レジスト18は配線パターン16を形
成したことによって回路基板10aの両面に生じた凹凸
をならすように所定の厚さで塗布する。レジスト18は
印刷法等で塗布するが、配線パターン16のボンディン
グ部は保護被膜30aで被覆してあるから、レジスト1
8を塗布する際にボンディング部にレジストが付着した
りすることが防止できて好適である。レジスト18には
ソルダーレジストなどが好適に用いられる。
被膜30aで被覆した後、回路基板10aの両面にレジ
スト18を塗布し、回路基板10aの表面を平坦面にす
る(図1(e) )。レジスト18は配線パターン16を形
成したことによって回路基板10aの両面に生じた凹凸
をならすように所定の厚さで塗布する。レジスト18は
印刷法等で塗布するが、配線パターン16のボンディン
グ部は保護被膜30aで被覆してあるから、レジスト1
8を塗布する際にボンディング部にレジストが付着した
りすることが防止できて好適である。レジスト18には
ソルダーレジストなどが好適に用いられる。
【0020】本実施形態で回路基板10aの表面にレジ
スト18を塗布するのは、回路基板10aの表面を平坦
面にすることで接着シート14による基板の接着が確実
になされるようにするためである。なお、接着シート1
4の材質によってはレジスト18を塗布せずに基板を接
着することが可能である。したがって、回路基板10a
にレジスト18を塗布する工程は必須の工程ではない。
スト18を塗布するのは、回路基板10aの表面を平坦
面にすることで接着シート14による基板の接着が確実
になされるようにするためである。なお、接着シート1
4の材質によってはレジスト18を塗布せずに基板を接
着することが可能である。したがって、回路基板10a
にレジスト18を塗布する工程は必須の工程ではない。
【0021】次に、上記のようにして作製した回路基板
10aを基板の各層間に接着シート14を挟んで複数枚
貼り合わせて積層体を形成する。図2は回路基板10a
を2枚貼り合わせた状態を拡大して示す。図9に示す従
来例と同様に、基板の積層体を形成する場合は、積層体
の最外部の基板については孔12を有しない基板10b
を使用し、基板10bで回路基板10aを挟むようにし
て積層することによってキャビティ26が密閉されるよ
うにする。
10aを基板の各層間に接着シート14を挟んで複数枚
貼り合わせて積層体を形成する。図2は回路基板10a
を2枚貼り合わせた状態を拡大して示す。図9に示す従
来例と同様に、基板の積層体を形成する場合は、積層体
の最外部の基板については孔12を有しない基板10b
を使用し、基板10bで回路基板10aを挟むようにし
て積層することによってキャビティ26が密閉されるよ
うにする。
【0022】本実施形態では接着シート14としていわ
ゆるプリプレグと呼ばれるシート材を使用した。プリプ
レグはガラス繊維を接着剤でシート状に固めたもので、
プリプレグを回路基板10aの間および、回路基板10
aと基板10bとの間に挟み、真空中で加圧しつつ一定
時間加熱することによって完全に接着剤が硬化し一体化
された積層体を得ることができる。
ゆるプリプレグと呼ばれるシート材を使用した。プリプ
レグはガラス繊維を接着剤でシート状に固めたもので、
プリプレグを回路基板10aの間および、回路基板10
aと基板10bとの間に挟み、真空中で加圧しつつ一定
時間加熱することによって完全に接着剤が硬化し一体化
された積層体を得ることができる。
【0023】配線パターン16のボンディング部を被覆
する保護被膜30aはこの積層体を貼り合わせて一体形
成する工程において、接着シート14から流れ出す接着
剤の流れ止めとして作用し、ボンディング部に接着剤が
付着することを防止する作用を奏する。また、接着シー
ト14と回路基板10aを位置合わせして重ね合わせる
といった工程中に接着シート14から微小な破片(ガラ
ス繊維片など)が配線パターン16上に落ちるといった
場合があるが、このような場合でもボンディング部が保
護被膜30aで被覆されているからボンディング部が汚
れることを防止することができる。
する保護被膜30aはこの積層体を貼り合わせて一体形
成する工程において、接着シート14から流れ出す接着
剤の流れ止めとして作用し、ボンディング部に接着剤が
付着することを防止する作用を奏する。また、接着シー
ト14と回路基板10aを位置合わせして重ね合わせる
といった工程中に接着シート14から微小な破片(ガラ
ス繊維片など)が配線パターン16上に落ちるといった
場合があるが、このような場合でもボンディング部が保
護被膜30aで被覆されているからボンディング部が汚
れることを防止することができる。
【0024】図3〜図5は半導体パッケージに配線パタ
ーン16と外部接続端子とを接続する接続部を形成する
工程を示す。図3は接続部の形成位置に貫通孔20を形
成した状態を示す。貫通孔20は積層体にドリル加工を
施して穿設することができる。なお、回路基板10の配
線パターン16はこのスルーホールと導通をとるか否
か、あらかじめ設定されてパターンが形成されている。
ーン16と外部接続端子とを接続する接続部を形成する
工程を示す。図3は接続部の形成位置に貫通孔20を形
成した状態を示す。貫通孔20は積層体にドリル加工を
施して穿設することができる。なお、回路基板10の配
線パターン16はこのスルーホールと導通をとるか否
か、あらかじめ設定されてパターンが形成されている。
【0025】次に、無電解銅めっきを施し、貫通孔20
の内壁面に無電解銅めっき被膜32を形成し、さらに電
解銅めっきを施して、前記無電解銅めっき被膜32およ
び基板10bの外面の銅箔11上に電解銅めっき被膜3
4を形成する。図4は無電解銅めっきおよび電解銅めっ
きを施した後の状態を示す。
の内壁面に無電解銅めっき被膜32を形成し、さらに電
解銅めっきを施して、前記無電解銅めっき被膜32およ
び基板10bの外面の銅箔11上に電解銅めっき被膜3
4を形成する。図4は無電解銅めっきおよび電解銅めっ
きを施した後の状態を示す。
【0026】この状態から、次に、基板10bの外面の
導体層である電解銅めっき被膜34と銅箔11とをエッ
チングして配線パターンを形成する(図5)。基板10
bの外面に形成する配線パターンとしては外部接続端子
を接続するためのランド36a、あるいはコンデンサや
抵抗体などの回路部品を接続するための導体部36b、
あるいはヒ−トシンク材を取り付けるための導体部36
c等がある。
導体層である電解銅めっき被膜34と銅箔11とをエッ
チングして配線パターンを形成する(図5)。基板10
bの外面に形成する配線パターンとしては外部接続端子
を接続するためのランド36a、あるいはコンデンサや
抵抗体などの回路部品を接続するための導体部36b、
あるいはヒ−トシンク材を取り付けるための導体部36
c等がある。
【0027】以上の如く、積層体に貫通孔20を形成す
る工程、無電解銅めっきおよび電解銅めっきを施す工
程、電解銅めっき被膜34と銅箔11をエッチングして
配線パターンを形成する工程では、積層体の内部の回路
基板10aは完全に外部から遮断されている。したがっ
て、回路基板10aの配線パターン16はめっき液やエ
ッチング液で侵されるといった心配がまったくない。
る工程、無電解銅めっきおよび電解銅めっきを施す工
程、電解銅めっき被膜34と銅箔11をエッチングして
配線パターンを形成する工程では、積層体の内部の回路
基板10aは完全に外部から遮断されている。したがっ
て、回路基板10aの配線パターン16はめっき液やエ
ッチング液で侵されるといった心配がまったくない。
【0028】積層体の外面にランド36a等の配線パタ
ーンを形成した後、キャビティ26を密閉していた基板
10b、10bをルーター等を用いて孔あけし、キャビ
ティ26を開口させる。図6は両外層の基板10b、1
0bを孔あけしてキャビティ26を開口させた状態であ
る。
ーンを形成した後、キャビティ26を密閉していた基板
10b、10bをルーター等を用いて孔あけし、キャビ
ティ26を開口させる。図6は両外層の基板10b、1
0bを孔あけしてキャビティ26を開口させた状態であ
る。
【0029】基板10b、10bを孔あけした状態で、
回路基板10aの配線パターン16のボンディング部に
は保護被膜30aが形成されているから、アルカリ溶剤
等の溶剤を用いて保護被膜30aを除去し、ここではじ
めて配線パターン16を露出させる。保護被膜30aは
溶剤で簡単に溶解除去することができ、回路基板10a
の配線パターン16や他の導体部等に悪影響を与えずに
取り除くことができる。こうして、配線パターン16は
細幅化してしまって所要のボンディング面積が得られな
かったり、異物が付着したりすることなく露出させるこ
とができる。
回路基板10aの配線パターン16のボンディング部に
は保護被膜30aが形成されているから、アルカリ溶剤
等の溶剤を用いて保護被膜30aを除去し、ここではじ
めて配線パターン16を露出させる。保護被膜30aは
溶剤で簡単に溶解除去することができ、回路基板10a
の配線パターン16や他の導体部等に悪影響を与えずに
取り除くことができる。こうして、配線パターン16は
細幅化してしまって所要のボンディング面積が得られな
かったり、異物が付着したりすることなく露出させるこ
とができる。
【0030】パッケージの外面にソルダーレジスト等の
保護膜38を設けた後、ボンディング部と半導体素子と
の電気的接続を確実にするため、ボンディング部に下地
ニッケルめっきと金めっき37を施す。なお、この下地
ニッケルめっきと金めっき37は配線パターン16と導
通するランド部36aその他の配線パターン部分にも形
成される。図7は、上記工程後、外部接続端子40、ヒ
ートシンク42、回路部品44を取り付けた状態を示
す。こうして、回路基板10aを多層形成した半導体パ
ッケージが得られる。なお、キャビティ26の底面とな
る基板10bには孔あけ加工を施さず基板10bの外表
面にヒートシンク(放熱体)を接合してもよい。また、
本実施形態はキャビティダウン型の製品であるが、キャ
ビティ26の底面側に外部接続端子を接合するキャビテ
ィアップ型の形態とすることも可能である。
保護膜38を設けた後、ボンディング部と半導体素子と
の電気的接続を確実にするため、ボンディング部に下地
ニッケルめっきと金めっき37を施す。なお、この下地
ニッケルめっきと金めっき37は配線パターン16と導
通するランド部36aその他の配線パターン部分にも形
成される。図7は、上記工程後、外部接続端子40、ヒ
ートシンク42、回路部品44を取り付けた状態を示
す。こうして、回路基板10aを多層形成した半導体パ
ッケージが得られる。なお、キャビティ26の底面とな
る基板10bには孔あけ加工を施さず基板10bの外表
面にヒートシンク(放熱体)を接合してもよい。また、
本実施形態はキャビティダウン型の製品であるが、キャ
ビティ26の底面側に外部接続端子を接合するキャビテ
ィアップ型の形態とすることも可能である。
【0031】上記実施形態では樹脂基板10として基材
の両面に銅箔11を被着したものを使用したが、片面に
のみ銅箔11を被着した樹脂基板を使用してもまったく
同様な工程によって半導体パッケージを形成することが
できる。この片面に銅箔11を設けた樹脂基板を使用す
る場合は、一方の面の銅箔11をエッチングして配線パ
ターン16を形成し、配線パターン16のボンディング
部を保護被膜30aで被覆した後に、同様に接着シート
14を用いて積層体を形成すればよい。
の両面に銅箔11を被着したものを使用したが、片面に
のみ銅箔11を被着した樹脂基板を使用してもまったく
同様な工程によって半導体パッケージを形成することが
できる。この片面に銅箔11を設けた樹脂基板を使用す
る場合は、一方の面の銅箔11をエッチングして配線パ
ターン16を形成し、配線パターン16のボンディング
部を保護被膜30aで被覆した後に、同様に接着シート
14を用いて積層体を形成すればよい。
【0032】また、上記実施形態ではキャビティ26を
密閉する基板10bとして回路基板10a表面に樹脂基
板を積層して設けたが、樹脂基板を積層するかわりにキ
ャビティ26の外面の開口部周縁に樹脂基板や絶縁フィ
ルムなどを接合してキャビティ26を密閉し、キャビテ
ィ26を開口する際には、それら樹脂基板やフィルムを
剥離するなどしてキャビティ26を開口させてもよい。
キャビティ26を密閉する基板としては、このようにキ
ャビティ26を密閉する樹脂基板や絶縁フィルムを概念
として含むものである。また、キャビティを形成するた
めの開口を形成するという概念には、このようにキャビ
ティ26の開口部周縁に接合してキャビティ26を密閉
した樹脂基板やフィルムを剥離するといった方法も含む
ものとする。
密閉する基板10bとして回路基板10a表面に樹脂基
板を積層して設けたが、樹脂基板を積層するかわりにキ
ャビティ26の外面の開口部周縁に樹脂基板や絶縁フィ
ルムなどを接合してキャビティ26を密閉し、キャビテ
ィ26を開口する際には、それら樹脂基板やフィルムを
剥離するなどしてキャビティ26を開口させてもよい。
キャビティ26を密閉する基板としては、このようにキ
ャビティ26を密閉する樹脂基板や絶縁フィルムを概念
として含むものである。また、キャビティを形成するた
めの開口を形成するという概念には、このようにキャビ
ティ26の開口部周縁に接合してキャビティ26を密閉
した樹脂基板やフィルムを剥離するといった方法も含む
ものとする。
【0033】上記実施形態では外部接続端子40として
はんだボールを使用したが、外部接続端子40としてリ
ードピンを使用することもできる。図8にリードピンを
使用した例を示す。リードピンを挿入する貫通孔は回路
基板を貫通してもよいし、回路基板の中途まで開口する
形状でもよい。
はんだボールを使用したが、外部接続端子40としてリ
ードピンを使用することもできる。図8にリードピンを
使用した例を示す。リードピンを挿入する貫通孔は回路
基板を貫通してもよいし、回路基板の中途まで開口する
形状でもよい。
【0034】上記説明では、説明上、一つのパッケージ
部分の構成を取り上げて説明したが、樹脂基板を用いて
実際に半導体パッケージを製造する場合は、一度に複数
個の半導体パッケージが製造できるように大判の樹脂基
板を使用して多数個取りの形式で製造する。したがっ
て、配線パターンのパターニング等は大判の基板に対し
て行い、レジストの塗布、接着シートを用いた基板の貼
り合わせも大判の基板で作業することになる。
部分の構成を取り上げて説明したが、樹脂基板を用いて
実際に半導体パッケージを製造する場合は、一度に複数
個の半導体パッケージが製造できるように大判の樹脂基
板を使用して多数個取りの形式で製造する。したがっ
て、配線パターンのパターニング等は大判の基板に対し
て行い、レジストの塗布、接着シートを用いた基板の貼
り合わせも大判の基板で作業することになる。
【0035】
【発明の効果】本発明に係る半導体パッケージの製造方
法によれば、上述したように、配線パターンのボンディ
ング部をあらかじめ保護被膜30aで被覆することによ
って、基板に平坦化印刷を施したり基板を接着シートで
接着したりする際に、配線パターンに異物が付着すると
いったことが防止でき、後工程で保護被膜30aを溶解
除去することにより所要のボンディング面積を確保する
ことができ、確実な電気的接続を可能にして信頼性の高
い半導体パッケージを得ることができる等の著効を奏す
る。
法によれば、上述したように、配線パターンのボンディ
ング部をあらかじめ保護被膜30aで被覆することによ
って、基板に平坦化印刷を施したり基板を接着シートで
接着したりする際に、配線パターンに異物が付着すると
いったことが防止でき、後工程で保護被膜30aを溶解
除去することにより所要のボンディング面積を確保する
ことができ、確実な電気的接続を可能にして信頼性の高
い半導体パッケージを得ることができる等の著効を奏す
る。
【図1】半導体パッケージの製造に用いる回路基板の製
法を示す説明図である。
法を示す説明図である。
【図2】基板を積層した積層体の断面図である。
【図3】基板の積層体に貫通孔を設けた状態の断面図で
ある。
ある。
【図4】貫通孔にめっきを施した状態の断面図である。
【図5】基板の電解銅めっき被膜および銅箔をパターン
形成した断面図である。
形成した断面図である。
【図6】基板を孔あけ加工してキャビティを開口させた
状態の断面図である。
状態の断面図である。
【図7】半導体パッケージの断面図である。
【図8】外部接続端子としてリードピンを用いた半導体
パッケージの断面図である。
パッケージの断面図である。
【図9】多層半導体パッケージの従来の製法を示す説明
図である。
図である。
10a 回路基板 10b 基板 11 銅箔 12 孔 14 接着シート 16 配線パターン 18 レジスト 20 貫通孔 26 キャビティ 30 感光性レジスト 30a 保護被膜 32 無電解銅めっき被膜 34 電解銅めっき被膜 37 金めっき 38 保護膜 40 外部接続端子 42 ヒートシンク
Claims (4)
- 【請求項1】 キャビティを形成する孔と前記孔の周縁
部にボンディング部を有する配線パターンとが設けられ
た複数の回路基板を各回路基板間に接着シートを介在さ
せて積層するとともに、これらの回路基板の最外層に前
記複数層の回路基板によって形成されたキャビティを密
閉する基板を接着シートを介して積層することにより積
層体を形成し、 該積層体に前記配線パターンと外部接続端子とを接続す
るための貫通孔を設け、該貫通孔にめっきを施した後、 前記キャビティの上面を密閉している基板にキャビティ
を形成するための開口を形成する半導体パッケージの製
造方法において、 前記各回路基板に設けられた前記配線パターンのボンデ
ィング部に保護被膜を被覆した後、前記回路基板を積層
し、 前記キャビティを開口した後、前記保護被膜を除去する
ことを特徴とする半導体パッケージの製造方法。 - 【請求項2】 キャビティの上面及び下面を密閉してい
る基板にキャビティを形成するための開口を形成するこ
とを特徴とする請求項1記載の半導体パッケージの製造
方法。 - 【請求項3】 配線パターンのボンディング部に保護被
膜を被覆し、回路基板の表面にレジストを塗布して回路
基板の表面を平坦面に形成した後、接着シートを用いて
回路基板を積層することを特徴とする請求項1または2
記載の半導体パッケージの製造方法。 - 【請求項4】 保護被覆は感光性レジストであることを
特徴とする請求項1、2または3記載の半導体パッケー
ジの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7241475A JPH0982837A (ja) | 1995-09-20 | 1995-09-20 | 半導体パッケージの製造方法 |
| US08/713,551 US5804422A (en) | 1995-09-20 | 1996-09-13 | Process for producing a semiconductor package |
| KR1019960040840A KR100230658B1 (ko) | 1995-09-20 | 1996-09-19 | 반도체패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7241475A JPH0982837A (ja) | 1995-09-20 | 1995-09-20 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982837A true JPH0982837A (ja) | 1997-03-28 |
Family
ID=17074873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7241475A Pending JPH0982837A (ja) | 1995-09-20 | 1995-09-20 | 半導体パッケージの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0982837A (ja) |
| KR (1) | KR100230658B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687984B1 (en) | 1999-07-19 | 2004-02-10 | Nippon Mektron, Ltd. | Method for manufacturing flexible multilayer circuit board |
| JP2007266196A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2007266195A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 多層プリント配線板及びその製造方法 |
-
1995
- 1995-09-20 JP JP7241475A patent/JPH0982837A/ja active Pending
-
1996
- 1996-09-19 KR KR1019960040840A patent/KR100230658B1/ko not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687984B1 (en) | 1999-07-19 | 2004-02-10 | Nippon Mektron, Ltd. | Method for manufacturing flexible multilayer circuit board |
| WO2004103045A1 (ja) * | 1999-07-19 | 2004-11-25 | Akihiko Toyoshima | 可撓性多層回路基板の製造法 |
| JP2007266196A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2007266195A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 多層プリント配線板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018447A (ko) | 1997-04-30 |
| KR100230658B1 (ko) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6706564B2 (en) | Method for fabricating semiconductor package and semiconductor package | |
| KR100285116B1 (ko) | 반도체패키지의제조방법 | |
| JP3297879B2 (ja) | 連続して形成した集積回路パッケージ | |
| JP2004111520A (ja) | 配線基板の製造方法 | |
| WO1997022146A1 (en) | Semiconductor package with multilayered circuit and semiconductor device | |
| JPH09266268A (ja) | 半導体装置の製造方法および半導体装置のパッケージ | |
| JP2001251056A (ja) | プリント配線基板の製造方法 | |
| US5566448A (en) | Method of construction for multi-tiered cavities used in laminate carriers | |
| US5804422A (en) | Process for producing a semiconductor package | |
| JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
| JPH0193198A (ja) | 回路基板の製造方法 | |
| KR100230658B1 (ko) | 반도체패키지의 제조방법 | |
| KR100230657B1 (ko) | 반도체패키지의 제조방법 | |
| JP3455686B2 (ja) | 半導体パッケージの製造方法 | |
| JP3624512B2 (ja) | 電子部品搭載用基板の製造方法 | |
| KR100438612B1 (ko) | 유기물질 마스킹을 이용한 다층 인쇄회로기판의제조방법과 그 기판을 이용한 반도체 패키지의 제조방법 | |
| JP3050253B2 (ja) | 多層電子部品搭載用基板の製造方法 | |
| JP3382516B2 (ja) | 半導体パッケージ | |
| JP2002343818A (ja) | Bga型配線基板及びその製造方法並びに半導体装置の製造方法 | |
| KR100694668B1 (ko) | 도금 인입선 없는 패키지 기판 제조방법 | |
| JPH1051149A (ja) | 多層プリント配線板の製造方法 | |
| JP2004319807A (ja) | 半導体装置およびその製造方法 | |
| JPH1013027A (ja) | 多層プリント配線板の製造方法 | |
| JPH07273453A (ja) | 多層プリント配線板の製造方法 | |
| JPH0799389A (ja) | 電子部品搭載用多層基板の製造方法 |