JPH0982850A - 半導体パッケージ装置およびその製造方法 - Google Patents
半導体パッケージ装置およびその製造方法Info
- Publication number
- JPH0982850A JPH0982850A JP7235416A JP23541695A JPH0982850A JP H0982850 A JPH0982850 A JP H0982850A JP 7235416 A JP7235416 A JP 7235416A JP 23541695 A JP23541695 A JP 23541695A JP H0982850 A JPH0982850 A JP H0982850A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- resin sheet
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】本発明は、半導体チップとほぼ同等な大きさを
有するチップサイズパッケージにおいて、構造および製
造工程を大幅に簡素化できるようにすることを最も主要
な特徴とする。 【解決手段】たとえば、半導体チップ１１の表面の各電
極パッド１２に、保護膜１３上の開口１４をそれぞれ介
して突起電極２１を接続する。そして、その突起電極２
１を除く、上記半導体チップ１１の表面に、フィルム状
の樹脂シート３１を接着する。こうして、半導体チップ
１１の表面のみを樹脂シート３１によりパッケージング
し、サーフェイスダウンによるプリント回路基板上への
実装を可能とする構成となっている。
有するチップサイズパッケージにおいて、構造および製
造工程を大幅に簡素化できるようにすることを最も主要
な特徴とする。 【解決手段】たとえば、半導体チップ１１の表面の各電
極パッド１２に、保護膜１３上の開口１４をそれぞれ介
して突起電極２１を接続する。そして、その突起電極２
１を除く、上記半導体チップ１１の表面に、フィルム状
の樹脂シート３１を接着する。こうして、半導体チップ
１１の表面のみを樹脂シート３１によりパッケージング
し、サーフェイスダウンによるプリント回路基板上への
実装を可能とする構成となっている。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえばサーフ
ェイスダウンによりプリント回路基板上に実装される半
導体パッケージ装置およびその製造方法に関するもの
で、特にチップとほぼ同等のサイズを有するチップサイ
ズパッケージ（チップスケールパッケージともいう）に
用いられるものである。
ェイスダウンによりプリント回路基板上に実装される半
導体パッケージ装置およびその製造方法に関するもの
で、特にチップとほぼ同等のサイズを有するチップサイ
ズパッケージ（チップスケールパッケージともいう）に
用いられるものである。
【０００２】
【従来の技術】従来、半導体チップとほぼ同等の大きさ
を持つ半導体パッケージ装置、いわゆるチップサイズパ
ッケージを得る方法として、トランスファーモールド法
（移送成形法）を用いた方法が知られている（たとえ
ば、M.Yasunaga,et.al, “ ChipScale Package (CSP),A
Lightly Dressed LSI Chip ”, Proceedings of 1994
IEEE/CPMT Int'l Electronics Technology Symposium ,
pp.169-176,1994）。
を持つ半導体パッケージ装置、いわゆるチップサイズパ
ッケージを得る方法として、トランスファーモールド法
（移送成形法）を用いた方法が知られている（たとえ
ば、M.Yasunaga,et.al, “ ChipScale Package (CSP),A
Lightly Dressed LSI Chip ”, Proceedings of 1994
IEEE/CPMT Int'l Electronics Technology Symposium ,
pp.169-176,1994）。
【０００３】図７は、上記したトランスファーモールド
法による、チップサイズパッケージの製造工程を概略的
に示すものである。まず、半導体チップ１の表面の、保
護膜２より露出する各パッド３に端子４をそれぞれ形成
する（同図（ａ））。
法による、チップサイズパッケージの製造工程を概略的
に示すものである。まず、半導体チップ１の表面の、保
護膜２より露出する各パッド３に端子４をそれぞれ形成
する（同図（ａ））。
【０００４】この後、上記半導体チップ１の上下を金型
５により挟持し、その金型５のキャビティ内に溶融され
たモールド用の樹脂６を充填する（同図（ｂ））。この
とき、上記端子４の表面が樹脂６の表面に露出するよう
にする。
５により挟持し、その金型５のキャビティ内に溶融され
たモールド用の樹脂６を充填する（同図（ｂ））。この
とき、上記端子４の表面が樹脂６の表面に露出するよう
にする。
【０００５】そして、その樹脂６を硬化させた後、上記
金型５内より取り出し、必要に応じて、上記端子４上に
それぞれ外部接続用の電極７を形成することで、所望の
チップサイズパッケージが得られる（同図（ｃ））。
金型５内より取り出し、必要に応じて、上記端子４上に
それぞれ外部接続用の電極７を形成することで、所望の
チップサイズパッケージが得られる（同図（ｃ））。
【０００６】しかしながら、半導体チップのパッケージ
ングにおいて、本来、パッケージングが必要なのはチッ
プの表面のみである。それにもかかわらず、上記した従
来のチップサイズパッケージの場合、チップの裏面側ま
でもが樹脂によって覆われた構成となっている。このた
め、余分なコストがかかり、チップサイズパッケージの
価格の高騰を招く要因となっていた。
ングにおいて、本来、パッケージングが必要なのはチッ
プの表面のみである。それにもかかわらず、上記した従
来のチップサイズパッケージの場合、チップの裏面側ま
でもが樹脂によって覆われた構成となっている。このた
め、余分なコストがかかり、チップサイズパッケージの
価格の高騰を招く要因となっていた。
【０００７】また、トランスファモールド法の場合、樹
脂の予備加熱、溶融、注入（充填）、最終加熱、硬化と
いった複数の工程が必要であり、工程が複雑であるとい
う問題があった。
脂の予備加熱、溶融、注入（充填）、最終加熱、硬化と
いった複数の工程が必要であり、工程が複雑であるとい
う問題があった。
【０００８】
【発明が解決しようとする課題】上記したように、従来
においては、半導体チップの裏面もパッケージングされ
るため、コストが余分にかかり、しかも、製造のための
工程が複雑であるという問題があった。
においては、半導体チップの裏面もパッケージングされ
るため、コストが余分にかかり、しかも、製造のための
工程が複雑であるという問題があった。
【０００９】そこで、この発明は、信頼性を損うことな
く、より小型で、しかも、価格の低廉化および製造の簡
素化を図ることが可能な半導体パッケージ装置およびそ
の製造方法を提供することを目的としている。
く、より小型で、しかも、価格の低廉化および製造の簡
素化を図ることが可能な半導体パッケージ装置およびそ
の製造方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体パッケージ装置にあっては、半
導体チップと、この半導体チップの表面の電極に接続さ
れた外部接続用端子と、この外部接続用端子を除く、前
記半導体チップの表面のみを覆うにして設けられたフィ
ルム状の樹脂シートとから構成されている。
めに、この発明の半導体パッケージ装置にあっては、半
導体チップと、この半導体チップの表面の電極に接続さ
れた外部接続用端子と、この外部接続用端子を除く、前
記半導体チップの表面のみを覆うにして設けられたフィ
ルム状の樹脂シートとから構成されている。
【００１１】また、この発明の半導体パッケージ装置の
製造方法にあっては、半導体チップの電極位置に開口が
形成されてなるフィルム状の樹脂シートを、前記半導体
チップの表面のみを覆うにして接着する工程と、前記フ
ィルム状の樹脂シートを硬化させた後、前記開口を介し
て、前記半導体チップの電極に外部接続用端子を接続す
る工程とからなっている。
製造方法にあっては、半導体チップの電極位置に開口が
形成されてなるフィルム状の樹脂シートを、前記半導体
チップの表面のみを覆うにして接着する工程と、前記フ
ィルム状の樹脂シートを硬化させた後、前記開口を介し
て、前記半導体チップの電極に外部接続用端子を接続す
る工程とからなっている。
【００１２】また、この発明の半導体パッケージ装置の
製造方法にあっては、半導体チップの表面のみを覆うに
してフィルム状の樹脂シートを接着する工程と、前記フ
ィルム状の樹脂シートを硬化させた後、その樹脂シート
の、前記半導体チップの電極位置に開口を形成する工程
と、この開口を介して、前記半導体チップの電極に外部
接続用端子を接続する工程とからなっている。
製造方法にあっては、半導体チップの表面のみを覆うに
してフィルム状の樹脂シートを接着する工程と、前記フ
ィルム状の樹脂シートを硬化させた後、その樹脂シート
の、前記半導体チップの電極位置に開口を形成する工程
と、この開口を介して、前記半導体チップの電極に外部
接続用端子を接続する工程とからなっている。
【００１３】さらに、この発明の半導体パッケージ装置
の製造方法にあっては、半導体チップの表面の電極に外
部接続用端子を接続する工程と、この外部接続用端子を
突出させるようにして、前記半導体チップの表面のみに
フィルム状の樹脂シートを接着する工程と、このフィル
ム状の樹脂シートを硬化させる工程とからなっている。
の製造方法にあっては、半導体チップの表面の電極に外
部接続用端子を接続する工程と、この外部接続用端子を
突出させるようにして、前記半導体チップの表面のみに
フィルム状の樹脂シートを接着する工程と、このフィル
ム状の樹脂シートを硬化させる工程とからなっている。
【００１４】この発明の半導体パッケージ装置およびそ
の製造方法によれば、半導体チップをパッケージの一部
として利用し、パッケージングの必要な部分だけを樹脂
シートにより覆うようにしている。これにより、半導体
チップと一体化した、チップとほぼ同等サイズの半導体
パッケージ装置を、より簡便に、かつ、安価に実現でき
るものである。
の製造方法によれば、半導体チップをパッケージの一部
として利用し、パッケージングの必要な部分だけを樹脂
シートにより覆うようにしている。これにより、半導体
チップと一体化した、チップとほぼ同等サイズの半導体
パッケージ装置を、より簡便に、かつ、安価に実現でき
るものである。
【００１５】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
第１の形態にかかる、チップサイズパッケージの概略構
成を示すものである。
いて図面を参照して説明する。図１は、本発明の実施の
第１の形態にかかる、チップサイズパッケージの概略構
成を示すものである。
【００１６】すなわち、このチップサイズパッケージ
は、半導体チップ１１の表面の電極パッド１２に、それ
ぞれ突起電極２１が接続されている。そして、その突起
電極２１を除く、上記半導体チップ１１の表面のみがフ
ィルム状の樹脂シート３１によって覆われた構成となっ
ている。
は、半導体チップ１１の表面の電極パッド１２に、それ
ぞれ突起電極２１が接続されている。そして、その突起
電極２１を除く、上記半導体チップ１１の表面のみがフ
ィルム状の樹脂シート３１によって覆われた構成となっ
ている。
【００１７】上記半導体チップ１１は、その表面に、複
数の電極パッド１２が配設されている。また、上記半導
体チップ１１の表面には、保護膜１３が設けられてい
る。この保護膜１３の上記各電極パッド１２上には開口
１４が形成されて、それぞれの開口１４より上記各電極
パッド１２が露出されている。
数の電極パッド１２が配設されている。また、上記半導
体チップ１１の表面には、保護膜１３が設けられてい
る。この保護膜１３の上記各電極パッド１２上には開口
１４が形成されて、それぞれの開口１４より上記各電極
パッド１２が露出されている。
【００１８】上記突起電極２１は、金属膜などの導電性
材料からなり、上記樹脂シート３１の表面部において、
それぞれ平面パッド型の外部接続用端子２２を構成して
いる。
材料からなり、上記樹脂シート３１の表面部において、
それぞれ平面パッド型の外部接続用端子２２を構成して
いる。
【００１９】上記樹脂シート３１は、上記半導体チップ
１１の表面のみをパッケージングするための封止材であ
り、たとえば、エポキシ系樹脂、ビフェニル系樹脂、フ
ェノール系樹脂、シリコーン系樹脂、ポリエステル系樹
脂などが用いられる。
１１の表面のみをパッケージングするための封止材であ
り、たとえば、エポキシ系樹脂、ビフェニル系樹脂、フ
ェノール系樹脂、シリコーン系樹脂、ポリエステル系樹
脂などが用いられる。
【００２０】次に、上記したチップサイズパッケージの
製造方法について説明する。図２は、本発明の実施の第
１の形態におけるチップサイズパッケージの、その製造
方法（本発明の実施の第２の形態）の概略を示すもので
ある。
製造方法について説明する。図２は、本発明の実施の第
１の形態におけるチップサイズパッケージの、その製造
方法（本発明の実施の第２の形態）の概略を示すもので
ある。
【００２１】まず、半導体チップ１１の表面に、その面
積とほぼ等しいサイズのフィルム状の樹脂シート３１を
接着する（同図（ａ））。ここでの接着の方法について
は、後述する。
積とほぼ等しいサイズのフィルム状の樹脂シート３１を
接着する（同図（ａ））。ここでの接着の方法について
は、後述する。
【００２２】そして、その接着の際に、樹脂シート３１
を加熱し、硬化させて、半導体チップ１１の表面をパッ
ケージングする（同図（ｂ））。この後、半導体チップ
１１の各電極パッド１２上の、樹脂シート３１に開口３
２を形成する（同図（ｃ））。そして、その開口３２内
に導電性材料を埋め込んで、上記電極パッド１２につな
がる突起電極２１および外部接続用端子２２を形成す
る。
を加熱し、硬化させて、半導体チップ１１の表面をパッ
ケージングする（同図（ｂ））。この後、半導体チップ
１１の各電極パッド１２上の、樹脂シート３１に開口３
２を形成する（同図（ｃ））。そして、その開口３２内
に導電性材料を埋め込んで、上記電極パッド１２につな
がる突起電極２１および外部接続用端子２２を形成す
る。
【００２３】突起電極２１および外部接続用端子２２の
形成には、たとえば、導電性材料の印刷、または、樹脂
シート３１の全面に導電性材料を形成してパターニング
する方法などが用いられる。
形成には、たとえば、導電性材料の印刷、または、樹脂
シート３１の全面に導電性材料を形成してパターニング
する方法などが用いられる。
【００２４】こうして、図１に示した、半導体チップ１
１とほぼ同等のサイズを有するチップサイズパッケージ
が完成される。図３は、樹脂シート３１の半導体チップ
１１の表面への接着の方法を概略的に示すものである。
１とほぼ同等のサイズを有するチップサイズパッケージ
が完成される。図３は、樹脂シート３１の半導体チップ
１１の表面への接着の方法を概略的に示すものである。
【００２５】たとえば、下金型４１と上金型４２とから
なる凹部４３内に、半導体チップ１１を固定する。そし
て、その半導体チップ１１の表面上に、樹脂シート３１
をセットする。
なる凹部４３内に、半導体チップ１１を固定する。そし
て、その半導体チップ１１の表面上に、樹脂シート３１
をセットする。
【００２６】この状態で、プランジャ４４を加熱しつ
つ、図示矢印方向に降下させ、半導体チップ１１の表面
に樹脂シート３１を押し付けながら硬化させる。これに
より、半導体チップ１１の表面のみが樹脂シート３１に
よって覆われ、パッケージングされる。この場合、半導
体チップそれ自体をパッケージの一部とし、チップ表面
のみをパッケージングするようにしているため、少量の
樹脂で、安価にパッケージングできる。
つ、図示矢印方向に降下させ、半導体チップ１１の表面
に樹脂シート３１を押し付けながら硬化させる。これに
より、半導体チップ１１の表面のみが樹脂シート３１に
よって覆われ、パッケージングされる。この場合、半導
体チップそれ自体をパッケージの一部とし、チップ表面
のみをパッケージングするようにしているため、少量の
樹脂で、安価にパッケージングできる。
【００２７】また、最低限のパッケージングが必要な部
分は確実にパッケージングできるため、信頼性が損われ
ることもない。しかも、フィルム状の樹脂シート３１を
接着するといった簡便な方法を用いているため、パッケ
ージングの際の工程を大幅に簡素化できるものである。
分は確実にパッケージングできるため、信頼性が損われ
ることもない。しかも、フィルム状の樹脂シート３１を
接着するといった簡便な方法を用いているため、パッケ
ージングの際の工程を大幅に簡素化できるものである。
【００２８】また、半導体チップ１１の周囲に封止材が
存在しない分、より小型化が図れ、プリント回路基板に
対してさらなる高密度実装が可能となる。次に、本発明
の実施の他の形態について概略的に説明する。
存在しない分、より小型化が図れ、プリント回路基板に
対してさらなる高密度実装が可能となる。次に、本発明
の実施の他の形態について概略的に説明する。
【００２９】図４は、本発明の実施の第１の形態におけ
るチップサイズパッケージの、その製造方法（本発明の
実施の第３の形態）の概略を示すものである。まず、半
導体チップ１１の表面積とほぼ等しいサイズのフィルム
状の樹脂シート３１を用意し、上記半導体チップ１１の
各電極パッド１２が接する部位に開口３２を形成する
（同図（ａ））。
るチップサイズパッケージの、その製造方法（本発明の
実施の第３の形態）の概略を示すものである。まず、半
導体チップ１１の表面積とほぼ等しいサイズのフィルム
状の樹脂シート３１を用意し、上記半導体チップ１１の
各電極パッド１２が接する部位に開口３２を形成する
（同図（ａ））。
【００３０】次いで、その樹脂シート３１を、たとえ
ば、上述した方法により半導体チップ１１の表面に接着
する。そして、その接着の際に、樹脂シート３１を加熱
し、硬化させて、半導体チップ１１の表面をパッケージ
ングする（同図（ｂ））。
ば、上述した方法により半導体チップ１１の表面に接着
する。そして、その接着の際に、樹脂シート３１を加熱
し、硬化させて、半導体チップ１１の表面をパッケージ
ングする（同図（ｂ））。
【００３１】この後、半導体チップ１１の各電極パッド
１２上の、上記樹脂シート３１の開口３２内に導電性材
料を埋め込んで、上記電極パッド１２につながる突起電
極２１および外部接続用端子２２を形成する。
１２上の、上記樹脂シート３１の開口３２内に導電性材
料を埋め込んで、上記電極パッド１２につながる突起電
極２１および外部接続用端子２２を形成する。
【００３２】このようにして、本発明の実施の第３の形
態にかかる製造方法によっても、図１に示した、半導体
チップ１１とほぼ同等のサイズを有するチップサイズパ
ッケージが完成される。
態にかかる製造方法によっても、図１に示した、半導体
チップ１１とほぼ同等のサイズを有するチップサイズパ
ッケージが完成される。
【００３３】図５は、本発明の実施の第１の形態におけ
るチップサイズパッケージの、その製造方法（本発明の
実施の第４の形態）の概略を示すものである。まず、半
導体チップ１１の各電極パッド１２上に、それぞれ突起
電極２１を形成する（同図（ａ））。
るチップサイズパッケージの、その製造方法（本発明の
実施の第４の形態）の概略を示すものである。まず、半
導体チップ１１の各電極パッド１２上に、それぞれ突起
電極２１を形成する（同図（ａ））。
【００３４】次いで、半導体チップ１１の表面に、その
面積とほぼ等しいサイズのフィルム状の樹脂シート３１
を接着する。そして、その接着の際に、樹脂シート３１
を加熱し、硬化させて、半導体チップ１１の表面をパッ
ケージングする（同図（ｂ））。
面積とほぼ等しいサイズのフィルム状の樹脂シート３１
を接着する。そして、その接着の際に、樹脂シート３１
を加熱し、硬化させて、半導体チップ１１の表面をパッ
ケージングする（同図（ｂ））。
【００３５】この場合、樹脂シート３１の厚さを、上記
突起電極２１の高さよりも薄くする。これにより、突起
電極２１は、接着時に上記樹脂シート３１を突き破り、
樹脂シート３１の表面に突出される。
突起電極２１の高さよりも薄くする。これにより、突起
電極２１は、接着時に上記樹脂シート３１を突き破り、
樹脂シート３１の表面に突出される。
【００３６】この後、必要に応じて、上記樹脂シート３
１の表面に外部接続用端子２２を形成する。このように
して、本発明の実施の第４の形態にかかる製造方法によ
っても、図１に示した、半導体チップ１１とほぼ同等の
サイズを有するチップサイズパッケージが完成される。
１の表面に外部接続用端子２２を形成する。このように
して、本発明の実施の第４の形態にかかる製造方法によ
っても、図１に示した、半導体チップ１１とほぼ同等の
サイズを有するチップサイズパッケージが完成される。
【００３７】図６は、本発明の実施の第５の形態にかか
る、チップサイズパッケージの概略構成を示すものであ
る。すなわち、このチップサイズパッケージは、半導体
チップ１１の表面の電極パッド１２に直に接続された突
起電極２１と、電極５１を介して接続された突起電極２
１´とを有し、これら突起電極２１，２１´を除く、上
記半導体チップ１１の表面のみがフィルム状の樹脂シー
ト３１によって覆われた構成となっている。
る、チップサイズパッケージの概略構成を示すものであ
る。すなわち、このチップサイズパッケージは、半導体
チップ１１の表面の電極パッド１２に直に接続された突
起電極２１と、電極５１を介して接続された突起電極２
１´とを有し、これら突起電極２１，２１´を除く、上
記半導体チップ１１の表面のみがフィルム状の樹脂シー
ト３１によって覆われた構成となっている。
【００３８】なお、上記各突起電極２１，２１´は、樹
脂シート３１の表面において、それぞれ外部接続用端子
２２を形成してなる構成とされている。このような構成
によれば、上記した本発明の実施の第１の形態にかかる
チップサイズパッケージと同様の効果が期待できるとと
もに、たとえば、保護膜（第１の保護膜）１３の開口１
４より露出する電極パッド１２の一部を導出用の電極５
１により引き出し、この電極５１を第２の保護膜１５に
開口１６を設けて露出させるようにすることで、突起電
極２１´および外部接続用端子２２を任意の位置に配設
することが可能となる。
脂シート３１の表面において、それぞれ外部接続用端子
２２を形成してなる構成とされている。このような構成
によれば、上記した本発明の実施の第１の形態にかかる
チップサイズパッケージと同様の効果が期待できるとと
もに、たとえば、保護膜（第１の保護膜）１３の開口１
４より露出する電極パッド１２の一部を導出用の電極５
１により引き出し、この電極５１を第２の保護膜１５に
開口１６を設けて露出させるようにすることで、突起電
極２１´および外部接続用端子２２を任意の位置に配設
することが可能となる。
【００３９】また、この場合、突起電極２１´および外
部接続用端子２２を任意の位置に配設することが可能と
なるため、半導体チップ１１の表面における電極パッド
１２の形成位置に対する制約をも緩和できるようにな
る。
部接続用端子２２を任意の位置に配設することが可能と
なるため、半導体チップ１１の表面における電極パッド
１２の形成位置に対する制約をも緩和できるようにな
る。
【００４０】なお、本発明の実施の第５の形態にかかる
チップサイズパッケージの場合、電極５１および第２の
保護膜１５などを形成する工程を追加するのみで、上記
した本発明の実施の第１の形態にかかるチップサイズパ
ッケージとほぼ同様のプロセスにより簡単に製造するこ
とができる。
チップサイズパッケージの場合、電極５１および第２の
保護膜１５などを形成する工程を追加するのみで、上記
した本発明の実施の第１の形態にかかるチップサイズパ
ッケージとほぼ同様のプロセスにより簡単に製造するこ
とができる。
【００４１】上記したように、半導体チップをパッケー
ジの一部として利用し、パッケージングの必要な部分だ
けを樹脂シートにより覆うようにしている。すなわち、
半導体チップの表面のみを樹脂シートを用いてパッケー
ジングするようにしている。これにより、半導体チップ
と一体化した、チップとほぼ同等サイズの半導体パッケ
ージ装置を、より簡便に、かつ、安価に実現できる。し
たがって、信頼性を損うことなく、より小型で、しか
も、価格の低廉化および製造の簡素化を図ることが可能
となるものである。
ジの一部として利用し、パッケージングの必要な部分だ
けを樹脂シートにより覆うようにしている。すなわち、
半導体チップの表面のみを樹脂シートを用いてパッケー
ジングするようにしている。これにより、半導体チップ
と一体化した、チップとほぼ同等サイズの半導体パッケ
ージ装置を、より簡便に、かつ、安価に実現できる。し
たがって、信頼性を損うことなく、より小型で、しか
も、価格の低廉化および製造の簡素化を図ることが可能
となるものである。
【００４２】なお、上記した本発明の実施の各形態にお
いては、外部接続用端子の形状を平面パッド型とした場
合について説明したが、これに限らず、たとえば球（ボ
ール）状などでも良く、その形状には何ら制約を受ける
ものではない。その他、この発明の要旨を変えない範囲
において、種々変形実施可能なことは勿論である。
いては、外部接続用端子の形状を平面パッド型とした場
合について説明したが、これに限らず、たとえば球（ボ
ール）状などでも良く、その形状には何ら制約を受ける
ものではない。その他、この発明の要旨を変えない範囲
において、種々変形実施可能なことは勿論である。
【００４３】
【発明の効果】以上、詳述したようにこの発明によれ
ば、信頼性を損うことなく、より小型で、しかも、価格
の低廉化および製造の簡素化を図ることが可能な半導体
パッケージ装置およびその製造方法を提供できる。
ば、信頼性を損うことなく、より小型で、しかも、価格
の低廉化および製造の簡素化を図ることが可能な半導体
パッケージ装置およびその製造方法を提供できる。
【図１】この発明の実施の第１の形態にかかる、チップ
サイズパッケージの概略構成を示す断面図。
サイズパッケージの概略構成を示す断面図。
【図２】この発明の実施の第２の形態にかかる、チップ
サイズパッケージの製造方法を概略的に示す断面図。
サイズパッケージの製造方法を概略的に示す断面図。
【図３】同じく、チップサイズパッケージの製造方法の
要部を概略的に示す断面図。
要部を概略的に示す断面図。
【図４】この発明の実施の第３の形態にかかる、チップ
サイズパッケージの製造方法を概略的に示す断面図。
サイズパッケージの製造方法を概略的に示す断面図。
【図５】この発明の実施の第４の形態にかかる、チップ
サイズパッケージの製造方法を概略的に示す断面図。
サイズパッケージの製造方法を概略的に示す断面図。
【図６】この発明の実施の第５の形態にかかる、チップ
サイズパッケージの概略構成を示す断面図。
サイズパッケージの概略構成を示す断面図。
【図７】従来技術とその問題点を説明するために示す、
チップサイズパッケージの製造方法の概略断面図。
チップサイズパッケージの製造方法の概略断面図。
１１…半導体チップ、１２…電極パッド、１３…保護膜
（第１の保護膜）、１４，１６，３２…開口、１５…保
護膜（第２の保護膜）、２１、２１´…突起電極、２２
…外部接続用端子、３１…フィルム状の樹脂シート、５
１…電極。
（第１の保護膜）、１４，１６，３２…開口、１５…保
護膜（第２の保護膜）、２１、２１´…突起電極、２２
…外部接続用端子、３１…フィルム状の樹脂シート、５
１…電極。
Claims (4)
- 【請求項１】 半導体チップと、 この半導体チップの表面の電極に接続された外部接続用
端子と、 この外部接続用端子を除く、前記半導体チップの表面の
みを覆うにして設けられたフィルム状の樹脂シートとを
具備したことを特徴とする半導体パッケージ装置。 - 【請求項２】 半導体チップの電極位置に開口が形成さ
れてなるフィルム状の樹脂シートを、前記半導体チップ
の表面のみを覆うにして接着する工程と、 前記フィルム状の樹脂シートを硬化させた後、前記開口
を介して、前記半導体チップの電極に外部接続用端子を
接続する工程とからなることを特徴とする半導体パッケ
ージ装置の製造方法。 - 【請求項３】 半導体チップの表面のみを覆うにしてフ
ィルム状の樹脂シートを接着する工程と、 前記フィルム状の樹脂シートを硬化させた後、その樹脂
シートの、前記半導体チップの電極位置に開口を形成す
る工程と、 この開口を介して、前記半導体チップの電極に外部接続
用端子を接続する工程とからなることを特徴とする半導
体パッケージ装置の製造方法。 - 【請求項４】 半導体チップの表面の電極に外部接続用
端子を接続する工程と、 この外部接続用端子を突出させるようにして、前記半導
体チップの表面のみにフィルム状の樹脂シートを接着す
る工程と、 このフィルム状の樹脂シートを硬化させる工程とからな
ることを特徴とする半導体パッケージ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235416A JPH0982850A (ja) | 1995-09-13 | 1995-09-13 | 半導体パッケージ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235416A JPH0982850A (ja) | 1995-09-13 | 1995-09-13 | 半導体パッケージ装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982850A true JPH0982850A (ja) | 1997-03-28 |
Family
ID=16985780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7235416A Pending JPH0982850A (ja) | 1995-09-13 | 1995-09-13 | 半導体パッケージ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982850A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159837A (en) * | 1998-07-16 | 2000-12-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| US6249043B1 (en) | 1998-06-02 | 2001-06-19 | Oki Electric Industry Co., Ltd. | Resin-sealed type semiconductor device, and method of manufacturing the same |
| KR100322154B1 (ko) * | 1997-09-29 | 2002-09-05 | 인터내셔널 비지네스 머신즈 코포레이션 | 전자패키지상에보호피막을형성하는방법및전자패키지 |
| US6933179B1 (en) | 2000-01-19 | 2005-08-23 | Oki Electric Industry Co., Ltd. | Method of packaging semiconductor device |
| JP2006024891A (ja) * | 2004-06-10 | 2006-01-26 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
1995
- 1995-09-13 JP JP7235416A patent/JPH0982850A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322154B1 (ko) * | 1997-09-29 | 2002-09-05 | 인터내셔널 비지네스 머신즈 코포레이션 | 전자패키지상에보호피막을형성하는방법및전자패키지 |
| US6249043B1 (en) | 1998-06-02 | 2001-06-19 | Oki Electric Industry Co., Ltd. | Resin-sealed type semiconductor device, and method of manufacturing the same |
| US6159837A (en) * | 1998-07-16 | 2000-12-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| US6933179B1 (en) | 2000-01-19 | 2005-08-23 | Oki Electric Industry Co., Ltd. | Method of packaging semiconductor device |
| JP2006024891A (ja) * | 2004-06-10 | 2006-01-26 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046077A (en) | Semiconductor device assembly method and semiconductor device produced by the method | |
| US7518223B2 (en) | Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer | |
| US5994168A (en) | Method of manufacturing semiconductor device | |
| US20010034082A1 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP2001326236A (ja) | 半導体装置の製造方法 | |
| JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
| JPH1154658A (ja) | 半導体装置及びその製造方法並びにフレーム構造体 | |
| JPH08236584A (ja) | 半導体装置 | |
| JPH1050878A (ja) | 半導体装置およびその製造方法 | |
| JP2000260819A (ja) | 半導体装置の製造方法 | |
| CN103531581B (zh) | 多芯片模块 | |
| US6207478B1 (en) | Method for manufacturing semiconductor package of center pad type device | |
| JPH0982850A (ja) | 半導体パッケージ装置およびその製造方法 | |
| JPH10335577A (ja) | 半導体装置及びその製造方法 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP2867954B2 (ja) | チップ型半導体装置の製造方法 | |
| JP4421118B2 (ja) | 半導体装置製造方法 | |
| EP1627430B1 (en) | An integrated circuit package employing a flexible substrate | |
| US6105245A (en) | Method of manufacturing a resin-encapsulated semiconductor package | |
| JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
| JP3014577B2 (ja) | 半導体装置の製造方法 | |
| JP3147106B2 (ja) | 半導体装置 | |
| JPH10289923A (ja) | 半導体パッケージの製造方法 | |
| JP2003051511A (ja) | 半導体装置及びその製造方法 | |
| JP4007818B2 (ja) | 弾性表面波素子の実装方法及びこれを用いた弾性表面波装置 |