JPH0983015A - モノリシック発光ダイオードアレイの製造方法 - Google Patents
モノリシック発光ダイオードアレイの製造方法Info
- Publication number
- JPH0983015A JPH0983015A JP24141495A JP24141495A JPH0983015A JP H0983015 A JPH0983015 A JP H0983015A JP 24141495 A JP24141495 A JP 24141495A JP 24141495 A JP24141495 A JP 24141495A JP H0983015 A JPH0983015 A JP H0983015A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- mask
- region
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 モノリシック発光ダイオードアレイの製造に
おいて、各発光ダイオードのｐｎ接合深さを精度良く制
御すると共にｐｎ接合深さのばらつきを小さくする。 【解決手段】 n-GaAs基板10上にSiO2選択成長マスク12
を形成する。マスク12は、発光領域を露出する窓14と発
光領域周囲の素子分離領域を被覆する分離部16とボンデ
ィングパッド領域を被覆するパッド部18と電極引出し領
域を被覆する引出し部20とを有する。次にＭＯＶＰＥ法
により、n-InGaP クラッド層、ノンドープInGaAsP 活性
層、p-InGaP クラッド層及びp-GaAsコンタクト層を順次
に、露出させた基板10上に成長させる。マスク12の幅、
結晶成長の温度及び圧力を適宜調整することにより、ダ
ブルヘテロ構造の発光ダイオードを構成するこれら各半
導体層を、マスク12上には成長させないように選択的に
結晶成長させる。拡散処理ではなく選択的結晶成長によ
り、各発光ダイオードを素子分離した状態で形成できる
ので、課題を解決できる。
おいて、各発光ダイオードのｐｎ接合深さを精度良く制
御すると共にｐｎ接合深さのばらつきを小さくする。 【解決手段】 n-GaAs基板10上にSiO2選択成長マスク12
を形成する。マスク12は、発光領域を露出する窓14と発
光領域周囲の素子分離領域を被覆する分離部16とボンデ
ィングパッド領域を被覆するパッド部18と電極引出し領
域を被覆する引出し部20とを有する。次にＭＯＶＰＥ法
により、n-InGaP クラッド層、ノンドープInGaAsP 活性
層、p-InGaP クラッド層及びp-GaAsコンタクト層を順次
に、露出させた基板10上に成長させる。マスク12の幅、
結晶成長の温度及び圧力を適宜調整することにより、ダ
ブルヘテロ構造の発光ダイオードを構成するこれら各半
導体層を、マスク12上には成長させないように選択的に
結晶成長させる。拡散処理ではなく選択的結晶成長によ
り、各発光ダイオードを素子分離した状態で形成できる
ので、課題を解決できる。
Description
【０００１】
【発明の属する技術分野】この発明は、ＧａＡｓ基板上
に形成されるモノリシック発光ダイオードアレイの製造
方法に関する。
に形成されるモノリシック発光ダイオードアレイの製造
方法に関する。
【０００２】
【従来の技術】モノリシック発光ダイオードアレイは例
えば線状光源として利用され、その製造方法として、特
公平６−３６４３６号公報に開示されるものがある。こ
の従来方法では、ＧａＡｓ基板上に、ｐ−ＧａＡｌＡｓ
第一キャリア閉じ込め層（下側クラッド層）、ｐ−Ｇａ
ＡｌＡｓ活性層及びｎ−ＧａＡｌＡｓ第二キャリア閉じ
込め層（上側クラッド層）を順次にエピタキシャル成長
させ、然る後、ｐ型不純物を発光領域の特定部分に選択
的に拡散することにより、アレイを構成する複数個の発
光ダイオードをそれぞれ、電気的に分離して画成する。
えば線状光源として利用され、その製造方法として、特
公平６−３６４３６号公報に開示されるものがある。こ
の従来方法では、ＧａＡｓ基板上に、ｐ−ＧａＡｌＡｓ
第一キャリア閉じ込め層（下側クラッド層）、ｐ−Ｇａ
ＡｌＡｓ活性層及びｎ−ＧａＡｌＡｓ第二キャリア閉じ
込め層（上側クラッド層）を順次にエピタキシャル成長
させ、然る後、ｐ型不純物を発光領域の特定部分に選択
的に拡散することにより、アレイを構成する複数個の発
光ダイオードをそれぞれ、電気的に分離して画成する。
【０００３】
【発明が解決しようとする課題】しかしながら上述した
従来方法では、一旦結晶成長を行なった後に高温で不純
物拡散等の熱処理を行うと既に結晶成長した部分の不純
物までもが拡散してしまい、その結果、ｐｎ接合の位置
がずれて発光効率の低下を招くという問題がある。しか
もｐｎ接合の位置ずれが不均一になると、アレイを構成
する各発光ダイオードの間で、発光強度のばらつきが大
きくなる。
従来方法では、一旦結晶成長を行なった後に高温で不純
物拡散等の熱処理を行うと既に結晶成長した部分の不純
物までもが拡散してしまい、その結果、ｐｎ接合の位置
がずれて発光効率の低下を招くという問題がある。しか
もｐｎ接合の位置ずれが不均一になると、アレイを構成
する各発光ダイオードの間で、発光強度のばらつきが大
きくなる。
【０００４】さらに上述した従来方法では、拡散マスク
を介して、不純物を選択的に拡散させることにより、個
々の発光ダイオードを電気的に分離する。この拡散マス
クとしては、高温で長時間の加熱に耐えしかもピンホー
ルの少ないものであることが望まれる。しかし、拡散処
理に適したピンホールの少ない膜を形成するには、膜の
作成条件や作成環境を厳格に管理する必要があり、作成
が容易でない。そこで膜を多層に積層してピンホールの
少ない拡散マスクを形成することも行なわれるが、この
場合は工程数が増える。
を介して、不純物を選択的に拡散させることにより、個
々の発光ダイオードを電気的に分離する。この拡散マス
クとしては、高温で長時間の加熱に耐えしかもピンホー
ルの少ないものであることが望まれる。しかし、拡散処
理に適したピンホールの少ない膜を形成するには、膜の
作成条件や作成環境を厳格に管理する必要があり、作成
が容易でない。そこで膜を多層に積層してピンホールの
少ない拡散マスクを形成することも行なわれるが、この
場合は工程数が増える。
【０００５】
【課題を解決するための手段】上述した課題を解決する
ため、請求項１の発明のモノリシック発光ダイオードア
レイの製造方法は、発光領域をマトリクス状に配列し、
各発光領域にダブルヘテロ構造の発光ダイオードを形成
して、モノリシック発光ダイオードアレイを製造するに
当たり、第一導電型のＧａＡｓ基板上に誘電体膜を用い
て、発光領域の基板表面部分は露出し素子分離領域の基
板表面部分は被覆する選択成長マスクを形成する工程
と、第一導電型のＩｎＧａＰ下側クラッド層、第一導電
型、第二導電型もしくはノンドープのＩｎＧａＡｓＰ活
性層、第二導電型のＩｎＧａＰ上側クラッド層、及び、
第二導電型のＧａＡｓコンタクト層を、選択成長マスク
外に露出した基板表面部分に選択的に結晶成長させる工
程とを含んで成ることを特徴とする。
ため、請求項１の発明のモノリシック発光ダイオードア
レイの製造方法は、発光領域をマトリクス状に配列し、
各発光領域にダブルヘテロ構造の発光ダイオードを形成
して、モノリシック発光ダイオードアレイを製造するに
当たり、第一導電型のＧａＡｓ基板上に誘電体膜を用い
て、発光領域の基板表面部分は露出し素子分離領域の基
板表面部分は被覆する選択成長マスクを形成する工程
と、第一導電型のＩｎＧａＰ下側クラッド層、第一導電
型、第二導電型もしくはノンドープのＩｎＧａＡｓＰ活
性層、第二導電型のＩｎＧａＰ上側クラッド層、及び、
第二導電型のＧａＡｓコンタクト層を、選択成長マスク
外に露出した基板表面部分に選択的に結晶成長させる工
程とを含んで成ることを特徴とする。
【０００６】このような方法によれば、まず選択成長マ
スクを第一導電型のＧａＡｓ基板上に形成する。この選
択成長マスクには絶縁性を有する種々の誘電体膜を使用
することができ、例えばＳｉＯ2 膜、Ｓｉ3 Ｎ4 膜を使
用できる。この選択成長マスクが、発光領域のパターニ
ングの役目を果たすと同時に各発光ダイオード間の電気
的分離を行なうので、発光ダイオードを構成する各半導
体層を結晶成長させた後に素子分離のために拡散処理を
行う必要性を省略することができる。
スクを第一導電型のＧａＡｓ基板上に形成する。この選
択成長マスクには絶縁性を有する種々の誘電体膜を使用
することができ、例えばＳｉＯ2 膜、Ｓｉ3 Ｎ4 膜を使
用できる。この選択成長マスクが、発光領域のパターニ
ングの役目を果たすと同時に各発光ダイオード間の電気
的分離を行なうので、発光ダイオードを構成する各半導
体層を結晶成長させた後に素子分離のために拡散処理を
行う必要性を省略することができる。
【０００７】次に第一導電型のＧａＡｓ基板上に、第一
導電型のＩｎＧａＰ下側クラッド層、第一導電型、第二
導電型もしくはノンドープのＩｎＧａＡｓＰ活性層、第
二導電型のＩｎＧａＰ上側クラッド層、第二導電型のＧ
ａＡｓコンタクト層の各層を順次に、結晶成長させる。
導電型のＩｎＧａＰ下側クラッド層、第一導電型、第二
導電型もしくはノンドープのＩｎＧａＡｓＰ活性層、第
二導電型のＩｎＧａＰ上側クラッド層、第二導電型のＧ
ａＡｓコンタクト層の各層を順次に、結晶成長させる。
【０００８】この結晶成長は、これら各半導体層を、選
択成長マスクに覆われた部分以外の部分に選択的に成長
させるように行なう。例えば、有機金属気相成長法ある
いはケミカルビームエピタキシー法等の気相成長法を用
い、選択成長マスクの幅、結晶成長時の温度及び圧力を
適宜調整して、結晶成長を行なうことにより、このよう
な選択的成長を行なうことができる。また液相成長法を
用い、選択成長マスクの幅、結晶成長時の温度を適宜調
整して、結晶成長を行なうことによっても、選択的成長
を行なうことができる。良好な結晶性を有する半導体層
を得ると共に、半導体層の層厚を精度良く制御するため
には、気相成長法特に有機金属気相成長法又はケミカル
ビームエピタキシー法を用いて、結晶成長を行なうのが
好ましい。
択成長マスクに覆われた部分以外の部分に選択的に成長
させるように行なう。例えば、有機金属気相成長法ある
いはケミカルビームエピタキシー法等の気相成長法を用
い、選択成長マスクの幅、結晶成長時の温度及び圧力を
適宜調整して、結晶成長を行なうことにより、このよう
な選択的成長を行なうことができる。また液相成長法を
用い、選択成長マスクの幅、結晶成長時の温度を適宜調
整して、結晶成長を行なうことによっても、選択的成長
を行なうことができる。良好な結晶性を有する半導体層
を得ると共に、半導体層の層厚を精度良く制御するため
には、気相成長法特に有機金属気相成長法又はケミカル
ビームエピタキシー法を用いて、結晶成長を行なうのが
好ましい。
【０００９】これら下側クラッド層、活性層、上側クラ
ッド層及びコンタクト層の各半導体層を積層して得たダ
ブルヘテロ構造の発光ダイオードは、ホモ構造の発光ダ
イオードに比して飛躍的に向上した発光効率を有してい
る。
ッド層及びコンタクト層の各半導体層を積層して得たダ
ブルヘテロ構造の発光ダイオードは、ホモ構造の発光ダ
イオードに比して飛躍的に向上した発光効率を有してい
る。
【００１０】
【発明の実施の形態】以下に図面を参照してこの発明の
実施の形態について説明する。しかしながら、説明に用
いる各図はこの発明を理解できる程度に各構成成分の形
状、寸法及び配置関係を概略的に示してあるにすぎな
い。また、各図において同様な構成成分については同一
の符号を付して示し、その重複説明を省略することとす
る。加えて、この発明に様々な変形又は変更を為すこと
ができることは当業者にとって明らかであり、いかなる
意味においてもこの発明を以下の形態に限定するもので
はない。
実施の形態について説明する。しかしながら、説明に用
いる各図はこの発明を理解できる程度に各構成成分の形
状、寸法及び配置関係を概略的に示してあるにすぎな
い。また、各図において同様な構成成分については同一
の符号を付して示し、その重複説明を省略することとす
る。加えて、この発明に様々な変形又は変更を為すこと
ができることは当業者にとって明らかであり、いかなる
意味においてもこの発明を以下の形態に限定するもので
はない。
【００１１】１．第１の実施の形態 図１（Ａ）〜（Ｄ）は第１の実施の形態の主要工程を段
階的に示す断面図であって、モノリシック発光ダイオー
ドアレイの一素子に着目した製造工程を示す。図２は図
１（Ａ）と同一工程段階の様子を示す平面図、及び、図
３は図１（Ｄ）と同一工程段階の様子を示す断面図であ
る。
階的に示す断面図であって、モノリシック発光ダイオー
ドアレイの一素子に着目した製造工程を示す。図２は図
１（Ａ）と同一工程段階の様子を示す平面図、及び、図
３は図１（Ｄ）と同一工程段階の様子を示す断面図であ
る。
【００１２】図１（Ａ）〜（Ｄ）は図２のＩ−Ｉ線に沿
って取った断面に対応する断面を示し、図３は図２のII
−II線に沿って取った断面に対応する断面であって図１
（Ｄ）と直交する断面を示す。
って取った断面に対応する断面を示し、図３は図２のII
−II線に沿って取った断面に対応する断面であって図１
（Ｄ）と直交する断面を示す。
【００１３】（１）第一導電型のＧａＡｓ基板上に誘電
体膜を用いて、発光領域の基板表面部分は露出し素子分
離領域の基板表面部分は被覆する選択成長マスクを形成
する工程。
体膜を用いて、発光領域の基板表面部分は露出し素子分
離領域の基板表面部分は被覆する選択成長マスクを形成
する工程。
【００１４】まずｎ−ＧａＡｓ基板１０の基板面１０ａ
上に、スパッタ法又は熱ＣＶＤ法により、選択成長マス
ク形成用のＳｉＯ2 誘電体膜を膜厚０．３μｍ程度に積
層し、然る後、ホトリソ及びエッチング技術により、Ｓ
ｉＯ2 誘電体膜をパターニングして、選択成長マスク１
２を形成する（図１（Ａ）及び図２）。
上に、スパッタ法又は熱ＣＶＤ法により、選択成長マス
ク形成用のＳｉＯ2 誘電体膜を膜厚０．３μｍ程度に積
層し、然る後、ホトリソ及びエッチング技術により、Ｓ
ｉＯ2 誘電体膜をパターニングして、選択成長マスク１
２を形成する（図１（Ａ）及び図２）。
【００１５】選択成長マスク１２は、発光領域の基板表
面部分を露出する光取出し窓１４と、電極形成領域を兼
ねる素子分離領域の基板表面部分を被覆する素子分離部
１６と、さらにこれらに加え、ボンディングパッド領域
を被覆するパッド部１８と素子分離領域からボンディン
グパッド領域までを被覆する電極引出し部２０とを有す
る。マトリクス状に配列した各発光領域の周囲を、素子
分離部１６により取り囲んで、各発光領域を素子分離部
１６により島状に分離する。図２中に、発光領域を一転
鎖線で囲んで示す。
面部分を露出する光取出し窓１４と、電極形成領域を兼
ねる素子分離領域の基板表面部分を被覆する素子分離部
１６と、さらにこれらに加え、ボンディングパッド領域
を被覆するパッド部１８と素子分離領域からボンディン
グパッド領域までを被覆する電極引出し部２０とを有す
る。マトリクス状に配列した各発光領域の周囲を、素子
分離部１６により取り囲んで、各発光領域を素子分離部
１６により島状に分離する。図２中に、発光領域を一転
鎖線で囲んで示す。
【００１６】選択成長マスク１２のパターン形状、寸法
は、設計に応じて任意好適に定めることができる。但
し、選択成長マスク１２上に結晶成長させないために、
選択成長マスク１２の幅を適宜選択する必要がある。結
晶成長条件にもよるが、ここでは選択成長マスク１２の
幅を例えば５０μｍ以下とすることにより、選択成長マ
スク１２上への結晶成長を阻止する。
は、設計に応じて任意好適に定めることができる。但
し、選択成長マスク１２上に結晶成長させないために、
選択成長マスク１２の幅を適宜選択する必要がある。結
晶成長条件にもよるが、ここでは選択成長マスク１２の
幅を例えば５０μｍ以下とすることにより、選択成長マ
スク１２上への結晶成長を阻止する。
【００１７】例えば、発光領域を直線状に配列して線状
光源として利用するモノリシック発光ダイオードアレイ
を製造する場合を考えれば、発光ドット密度６２．５μ
ｍ（４００ＤＰＩ）として、素子分離部１６を幅Ｗ1 が
１０μｍのロの字パターン、隣接する素子分離部１６の
離間間隔Ｗ2 を２．５μｍ、光取出し用窓１４を縦横の
幅が４０μｍの矩形窓、パッド部１８を縦横の幅が５０
μｍの矩形パターンとすることができる。
光源として利用するモノリシック発光ダイオードアレイ
を製造する場合を考えれば、発光ドット密度６２．５μ
ｍ（４００ＤＰＩ）として、素子分離部１６を幅Ｗ1 が
１０μｍのロの字パターン、隣接する素子分離部１６の
離間間隔Ｗ2 を２．５μｍ、光取出し用窓１４を縦横の
幅が４０μｍの矩形窓、パッド部１８を縦横の幅が５０
μｍの矩形パターンとすることができる。
【００１８】図示例では、選択成長マスク１２を各発光
領域毎に分離して形成したが、離間間隔Ｗ2 ＝０とし
て、これら選択成長マスク１２を分離せずに一体に連ね
て形成するようにしても良い。
領域毎に分離して形成したが、離間間隔Ｗ2 ＝０とし
て、これら選択成長マスク１２を分離せずに一体に連ね
て形成するようにしても良い。
【００１９】また選択成長マスク１２上には結晶成長さ
せないようにして素子分離を行なうので、拡散処理は不
要である。拡散マスクの場合には、拡散処理に適したピ
ンホールの少ないものを形成するためにその作成条件や
作成環境を厳格に管理する必要があったが、選択成長マ
スク１２の場合にはそのような厳格な管理は不要であ
り、拡散マスクの場合より作成容易な膜、例えば通常の
電気的絶縁に用いるＳｉＯ2 、Ｓｉ3 Ｎ4 膜を用いて、
選択成長マスク１２を形成できる。或はまた拡散マスク
の場合には多層膜としてピンホールの少ないマスクを形
成する必要があったが、選択成長マスク１２の場合は、
拡散マスクの如く多層構造の膜を形成してピンホールを
減少させる必要がないので工程数を減らせるという利点
もある。
せないようにして素子分離を行なうので、拡散処理は不
要である。拡散マスクの場合には、拡散処理に適したピ
ンホールの少ないものを形成するためにその作成条件や
作成環境を厳格に管理する必要があったが、選択成長マ
スク１２の場合にはそのような厳格な管理は不要であ
り、拡散マスクの場合より作成容易な膜、例えば通常の
電気的絶縁に用いるＳｉＯ2 、Ｓｉ3 Ｎ4 膜を用いて、
選択成長マスク１２を形成できる。或はまた拡散マスク
の場合には多層膜としてピンホールの少ないマスクを形
成する必要があったが、選択成長マスク１２の場合は、
拡散マスクの如く多層構造の膜を形成してピンホールを
減少させる必要がないので工程数を減らせるという利点
もある。
【００２０】（２）第一導電型のＩｎＧａＰ下側クラッ
ド層、第一導電型、第二導電型もしくはノンドープのＩ
ｎＧａＡｓＰ活性層、第二導電型のＩｎＧａＰ上側クラ
ッド層、及び、第二導電型のＧａＡｓコンタクト層を、
選択成長マスク外に露出した基板表面部分に選択的に結
晶成長させる工程。
ド層、第一導電型、第二導電型もしくはノンドープのＩ
ｎＧａＡｓＰ活性層、第二導電型のＩｎＧａＰ上側クラ
ッド層、及び、第二導電型のＧａＡｓコンタクト層を、
選択成長マスク外に露出した基板表面部分に選択的に結
晶成長させる工程。
【００２１】次にｎ−ＩｎＧａＰ下側クラッド層２２、
ノンドープＩｎＧａＡｓＰ活性層２４、ｐ−ＩｎＧａＰ
上側クラッド層２６及びｐ−ＧａＡｓコンタクト層２８
を、気相成長法例えば有機金属気相成長法（ＭＯＶＰ
Ｅ）又はケミカルビームエピタキシー法（ＣＢＥ）等を
用いて、選択成長マスク１２で覆わずに露出させた基板
面１０ａ上に順次に、結晶成長させる（図１（Ｂ））。
ノンドープＩｎＧａＡｓＰ活性層２４、ｐ−ＩｎＧａＰ
上側クラッド層２６及びｐ−ＧａＡｓコンタクト層２８
を、気相成長法例えば有機金属気相成長法（ＭＯＶＰ
Ｅ）又はケミカルビームエピタキシー法（ＣＢＥ）等を
用いて、選択成長マスク１２で覆わずに露出させた基板
面１０ａ上に順次に、結晶成長させる（図１（Ｂ））。
【００２２】前述のように選択成長マスク１２の幅を５
０μｍ以下としているので、気相成長させるときの結晶
成長温度を６８０℃及び結晶成長圧力を５５Ｔｏｒｒと
することにより、選択成長マスク１２上には結晶成長さ
せずに、選択成長マスク１２で覆わずに露出させた基板
面１０ａ上に結晶成長させることができる。
０μｍ以下としているので、気相成長させるときの結晶
成長温度を６８０℃及び結晶成長圧力を５５Ｔｏｒｒと
することにより、選択成長マスク１２上には結晶成長さ
せずに、選択成長マスク１２で覆わずに露出させた基板
面１０ａ上に結晶成長させることができる。
【００２３】選択成長マスク１２の光取出し用窓１４を
介し発光領域の基板面１０ａを露出させており、従って
発光領域の基板面１０ａ上に順次に積層した下側クラッ
ド層２２、活性層２４、上側クラッド層２６及びコンタ
クト層２８により、ダブルヘテロ構造の発光ダイオード
を形成できる。
介し発光領域の基板面１０ａを露出させており、従って
発光領域の基板面１０ａ上に順次に積層した下側クラッ
ド層２２、活性層２４、上側クラッド層２６及びコンタ
クト層２８により、ダブルヘテロ構造の発光ダイオード
を形成できる。
【００２４】しかもアレイを構成する各発光ダイオード
の発光領域は、絶縁性を有する選択成長マスク１２によ
り島状に分離され、選択成長マスク１２上には結晶成長
しないので、各発光領域に形成された発光ダイオードを
素子分離できる。
の発光領域は、絶縁性を有する選択成長マスク１２によ
り島状に分離され、選択成長マスク１２上には結晶成長
しないので、各発光領域に形成された発光ダイオードを
素子分離できる。
【００２５】発光ダイオードを形成する各層の厚さ及び
キャリア濃度は、発光強度が最大となるように設定する
のが好ましい。ノンドープＩｎＧａＡｓＰ活性層２４の
組成は、ｎ−ＧａＡｓ基板１０と格子整合する組成範囲
内であるということを条件に所望の発光波長が得られる
ように適宜決定することができる。例えば、最も長い波
長を所望する場合には組成式Ｉｎx Ｇａ1-x Ａｓy Ｐ
1-y におけるｘを０にｙを１に近づければ良く、反対に
最も短い波長を所望する場合にはｘを０．５にｙを０に
近づければ良い。
キャリア濃度は、発光強度が最大となるように設定する
のが好ましい。ノンドープＩｎＧａＡｓＰ活性層２４の
組成は、ｎ−ＧａＡｓ基板１０と格子整合する組成範囲
内であるということを条件に所望の発光波長が得られる
ように適宜決定することができる。例えば、最も長い波
長を所望する場合には組成式Ｉｎx Ｇａ1-x Ａｓy Ｐ
1-y におけるｘを０にｙを１に近づければ良く、反対に
最も短い波長を所望する場合にはｘを０．５にｙを０に
近づければ良い。
【００２６】例えば、発光波長７４０ｎｍの場合に発光
強度が最大となるようにするには、ｎ−ＩｎＧａＰ下側
クラッド層２２の厚さを０．３μｍ及びキャリア濃度を
１×１０18ｃｍ-3、ノンドープＩｎＧａＡｓＰ活性層２
４の厚さを０．２μｍ、ｐ−ＩｎＧａＰ上側クラッド層
２６の厚さを０．３μｍ及びキャリア濃度を１×１０18
ｃｍ-3、ｐ−ＧａＡｓコンタクト層２８の厚さを０．１
μｍ及びキャリア濃度を１×１０19ｃｍ-3とすると良
い。
強度が最大となるようにするには、ｎ−ＩｎＧａＰ下側
クラッド層２２の厚さを０．３μｍ及びキャリア濃度を
１×１０18ｃｍ-3、ノンドープＩｎＧａＡｓＰ活性層２
４の厚さを０．２μｍ、ｐ−ＩｎＧａＰ上側クラッド層
２６の厚さを０．３μｍ及びキャリア濃度を１×１０18
ｃｍ-3、ｐ−ＧａＡｓコンタクト層２８の厚さを０．１
μｍ及びキャリア濃度を１×１０19ｃｍ-3とすると良
い。
【００２７】（３）発光領域のコンタクト層上の一部か
ら選択成長マスクにかけて電極を形成し、この電極をマ
スクとして用いて、発光領域の露出させたコンタクト層
を選択的にエッチング除去する工程。
ら選択成長マスクにかけて電極を形成し、この電極をマ
スクとして用いて、発光領域の露出させたコンタクト層
を選択的にエッチング除去する工程。
【００２８】次に発光領域のｐ−ＧａＡｓコンタクト層
２８と接続する電極３０を形成するため、その電極材料
を基板面１０ａ全面にわたってｐ−ＧａＡｓコンタクト
層２８上及び選択成長マスク１２上に積層する。ここで
は、電極材料をＡｕ／Ｚｎ合金（ＡｕとＺｎとの合金）
とＡｕとし、これらＡｕ／Ｚｎ合金及びＡｕを、蒸着法
によりｐ−ＧａＡｓコンタクト層２８上に順次に積層す
る。Ａｕ／Ｚｎ合金は電極３０をｐ−ＧａＡｓコンタク
ト層２８とオーミック接続するための電極材料、Ａｕは
ボンディングワイヤをボンディングしやすくするための
電極材料である。
２８と接続する電極３０を形成するため、その電極材料
を基板面１０ａ全面にわたってｐ−ＧａＡｓコンタクト
層２８上及び選択成長マスク１２上に積層する。ここで
は、電極材料をＡｕ／Ｚｎ合金（ＡｕとＺｎとの合金）
とＡｕとし、これらＡｕ／Ｚｎ合金及びＡｕを、蒸着法
によりｐ−ＧａＡｓコンタクト層２８上に順次に積層す
る。Ａｕ／Ｚｎ合金は電極３０をｐ−ＧａＡｓコンタク
ト層２８とオーミック接続するための電極材料、Ａｕは
ボンディングワイヤをボンディングしやすくするための
電極材料である。
【００２９】然る後、フォトリソ及びエッチング技術に
より、電極材料をエッチングして、発光領域のｐ−Ｇａ
Ａｓコンタクト層２８の一部から選択成長マスク１２に
かけて電極３０を形成する（図１（Ｃ））。電極３０
を、アレイを構成する各発光ダイオード毎に個別に分断
して、電気的に分離する。この電気的分離のために、隣
接する電極３０間に設けた間隙を、図１（Ｃ）中に、符
号３２を付して示す。
より、電極材料をエッチングして、発光領域のｐ−Ｇａ
Ａｓコンタクト層２８の一部から選択成長マスク１２に
かけて電極３０を形成する（図１（Ｃ））。電極３０
を、アレイを構成する各発光ダイオード毎に個別に分断
して、電気的に分離する。この電気的分離のために、隣
接する電極３０間に設けた間隙を、図１（Ｃ）中に、符
号３２を付して示す。
【００３０】ここでは発光領域周縁の全周にわたって発
光領域周縁部分のｐ−ＧａＡｓコンタクト層２８を、電
極３０で覆い（図１（Ｄ）及び図３参照）、発光領域中
央部分のｐ−ＧａＡｓコンタクト層２８を露出させる窓
３０ａを、電極３０に形成する。このように発光領域周
縁全周にわたってｐ−ＧａＡｓコンタクト層２８を覆う
ことにより、発光領域全体にわたって均一に電流を注入
することを促すことができ、従って発光強度を高めるこ
とができる。
光領域周縁部分のｐ−ＧａＡｓコンタクト層２８を、電
極３０で覆い（図１（Ｄ）及び図３参照）、発光領域中
央部分のｐ−ＧａＡｓコンタクト層２８を露出させる窓
３０ａを、電極３０に形成する。このように発光領域周
縁全周にわたってｐ−ＧａＡｓコンタクト層２８を覆う
ことにより、発光領域全体にわたって均一に電流を注入
することを促すことができ、従って発光強度を高めるこ
とができる。
【００３１】尚、電極３０の形成を、リフトオフ法によ
って行なっても良い。リフトオフ法による場合には、ｐ
−ＧａＡｓコンタクト層２８上及び選択マスク１２上
に、電極３０を形成する領域（電極形成領域）を露出し
電極３０を形成しない領域（電極非形成領域）を被覆す
るレジストマスクを形成する。次いでレジストマスク上
に電極材料を積層させ、然る後、電極非形成領域の電極
材料をレジストマスクと共に除去して、電極形成領域に
残存する電極材料から成る電極３０を得る。
って行なっても良い。リフトオフ法による場合には、ｐ
−ＧａＡｓコンタクト層２８上及び選択マスク１２上
に、電極３０を形成する領域（電極形成領域）を露出し
電極３０を形成しない領域（電極非形成領域）を被覆す
るレジストマスクを形成する。次いでレジストマスク上
に電極材料を積層させ、然る後、電極非形成領域の電極
材料をレジストマスクと共に除去して、電極形成領域に
残存する電極材料から成る電極３０を得る。
【００３２】次に電極３０をエッチングマスクとして用
い、発光領域の、電極３０で覆わずに露出させたｐ−Ｇ
ａＡｓコンタクト層２８をエッチング除去して、ｐ−Ｉ
ｎＧａＰ上側クラッド層２６を露出させる（図１（Ｄ）
及び図３）。
い、発光領域の、電極３０で覆わずに露出させたｐ−Ｇ
ａＡｓコンタクト層２８をエッチング除去して、ｐ−Ｉ
ｎＧａＰ上側クラッド層２６を露出させる（図１（Ｄ）
及び図３）。
【００３３】この際、ｐ−ＧａＡｓコンタクト層２８を
エッチングするためのエッチャントとしてＨ2 ＳＯ4 、
Ｈ2 Ｏ2 及びＨ2 Ｏの混合液を用いたウエットエッチン
グにより、ｐ−ＧａＡｓコンタクト層２８をエッチング
すると、このエッチャントはｐ−ＩｎＧａＰ上側クラッ
ド層２６をエッチングしないので、エッチングをｐ−Ｉ
ｎＧａＰ上側クラッド層２６に達した時点で停止させる
ことができる。
エッチングするためのエッチャントとしてＨ2 ＳＯ4 、
Ｈ2 Ｏ2 及びＨ2 Ｏの混合液を用いたウエットエッチン
グにより、ｐ−ＧａＡｓコンタクト層２８をエッチング
すると、このエッチャントはｐ−ＩｎＧａＰ上側クラッ
ド層２６をエッチングしないので、エッチングをｐ−Ｉ
ｎＧａＰ上側クラッド層２６に達した時点で停止させる
ことができる。
【００３４】またＡｕ／Ｚｎ合金及びＡｕから成る電極
３０はｐ−ＧａＡｓコンタクト層２８のエッチャントに
対して耐性を有するので、電極３０をエッチングマスク
として利用することにより、別途エッチングマスクを形
成する手間を省くことができ従って工程を簡略化でき
る。
３０はｐ−ＧａＡｓコンタクト層２８のエッチャントに
対して耐性を有するので、電極３０をエッチングマスク
として利用することにより、別途エッチングマスクを形
成する手間を省くことができ従って工程を簡略化でき
る。
【００３５】次に図示せずも、ｎ−ＧａＡｓ基板１０の
他方の基板面１０ｂ（図１（Ｄ）参照）上に、アレイを
構成する各発光ダイオードに共通のオーミック電極を形
成して、モノリシック発光ダイオードアレイを完成す
る。
他方の基板面１０ｂ（図１（Ｄ）参照）上に、アレイを
構成する各発光ダイオードに共通のオーミック電極を形
成して、モノリシック発光ダイオードアレイを完成す
る。
【００３６】２．第２の実施の形態 第２の実施の形態は、ｐ−ＧａＡｓコンタクト層２８を
エッチングするためのエッチャントに対し耐性を有さな
いが、安価な電極材料、例えばＡｌを用いて電極３０を
形成する場合に、適している実施の形態である。
エッチングするためのエッチャントに対し耐性を有さな
いが、安価な電極材料、例えばＡｌを用いて電極３０を
形成する場合に、適している実施の形態である。
【００３７】図４（Ａ）〜（Ｃ）は第２の実施の形態の
主要工程を段階的に示す断面図であって、モノリシック
発光ダイオードアレイの一素子に着目した製造工程を示
す。これら図４（Ａ）〜（Ｄ）は図２のＩ−Ｉ線に沿っ
て取った断面に対応する断面を示す。
主要工程を段階的に示す断面図であって、モノリシック
発光ダイオードアレイの一素子に着目した製造工程を示
す。これら図４（Ａ）〜（Ｄ）は図２のＩ−Ｉ線に沿っ
て取った断面に対応する断面を示す。
【００３８】以下、第１の実施の形態と相違する点につ
き説明し、第１の実施の形態と同様の点については、そ
の詳細な説明を省略する。
き説明し、第１の実施の形態と同様の点については、そ
の詳細な説明を省略する。
【００３９】（１）第一導電型のＧａＡｓ基板上に誘電
体膜を用いて、発光領域の基板表面部分は露出し素子分
離領域の基板表面部分は被覆する選択成長マスクを形成
する工程。
体膜を用いて、発光領域の基板表面部分は露出し素子分
離領域の基板表面部分は被覆する選択成長マスクを形成
する工程。
【００４０】まず、ｎ−ＧａＡｓ基板１０上にＳｉＯ2
選択成長マスク１２を形成する（図１（Ａ））。
選択成長マスク１２を形成する（図１（Ａ））。
【００４１】（２）第一導電型のＩｎＧａＰ下側クラッ
ド層、第一導電型、第二導電型もしくはノンドープのＩ
ｎＧａＡｓＰ活性層、第二導電型のＩｎＧａＰ上側クラ
ッド層、及び、第二導電型のＧａＡｓコンタクト層を、
選択成長マスク外に露出した基板表面部分に選択的に結
晶成長させる工程。
ド層、第一導電型、第二導電型もしくはノンドープのＩ
ｎＧａＡｓＰ活性層、第二導電型のＩｎＧａＰ上側クラ
ッド層、及び、第二導電型のＧａＡｓコンタクト層を、
選択成長マスク外に露出した基板表面部分に選択的に結
晶成長させる工程。
【００４２】次にｎ−ＩｎＧａＰ下側クラッド層２２、
ノンドープＩｎＧａＡｓＰ活性層２４、ｐ−ＩｎＧａＰ
上側クラッド層２６及びｐ−ＧａＡｓコンタクト層２８
を、選択成長マスク１２で覆わずに露出させた基板面１
０ａ上に順次に、結晶成長させる（図１（Ｂ））。
ノンドープＩｎＧａＡｓＰ活性層２４、ｐ−ＩｎＧａＰ
上側クラッド層２６及びｐ−ＧａＡｓコンタクト層２８
を、選択成長マスク１２で覆わずに露出させた基板面１
０ａ上に順次に、結晶成長させる（図１（Ｂ））。
【００４３】（３）発光領域のコンタクト層上の一部を
被覆するようにエッチングマスクを形成し、発光領域の
露出させたコンタクト層を選択的にエッチング除去する
工程。
被覆するようにエッチングマスクを形成し、発光領域の
露出させたコンタクト層を選択的にエッチング除去する
工程。
【００４４】次にレジスト又はＳｉＯ2 から成るエッチ
ングマスク３４を形成する（図４（Ａ））。ここでは、
エッチングマスク３４は、選択成長マスク１２を被覆す
ると共に発光領域周縁の全周にわたって発光領域周縁部
分のｐ−ＧａＡｓコンタクト層２８を被覆し、発光領域
中央部分のｐ−ＧａＡｓコンタクト層２８を露出する窓
３４ａを有する。
ングマスク３４を形成する（図４（Ａ））。ここでは、
エッチングマスク３４は、選択成長マスク１２を被覆す
ると共に発光領域周縁の全周にわたって発光領域周縁部
分のｐ−ＧａＡｓコンタクト層２８を被覆し、発光領域
中央部分のｐ−ＧａＡｓコンタクト層２８を露出する窓
３４ａを有する。
【００４５】次いでエッチングマスク３４を介して、発
光領域の露出させたｐ−ＧａＡｓコンタクト層２８をエ
ッチング除去して、発光領域のｐ−ＩｎＧａＡｓＰ上側
クラッド層２６を露出させる（図４（Ｂ））。このエッ
チングは、Ｈ2 ＳＯ4 、Ｈ2Ｏ2 、Ｈ2 Ｏの混合液をエ
ッチャントとしたウエットエッチングにより、行なえば
良い。
光領域の露出させたｐ−ＧａＡｓコンタクト層２８をエ
ッチング除去して、発光領域のｐ−ＩｎＧａＡｓＰ上側
クラッド層２６を露出させる（図４（Ｂ））。このエッ
チングは、Ｈ2 ＳＯ4 、Ｈ2Ｏ2 、Ｈ2 Ｏの混合液をエ
ッチャントとしたウエットエッチングにより、行なえば
良い。
【００４６】（４）エッチングマスクを除去した後、発
光領域に残存するコンタクト層部分から選択成長マスク
にかけてこれらの上側に電極を形成する工程。
光領域に残存するコンタクト層部分から選択成長マスク
にかけてこれらの上側に電極を形成する工程。
【００４７】次にエッチングマスク３４を除去する。エ
ッチングマスク３４をレジストで形成している場合には
レジスト除去剤を、またエッチングマスク３４をＳｉＯ
2 で形成している場合にはＨＦを用いれば良い。
ッチングマスク３４をレジストで形成している場合には
レジスト除去剤を、またエッチングマスク３４をＳｉＯ
2 で形成している場合にはＨＦを用いれば良い。
【００４８】然る後、リフトオフ法により、Ａｌ電極３
０を形成する（図４（Ｃ））。ここではＡｌ電極３０
を、発光領域周縁部分に残存させたｐ−ＧａＡｓコンタ
クト層２８から、選択成長マスク１２にかけて形成す
る。この場合、Ａｌ電極３０は、発光領域周縁の全周に
わたって発光領域周縁部分のｐ−ＧａＡｓコンタクト層
２８と接続しているので、発光領域全体にわたって均一
に電流を注入することを促すことができ、従って発光強
度を高めることができる。
０を形成する（図４（Ｃ））。ここではＡｌ電極３０
を、発光領域周縁部分に残存させたｐ−ＧａＡｓコンタ
クト層２８から、選択成長マスク１２にかけて形成す
る。この場合、Ａｌ電極３０は、発光領域周縁の全周に
わたって発光領域周縁部分のｐ−ＧａＡｓコンタクト層
２８と接続しているので、発光領域全体にわたって均一
に電流を注入することを促すことができ、従って発光強
度を高めることができる。
【００４９】次に図示せずも、ｎ−ＧａＡｓ基板１０の
他方の基板面１０ｂ（図１（Ｄ）参照）上に、アレイを
構成する各発光ダイオードに共通のオーミック電極を形
成して、モノリシック発光ダイオードアレイを完成す
る。
他方の基板面１０ｂ（図１（Ｄ）参照）上に、アレイを
構成する各発光ダイオードに共通のオーミック電極を形
成して、モノリシック発光ダイオードアレイを完成す
る。
【００５０】発明は上述した実施の形態に限定されるも
のではなく、従って以下に述べる如く、発明の趣旨の範
囲内で種々の変更を成し得る。
のではなく、従って以下に述べる如く、発明の趣旨の範
囲内で種々の変更を成し得る。
【００５１】上述した第１及び第２の実施の形態はいず
れも、発光領域内のｐ−ＧａＡｓコンタクト層２８を部
分的にエッチング除去して、発光領域内のｐ−ＩｎＧａ
Ｐ上側クラッド層２６を露出させているので、ｐ−Ｇａ
Ａｓコンタクト層２８の光吸収が大きい場合に、光出力
を向上させることができる。
れも、発光領域内のｐ−ＧａＡｓコンタクト層２８を部
分的にエッチング除去して、発光領域内のｐ−ＩｎＧａ
Ｐ上側クラッド層２６を露出させているので、ｐ−Ｇａ
Ａｓコンタクト層２８の光吸収が大きい場合に、光出力
を向上させることができる。
【００５２】しかしながら、ｐ−ＧａＡｓコンタクト層
２８の光吸収が小さい場合には、発光領域内のｐ−Ｇａ
Ａｓコンタクト層２８をエッチング除去して、発光領域
内のｐ−ＩｎＧａＰ上側クラッド層２６を露出すること
を行なわなくても良い。発光領域全面にわたって残存さ
せたｐ−ＧａＡｓコンタクト層２８が、発光領域全体に
わたって均一に、電流を注入することを促し、これが光
出力の向上に寄与すると考えられるからである。この場
合には、ｐ−ＧａＡｓコンタクト層２８を発光領域全面
にわたって残存させ、このｐ−ＧａＡｓコンタクト層２
８の一部から選択成長マスク１２にかけて電極３０を形
成すれば良い。
２８の光吸収が小さい場合には、発光領域内のｐ−Ｇａ
Ａｓコンタクト層２８をエッチング除去して、発光領域
内のｐ−ＩｎＧａＰ上側クラッド層２６を露出すること
を行なわなくても良い。発光領域全面にわたって残存さ
せたｐ−ＧａＡｓコンタクト層２８が、発光領域全体に
わたって均一に、電流を注入することを促し、これが光
出力の向上に寄与すると考えられるからである。この場
合には、ｐ−ＧａＡｓコンタクト層２８を発光領域全面
にわたって残存させ、このｐ−ＧａＡｓコンタクト層２
８の一部から選択成長マスク１２にかけて電極３０を形
成すれば良い。
【００５３】また第一導電型をｎ型及び第二導電型ｐ型
とするほか、第一導電型をｐ型及び第二導電型をｎ型と
しても良い。さらに活性層を、ノンドープの層とするほ
か、第一導電型又は第二導電型の層とすることもでき
る。
とするほか、第一導電型をｐ型及び第二導電型をｎ型と
しても良い。さらに活性層を、ノンドープの層とするほ
か、第一導電型又は第二導電型の層とすることもでき
る。
【００５４】
【発明の効果】上述した説明から明らかなように、この
発明のモノリシック発光ダイオードアレイの製造方法に
よれば、発光ダイオードのｐｎ接合の形成を不純物拡散
ではなく結晶成長により行うので、ｐｎ接合深さを精度
良く制御でき、しかもｐｎ接合深さのばらつきを小さく
できる。従って発光ダイオードの発光効率を向上し、し
かも各発光ダイオード間での発光強度のばらつきを小さ
くできる。
発明のモノリシック発光ダイオードアレイの製造方法に
よれば、発光ダイオードのｐｎ接合の形成を不純物拡散
ではなく結晶成長により行うので、ｐｎ接合深さを精度
良く制御でき、しかもｐｎ接合深さのばらつきを小さく
できる。従って発光ダイオードの発光効率を向上し、し
かも各発光ダイオード間での発光強度のばらつきを小さ
くできる。
【００５５】さらに各発光ダイオード構成する半導体層
を、選択成長マスク外に露出させた基板表面上に選択的
に結晶成長させるという、簡略な工程により、各発光ダ
イオードを素子分離した状態で形成できるという利点が
ある。
を、選択成長マスク外に露出させた基板表面上に選択的
に結晶成長させるという、簡略な工程により、各発光ダ
イオードを素子分離した状態で形成できるという利点が
ある。
【図１】（Ａ）〜（Ｄ）は第１の実施の形態の主要工程
を段階的に示す断面図である。
を段階的に示す断面図である。
【図２】図１（Ａ）と同一工程段階の様子を示す平面図
である。
である。
【図３】図１（Ｄ）と同一工程段階の様子を示す断面図
である。
である。
【図４】（Ａ）〜（Ｃ）は第２の実施の形態の主要工程
を段階的に示す断面図である。
を段階的に示す断面図である。
１０：ｎ−ＧａＡｓ基板 １２：ＳｉＯ2 選択成長マスク ２２：ｎ−ＩｎＧａＰ下側クラッド層 ２４：ノンドープＩｎＧａＡｓＰ活性層 ２６：ｐ−ＩｎＧａＰ上側クラッド層 ２８：ｐ−ＧａＡｓコンタクト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山内 義則 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (3)
- 【請求項１】 発光領域をマトリクス状に配列し、各発
光領域にダブルヘテロ構造の発光ダイオードを形成し
て、モノリシック発光ダイオードアレイを製造するに当
たり、 第一導電型のＧａＡｓ基板上に誘電体膜を用いて、発光
領域の基板表面部分は露出し素子分離領域の基板表面部
分は被覆する選択成長マスクを形成する工程と、 第一導電型のＩｎＧａＰ下側クラッド層、第一導電型、
第二導電型もしくはノンドープのＩｎＧａＡｓＰ活性
層、第二導電型のＩｎＧａＰ上側クラッド層、及び、第
二導電型のＧａＡｓコンタクト層を、前記選択成長マス
ク外に露出した基板表面部分に選択的に結晶成長させる
工程とを含んで成ることを特徴とするモノリシック発光
ダイオードアレイの製造方法。 - 【請求項２】 請求項１記載のモノリシック発光ダイオ
ードアレイの製造方法において、 発光領域のコンタクト層上の一部から選択成長マスクに
かけて電極を形成し、該電極をマスクとして用いて、前
記発光領域の露出させたコンタクト層を選択的にエッチ
ング除去する工程を含んで成ることを特徴とするモノリ
シック発光ダイオードアレイの製造方法。 - 【請求項３】 請求項１記載のモノリシック発光ダイオ
ードアレイの製造方法において、 発光領域のコンタクト層上の一部を被覆するエッチング
マスクを形成し、前記発光領域の露出させたコンタクト
層を選択的にエッチング除去する工程と、 前記エッチングマスクを除去した後、前記発光領域に残
存するコンタクト層部分から選択成長マスクにかけてこ
れらの上側に電極を形成する工程とを含んで成ることを
特徴とするモノリシック発光ダイオードアレイの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24141495A JPH0983015A (ja) | 1995-09-20 | 1995-09-20 | モノリシック発光ダイオードアレイの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24141495A JPH0983015A (ja) | 1995-09-20 | 1995-09-20 | モノリシック発光ダイオードアレイの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983015A true JPH0983015A (ja) | 1997-03-28 |
Family
ID=17073944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24141495A Withdrawn JPH0983015A (ja) | 1995-09-20 | 1995-09-20 | モノリシック発光ダイオードアレイの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983015A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040013998A (ko) * | 2002-08-09 | 2004-02-14 | 엘지전자 주식회사 | 표면 방출형 발광 다이오드의 제조방법 |
| JP2011029640A (ja) * | 2009-07-24 | 2011-02-10 | Lg Innotek Co Ltd | 発光素子パッケージ及びその製造方法 |
| JP2013157496A (ja) * | 2012-01-31 | 2013-08-15 | Sony Corp | 発光素子およびその製造方法、並びに発光装置 |
-
1995
- 1995-09-20 JP JP24141495A patent/JPH0983015A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040013998A (ko) * | 2002-08-09 | 2004-02-14 | 엘지전자 주식회사 | 표면 방출형 발광 다이오드의 제조방법 |
| JP2011029640A (ja) * | 2009-07-24 | 2011-02-10 | Lg Innotek Co Ltd | 発光素子パッケージ及びその製造方法 |
| JP2013157496A (ja) * | 2012-01-31 | 2013-08-15 | Sony Corp | 発光素子およびその製造方法、並びに発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701321A (en) | Semiconductor laser producing short wavelength light | |
| US5406095A (en) | Light emitting diode array and production method of the light emitting diode | |
| US5061974A (en) | Semiconductor light-emitting device of array type | |
| EP0818860A1 (en) | Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors | |
| JP2007103613A (ja) | 垂直共振器型発光ダイオード及びその製造方法 | |
| JPH07176788A (ja) | 発光ダイオード | |
| JPH0983015A (ja) | モノリシック発光ダイオードアレイの製造方法 | |
| US5432810A (en) | Semiconductor layer having first and second cladding layers and an active layer formed of a II-VI group compound and a current confinement layer comprising a metal oxide | |
| US6410943B1 (en) | Light emitting device contact layers having substantially equal spreading resistance and method of manufacture | |
| JPH11340570A (ja) | 光電変換素子およびその製造方法 | |
| JP3814880B2 (ja) | 半導体装置およびその製造方法 | |
| JP3726398B2 (ja) | 半導体装置 | |
| US5196369A (en) | Method of producing a light emitting diode array device | |
| JP2000340838A (ja) | 光半導体素子とその製造方法 | |
| JP4126448B2 (ja) | 半導体発光装置の製造方法 | |
| JP3700307B2 (ja) | 横方向電流注入型面発光半導体レーザ装置および半導体レーザアレイの製造方法 | |
| JPH05315643A (ja) | 発光ダイオードアレー及びその製造方法 | |
| JP2002009331A (ja) | 発光ダイオードアレイ | |
| JP4239311B2 (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| US6762437B2 (en) | Light emitting semiconductor device | |
| KR100253172B1 (ko) | 다수 파장용 반도체 레이저 다이오드 | |
| JP3740269B2 (ja) | 半導体発光装置の製造方法 | |
| JPH0677531A (ja) | 半導体発光素子及びその製造方法 | |
| JP3426891B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2002094169A (ja) | 窒化物系半導体レーザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |