JPH0983060A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH0983060A JPH0983060A JP23159595A JP23159595A JPH0983060A JP H0983060 A JPH0983060 A JP H0983060A JP 23159595 A JP23159595 A JP 23159595A JP 23159595 A JP23159595 A JP 23159595A JP H0983060 A JPH0983060 A JP H0983060A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa structure
- mask
- mesa
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 メサ構造の高さを特に低くすることなく、メ
サ構造の側面上部での電流ブロック層の異常成長を抑制
することが可能な半導体レーザの製造方法を提供するこ
と。 【解決手段】 主面の結晶面が（１００）となる化合物
半導体基板主面に、バッファ層、活性層、クラッド層、
キャップ層を順次堆積させて積層構造を形成する工程
と、メサ構造を形成するための選択成長膜からなるマス
クを形成する工程と、前記積層構造の両側を前記マスク
を用いてエッチングし、前記活性層より上部の一部もし
くは全部が逆メサ形状となり、前記活性層を含む下部が
ストライプ状となるメサ構造を形成する工程と、前記メ
サ構造の両側を有機金属気相成長法により成長させた化
合物半導体からなる電流ブロック層で埋め込む工程と、
前記マスクを除去する工程とを具備する。
サ構造の側面上部での電流ブロック層の異常成長を抑制
することが可能な半導体レーザの製造方法を提供するこ
と。 【解決手段】 主面の結晶面が（１００）となる化合物
半導体基板主面に、バッファ層、活性層、クラッド層、
キャップ層を順次堆積させて積層構造を形成する工程
と、メサ構造を形成するための選択成長膜からなるマス
クを形成する工程と、前記積層構造の両側を前記マスク
を用いてエッチングし、前記活性層より上部の一部もし
くは全部が逆メサ形状となり、前記活性層を含む下部が
ストライプ状となるメサ構造を形成する工程と、前記メ
サ構造の両側を有機金属気相成長法により成長させた化
合物半導体からなる電流ブロック層で埋め込む工程と、
前記マスクを除去する工程とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザの製
造方法に関し、特に、有機金属気相成長法（ＭＯＶＰＥ
法）を用いた埋め込み構造半導体レーザの製造方法に適
用して有効な技術に関するものである。
造方法に関し、特に、有機金属気相成長法（ＭＯＶＰＥ
法）を用いた埋め込み構造半導体レーザの製造方法に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、低しきい値電流であり高効率の半
導体レーザを製造するためには、埋め込み構造を形成す
ることが必要であった。
導体レーザを製造するためには、埋め込み構造を形成す
ることが必要であった。
【０００３】しかしながら、ＭＯＶＰＥ法で埋め込み構
造の半導体レーザを製造するためには、活性層を含むス
トライプ状のメサ構造の上部に選択成長マスクを形成
し、さらに、そのメサ構造を選択成長によって埋め込む
ための電流ブロック層を形成する工程が必要であった。
造の半導体レーザを製造するためには、活性層を含むス
トライプ状のメサ構造の上部に選択成長マスクを形成
し、さらに、そのメサ構造を選択成長によって埋め込む
ための電流ブロック層を形成する工程が必要であった。
【０００４】一方、ＭＯＶＰＥ法を用いて電流ブロック
層を形成（成長）した場合、電流ブロック層の成長が供
給律速であるため、電流ブロック層を形成する際にメサ
構造の側面で異常成長しやすいということが知られてい
る。
層を形成（成長）した場合、電流ブロック層の成長が供
給律速であるため、電流ブロック層を形成する際にメサ
構造の側面で異常成長しやすいということが知られてい
る。
【０００５】ここで、代表的な半導体レーザの製造工程
を図８〜図１４を用いて説明する。
を図８〜図１４を用いて説明する。
【０００６】図８〜図１１に製造工程を示す半導体レー
ザでは、まず、図８に示すように、ｎ形ＩｎＰ基板１に
ｎ形ＩｎＰバッファ層２、アンドープＩｎＧａＡｓＰ活
性層３、ｐ形ＩｎＰクラッド層４を形成する。
ザでは、まず、図８に示すように、ｎ形ＩｎＰ基板１に
ｎ形ＩｎＰバッファ層２、アンドープＩｎＧａＡｓＰ活
性層３、ｐ形ＩｎＰクラッド層４を形成する。
【０００７】次に、アンドープＩｎＧａＡｓＰ活性層３
を屈折率の小さいｐ形ＩｎＰ電流ブロック層５で囲んだ
埋め込み構造とするために、ＳｉＯ2膜の堆積、フォト
リソグラフィ技術によるＳｉＯ2選択成長マスク９（ス
トライブマスク）の形成、このマスクを利用した選択的
エッチングを行うことにより、図９に示すようなメサ構
造１２を形成する。
を屈折率の小さいｐ形ＩｎＰ電流ブロック層５で囲んだ
埋め込み構造とするために、ＳｉＯ2膜の堆積、フォト
リソグラフィ技術によるＳｉＯ2選択成長マスク９（ス
トライブマスク）の形成、このマスクを利用した選択的
エッチングを行うことにより、図９に示すようなメサ構
造１２を形成する。
【０００８】メサ構造１２の上面のＳｉＯ2選択成長マ
スク９をそのまま用い、メサ構造１２以外の領域を埋め
込むようにしてＭＯＶＰＥ法により、図１０に示すよう
なｐ形ＩｎＰ電流ブロック層５、ｎ形ＩｎＰ電流閉じ込
め層６を成長させる。
スク９をそのまま用い、メサ構造１２以外の領域を埋め
込むようにしてＭＯＶＰＥ法により、図１０に示すよう
なｐ形ＩｎＰ電流ブロック層５、ｎ形ＩｎＰ電流閉じ込
め層６を成長させる。
【０００９】次に、メサ構造１２上面のＳｉＯ2選択成
長マスク９を除去し、さらに、ｎ形ＩｎＰ基板１の全面
にｐ形ＩｎＰオーバークラッド層７、ｐ形ＩｎＧａＡｓ
Ｐキャップ層８を順次形成することにより、図１１に示
す半導体レーザが得られる。
長マスク９を除去し、さらに、ｎ形ＩｎＰ基板１の全面
にｐ形ＩｎＰオーバークラッド層７、ｐ形ＩｎＧａＡｓ
Ｐキャップ層８を順次形成することにより、図１１に示
す半導体レーザが得られる。
【００１０】一方、図１２〜図１４に製造工程を示す半
導体レーザでは、まず、図１２に示すように、ｎ形Ｉｎ
Ｐ基板１にｎ形ＩｎＰバッファ層２、アンドープＩｎＧ
ａＡｓＰ活性層３、ｐ形ＩｎＰクラッド層４、ｐ形Ｉｎ
ＧａＡｓＰキャップ層８を形成する。
導体レーザでは、まず、図１２に示すように、ｎ形Ｉｎ
Ｐ基板１にｎ形ＩｎＰバッファ層２、アンドープＩｎＧ
ａＡｓＰ活性層３、ｐ形ＩｎＰクラッド層４、ｐ形Ｉｎ
ＧａＡｓＰキャップ層８を形成する。
【００１１】次に、アンドープＩｎＧａＡｓＰ活性層３
を屈折率の小さいｐ形ＩｎＰ電流ブロック層５で囲んだ
埋め込み構造とするために、ＳｉＯ2膜の堆積、フォト
リソグラフィ技術によるＳｉＯ2選択成長マスク９（ス
トライブマスク）の形成、このマスクを利用した選択的
エッチングを行いメサ構造１１を形成し、さらに、図１
３に示すように、ＳｉＯ2選択成長マスク９がメサ構造
１１から張り出す庇構造となるように、ＳｉＯ2選択成
長マスク９の下部をサイドエッチングする。
を屈折率の小さいｐ形ＩｎＰ電流ブロック層５で囲んだ
埋め込み構造とするために、ＳｉＯ2膜の堆積、フォト
リソグラフィ技術によるＳｉＯ2選択成長マスク９（ス
トライブマスク）の形成、このマスクを利用した選択的
エッチングを行いメサ構造１１を形成し、さらに、図１
３に示すように、ＳｉＯ2選択成長マスク９がメサ構造
１１から張り出す庇構造となるように、ＳｉＯ2選択成
長マスク９の下部をサイドエッチングする。
【００１２】ＳｉＯ2選択成長マスク９を用いて、メサ
構造１１以外の領域を埋め込むようにＭＯＶＰＥ法によ
り、高抵抗のＦｅドープｎ形ＩｎＰ電流ブロック層１０
を成長させ、さらに、ＳｉＯ2選択成長マスク９を除去
することにより、図１４に示す半導体レーザが得られ
る。
構造１１以外の領域を埋め込むようにＭＯＶＰＥ法によ
り、高抵抗のＦｅドープｎ形ＩｎＰ電流ブロック層１０
を成長させ、さらに、ＳｉＯ2選択成長マスク９を除去
することにより、図１４に示す半導体レーザが得られ
る。
【００１３】
【発明が解決しようとする課題】本発明者は、前記従来
技術を検討した結果、以下の問題点を見いだした。
技術を検討した結果、以下の問題点を見いだした。
【００１４】図８〜図１１に示す従来の半導体レーザの
製造方法では、半導体レーザの特性を向上させるための
ｐ形ＩｎＰ電流ブロック層５を成長させる工程におい
て、ＳｉＯ2選択成長マスク９上から拡散してきた原料
が、メサ構造１２の側面上部で成長してしまう異常成長
を抑制するために、メサ構造１２の高さを１μｍ程度に
低くする必要があるので、適応できるレーザ構造を制限
するという問題があった。
製造方法では、半導体レーザの特性を向上させるための
ｐ形ＩｎＰ電流ブロック層５を成長させる工程におい
て、ＳｉＯ2選択成長マスク９上から拡散してきた原料
が、メサ構造１２の側面上部で成長してしまう異常成長
を抑制するために、メサ構造１２の高さを１μｍ程度に
低くする必要があるので、適応できるレーザ構造を制限
するという問題があった。
【００１５】たとえば、埋め込み構造半導体レーザは活
性層を含むメサ構造の両側に、電流ブロック構造を形成
してレーザ特性を向上させている。
性層を含むメサ構造の両側に、電流ブロック構造を形成
してレーザ特性を向上させている。
【００１６】ところが、メサ高さが１．０μｍ程度であ
るとＩｎＰクラッド層、キャップ層、までを成長したウ
ェハを活性層までメサ加工できないため、埋め込み構造
半導体レーザは作成できない。
るとＩｎＰクラッド層、キャップ層、までを成長したウ
ェハを活性層までメサ加工できないため、埋め込み構造
半導体レーザは作成できない。
【００１７】また、１．０μｍのメサ高さで活性層まで
メサ加工できるものでも、電流ブロック層はある程度の
膜厚が必要であり（ｐｎ逆バイアスを利用したもので
１．５μｍ以上、ＦｅドープＩｎＰ半絶縁層を利用した
もので２．５μｍ以上）、素子の平坦性を考えると電流
ブロック構造はある一部のものしか使えなくなるという
問題があった。
メサ加工できるものでも、電流ブロック層はある程度の
膜厚が必要であり（ｐｎ逆バイアスを利用したもので
１．５μｍ以上、ＦｅドープＩｎＰ半絶縁層を利用した
もので２．５μｍ以上）、素子の平坦性を考えると電流
ブロック構造はある一部のものしか使えなくなるという
問題があった。
【００１８】また、図１２〜図１４に示す従来の半導体
レーザの製造方法では、ＳｉＯ2選択成長マスク９の庇
構造を形成するために、ＳｉＯ2選択成長マスク９下部
にサイドエッチング（主に、ウェットエッチングを用い
る。）を行う必要があるが、サイドエッチング量を高精
度で、特に大面積で制御することは困難であり、このた
めメサ構造１１の形状制御ができず、均一性が保てない
という問題があった。
レーザの製造方法では、ＳｉＯ2選択成長マスク９の庇
構造を形成するために、ＳｉＯ2選択成長マスク９下部
にサイドエッチング（主に、ウェットエッチングを用い
る。）を行う必要があるが、サイドエッチング量を高精
度で、特に大面積で制御することは困難であり、このた
めメサ構造１１の形状制御ができず、均一性が保てない
という問題があった。
【００１９】本発明の目的は、メサ構造の高さを低くす
ることなく、メサ構造の側面上部での電流ブロック層の
異常成長を抑制することが可能な半導体レーザの製造方
法を提供することにある。
ることなく、メサ構造の側面上部での電流ブロック層の
異常成長を抑制することが可能な半導体レーザの製造方
法を提供することにある。
【００２０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００２１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００２２】（１）主面の結晶面が（１００）となる化
合物半導体基板主面に、バッファ層、活性層、クラッド
層、キャップ層を順次堆積させて積層構造を形成する工
程と、メサ構造を形成するための選択成長膜からなるマ
スクを形成する工程と、前記積層構造の両側を前記マス
クを用いてエッチングし、前記活性層より上部の一部も
しくは全部が逆メサ形状となり、前記活性層を含む下部
がストライプ状となるメサ構造を形成する工程と、前記
メサ構造の両側を有機金属気相成長法により成長させた
化合物半導体からなる電流ブロック層で埋め込む工程
と、前記マスクを除去する工程とを具備する。
合物半導体基板主面に、バッファ層、活性層、クラッド
層、キャップ層を順次堆積させて積層構造を形成する工
程と、メサ構造を形成するための選択成長膜からなるマ
スクを形成する工程と、前記積層構造の両側を前記マス
クを用いてエッチングし、前記活性層より上部の一部も
しくは全部が逆メサ形状となり、前記活性層を含む下部
がストライプ状となるメサ構造を形成する工程と、前記
メサ構造の両側を有機金属気相成長法により成長させた
化合物半導体からなる電流ブロック層で埋め込む工程
と、前記マスクを除去する工程とを具備する。
【００２３】（２）主面の結晶面が（１００）となる化
合物半導体基板主面に、バッファ層、活性層、クラッド
層を順次堆積させて積層構造を形成する工程と、メサ構
造を形成するための選択成長膜からなるマスクを形成す
る工程と、前記積層構造の両側を前記マスクを用いてエ
ッチングし、前記活性層より上部の一部もしくは全部が
逆メサ形状となり、前記活性層を含む下部がストライプ
状となるメサ構造を形成する工程と、前記メサ構造の両
側を有機金属気相成長法により成長させた電流ブロック
層で埋め込む工程と、前記電流ブロック層を埋め込む工
程で用いた前記マスクを除去した後、オーバークラッド
層、キャップ層を順次堆積させる工程を具備する。
合物半導体基板主面に、バッファ層、活性層、クラッド
層を順次堆積させて積層構造を形成する工程と、メサ構
造を形成するための選択成長膜からなるマスクを形成す
る工程と、前記積層構造の両側を前記マスクを用いてエ
ッチングし、前記活性層より上部の一部もしくは全部が
逆メサ形状となり、前記活性層を含む下部がストライプ
状となるメサ構造を形成する工程と、前記メサ構造の両
側を有機金属気相成長法により成長させた電流ブロック
層で埋め込む工程と、前記電流ブロック層を埋め込む工
程で用いた前記マスクを除去した後、オーバークラッド
層、キャップ層を順次堆積させる工程を具備する。
【００２４】（３）前記（１）あるいは（２）のエッチ
ングは、反応ガスを用いるドライエッチングである。
ングは、反応ガスを用いるドライエッチングである。
【００２５】（４）前記（３）の反応ガスとしてＨＢｒ
ガスを用いる。
ガスを用いる。
【００２６】前述する（１）、（３）、（４）の手段に
よれば、主面の結晶面が（１００）となる化合物半導体
基板主面に、バッファ層、活性層、クラッド層、キャッ
プ層を順次堆積させて積層構造を形成した後に、メサ構
造を形成するための選択成長膜からなるマスクを形成
し、積層構造の両側を前記マスクを用いてＨＢｒガスで
エッチングすることにより、活性層より上部の一部もし
くは全部は逆メサ形状となり、活性層を含む下部はスト
ライプ状となるメサ構造を形成することができる。
よれば、主面の結晶面が（１００）となる化合物半導体
基板主面に、バッファ層、活性層、クラッド層、キャッ
プ層を順次堆積させて積層構造を形成した後に、メサ構
造を形成するための選択成長膜からなるマスクを形成
し、積層構造の両側を前記マスクを用いてＨＢｒガスで
エッチングすることにより、活性層より上部の一部もし
くは全部は逆メサ形状となり、活性層を含む下部はスト
ライプ状となるメサ構造を形成することができる。
【００２７】これにより、メサ構造の両側に有機金属気
相成長法で電流ブロック層を形成する工程では、活性層
より上部の一部もしくは全部の逆メサ形状のメサ構造に
より側面での電流ブロック層の異常成長を抑制すること
ができるので、メサ構造の高さを低くすることなく、メ
サ構造側面での異常成長が抑制して半導体レーザが製造
できる。
相成長法で電流ブロック層を形成する工程では、活性層
より上部の一部もしくは全部の逆メサ形状のメサ構造に
より側面での電流ブロック層の異常成長を抑制すること
ができるので、メサ構造の高さを低くすることなく、メ
サ構造側面での異常成長が抑制して半導体レーザが製造
できる。
【００２８】前述する（２）、（３）、（４）の手段に
よれば、主面の結晶面が（１００）となる化合物半導体
基板主面に、バッファ層、活性層、クラッド層を順次堆
積させて積層構造を形成した後に、メサ構造を形成する
ための選択成長膜からなるマスクを形成し、積層構造の
両側を前記マスクを用いてＨＢｒガスでエッチングする
ことにより、活性層より上部の一部もしくは全部は逆メ
サ形状となり、活性層を含む下部はストライプ状となる
メサ構造を形成することができる。
よれば、主面の結晶面が（１００）となる化合物半導体
基板主面に、バッファ層、活性層、クラッド層を順次堆
積させて積層構造を形成した後に、メサ構造を形成する
ための選択成長膜からなるマスクを形成し、積層構造の
両側を前記マスクを用いてＨＢｒガスでエッチングする
ことにより、活性層より上部の一部もしくは全部は逆メ
サ形状となり、活性層を含む下部はストライプ状となる
メサ構造を形成することができる。
【００２９】これにより、メサ構造の両側に有機金属気
相成長法で電流ブロック層で埋め込む工程では、活性層
より上部の一部もしくは全部の逆メサ形状のメサ構造に
より側面での異常成長を抑制した電流ブロック層を形成
できる。
相成長法で電流ブロック層で埋め込む工程では、活性層
より上部の一部もしくは全部の逆メサ形状のメサ構造に
より側面での異常成長を抑制した電流ブロック層を形成
できる。
【００３０】次に、電流ブロック層を埋め込む工程で用
いた選択成長膜を除去した後、オーバークラッド層、キ
ャップ層を順次堆積させることにより、メサ構造の高さ
を特に低くすることなく、メサ構造側面での異常成長を
抑制して半導体レーザが製造できる。
いた選択成長膜を除去した後、オーバークラッド層、キ
ャップ層を順次堆積させることにより、メサ構造の高さ
を特に低くすることなく、メサ構造側面での異常成長を
抑制して半導体レーザが製造できる。
【００３１】
【発明の実施形態】以下、本発明について、発明の実施
形態（実施例）とともに図面を参照して詳細に説明す
る。
形態（実施例）とともに図面を参照して詳細に説明す
る。
【００３２】なお、発明の実施形態を説明するための全
図において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
図において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
【００３３】（実施形態１）図１〜図３は、本発明の実
施形態１の半導体レーザの製造方法を説明するための断
面図であり、１はｎ形ＩｎＰ基板、２はｎ形ＩｎＰバッ
ファ層、３はアンドープＩｎＧａＡｓＰ活性層、４はｐ
形ＩｎＰクラッド層、８はｐ形ＩｎＧａＡｓＰキャップ
層、９はＳｉＯ2選択成長マスク、１０はＦｅドープ高
抵抗ＩｎＰ電流ブロック層、１１はメサ構造である。
施形態１の半導体レーザの製造方法を説明するための断
面図であり、１はｎ形ＩｎＰ基板、２はｎ形ＩｎＰバッ
ファ層、３はアンドープＩｎＧａＡｓＰ活性層、４はｐ
形ＩｎＰクラッド層、８はｐ形ＩｎＧａＡｓＰキャップ
層、９はＳｉＯ2選択成長マスク、１０はＦｅドープ高
抵抗ＩｎＰ電流ブロック層、１１はメサ構造である。
【００３４】図１〜図３において、ｎ形ＩｎＰ基板１は
（１００）面を主面とし、ｎ形ＩｎＰバッファ層２は膜
厚ｄ＝１．０μｍ、アンドープＩｎＧａＡｓＰ活性層３
は膜厚ｄ＝０．１μｍ、ｐ形ＩｎＰクラッド層４は膜厚
ｄ＝１．５μｍ、ｐ形ＩｎＧａＡｓＰキャップ層８は膜
厚ｄ＝０．４μｍ、Ｆｅドープ高抵抗ＩｎＰ電流ブロッ
ク層１０は膜厚ｄ＝３．５μｍである。
（１００）面を主面とし、ｎ形ＩｎＰバッファ層２は膜
厚ｄ＝１．０μｍ、アンドープＩｎＧａＡｓＰ活性層３
は膜厚ｄ＝０．１μｍ、ｐ形ＩｎＰクラッド層４は膜厚
ｄ＝１．５μｍ、ｐ形ＩｎＧａＡｓＰキャップ層８は膜
厚ｄ＝０．４μｍ、Ｆｅドープ高抵抗ＩｎＰ電流ブロッ
ク層１０は膜厚ｄ＝３．５μｍである。
【００３５】次に、図１〜図３に基づき、実施形態１の
半導体レーザの製造方法について説明すると、まず、図
１に示すように、（１００）面のｎ形ＩｎＰ基板１上に
ｎ形ＩｎＰバッファ層２、アンドープＩｎＧａＡｓＰ活
性層３、ｐ形ＩｎＰクラッド層４、ｐ形ＩｎＧａＡｓＰ
キャップ層８をＭＯＶＰＥ法によって成長する。
半導体レーザの製造方法について説明すると、まず、図
１に示すように、（１００）面のｎ形ＩｎＰ基板１上に
ｎ形ＩｎＰバッファ層２、アンドープＩｎＧａＡｓＰ活
性層３、ｐ形ＩｎＰクラッド層４、ｐ形ＩｎＧａＡｓＰ
キャップ層８をＭＯＶＰＥ法によって成長する。
【００３６】次に、アンドープＩｎＧａＡｓＰ活性層３
を屈折率の小さいＦｅドープ高抵抗ＩｎＰ電流ブロック
層１０で囲んだ埋め込み構造とするために、図２に示す
ように、ＳｉＯ2膜の堆積、フォトリソグラフィ技術に
よるＳｉＯ2選択成長マスク９（ストライブマスク）の
形成を行い、このマスクを利用して、ＨＢｒガスを用い
たＲＩＥドライエッチングによって〈０１１〉方向にス
トライプ幅１．５μｍ、高さ３．５μｍ程度のメサ構造
１１を形成する。
を屈折率の小さいＦｅドープ高抵抗ＩｎＰ電流ブロック
層１０で囲んだ埋め込み構造とするために、図２に示す
ように、ＳｉＯ2膜の堆積、フォトリソグラフィ技術に
よるＳｉＯ2選択成長マスク９（ストライブマスク）の
形成を行い、このマスクを利用して、ＨＢｒガスを用い
たＲＩＥドライエッチングによって〈０１１〉方向にス
トライプ幅１．５μｍ、高さ３．５μｍ程度のメサ構造
１１を形成する。
【００３７】このときのメサ構造１１のメサ形状は、そ
の上部にＳｉＯ2選択成長マスク９、メサ構造上部のｐ
形ＩｎＧａＡｓＰキャップ層８の側面が逆メサ形状とな
る。
の上部にＳｉＯ2選択成長マスク９、メサ構造上部のｐ
形ＩｎＧａＡｓＰキャップ層８の側面が逆メサ形状とな
る。
【００３８】次に、ＳｉＯ2選択成長マスク９を用い
て、メサ構造１１以外の領域を埋め込むようにＭＯＶＰ
Ｅ法により、Ｆｅドープ高抵抗ＩｎＰ電流ブロック層１
０を成長させる。
て、メサ構造１１以外の領域を埋め込むようにＭＯＶＰ
Ｅ法により、Ｆｅドープ高抵抗ＩｎＰ電流ブロック層１
０を成長させる。
【００３９】このとき、メサ構造１１の上部（ｐ形Ｉｎ
ＧａＡｓＰキャップ層８）の側面は逆メサ形状であるか
ら、メサ構造１１上部の側面でのＦｅドープ高抵抗Ｉｎ
Ｐ電流ブロック層１０の異常成長は抑制され、メサ構造
１１をほぼ平坦に埋め込むことができる。
ＧａＡｓＰキャップ層８）の側面は逆メサ形状であるか
ら、メサ構造１１上部の側面でのＦｅドープ高抵抗Ｉｎ
Ｐ電流ブロック層１０の異常成長は抑制され、メサ構造
１１をほぼ平坦に埋め込むことができる。
【００４０】さらに、ＳｉＯ2選択成長マスク９を除去
することにより、図３に示す半導体レーザが得られる。
することにより、図３に示す半導体レーザが得られる。
【００４１】以上説明したように、本実施形態１によれ
ば、主面の結晶面が（１００）となるｎ形ＩｎＰ基板１
主面上に、ｎ形ＩｎＰバッファ層２、アンドープＩｎＧ
ａＡｓＰ活性層３、ｐ形ＩｎＰクラッド層４、ｐ形Ｉｎ
ＧａＡｓＰキャップ層８をＭＯＶＰＥ法によって順次成
長させて活性層を有する積層構造を形成した後に、この
積層構造の両側をＨＢｒガスを用いてエッチングするこ
とにより、活性層より上部（ｐ形ＩｎＧａＡｓＰキャッ
プ層８）の側面の形状は逆メサ形状となり、活性層を含
む下部（ｎ形ＩｎＰ基板１の上面部、ｎ形ＩｎＰバッフ
ァ層２、アンドープＩｎＧａＡｓＰ活性層３、ｐ形Ｉｎ
Ｐクラッド層４）はストライプ状となるメサ構造１１と
なる。
ば、主面の結晶面が（１００）となるｎ形ＩｎＰ基板１
主面上に、ｎ形ＩｎＰバッファ層２、アンドープＩｎＧ
ａＡｓＰ活性層３、ｐ形ＩｎＰクラッド層４、ｐ形Ｉｎ
ＧａＡｓＰキャップ層８をＭＯＶＰＥ法によって順次成
長させて活性層を有する積層構造を形成した後に、この
積層構造の両側をＨＢｒガスを用いてエッチングするこ
とにより、活性層より上部（ｐ形ＩｎＧａＡｓＰキャッ
プ層８）の側面の形状は逆メサ形状となり、活性層を含
む下部（ｎ形ＩｎＰ基板１の上面部、ｎ形ＩｎＰバッフ
ァ層２、アンドープＩｎＧａＡｓＰ活性層３、ｐ形Ｉｎ
Ｐクラッド層４）はストライプ状となるメサ構造１１と
なる。
【００４２】これにより、メサ構造１１の両側にＭＯＶ
ＰＥ法で電流ブロック層を形成する工程では、ｐ形Ｉｎ
ＧａＡｓＰキャップ層８の逆メサ形状のメサ構造１１に
より側面でのＦｅドープ高抵抗ＩｎＰ電流ブロック層１
０の異常成長を抑制することができるので、メサ構造１
１の高さを特に低くすることなく、メサ構造１１側面で
の異常成長を抑制した半導体レーザの製造ができる。
ＰＥ法で電流ブロック層を形成する工程では、ｐ形Ｉｎ
ＧａＡｓＰキャップ層８の逆メサ形状のメサ構造１１に
より側面でのＦｅドープ高抵抗ＩｎＰ電流ブロック層１
０の異常成長を抑制することができるので、メサ構造１
１の高さを特に低くすることなく、メサ構造１１側面で
の異常成長を抑制した半導体レーザの製造ができる。
【００４３】また、アンドープＩｎＧａＡｓＰ活性層３
の側面は逆メサ形状とはならないので、レーザ発振特性
を劣化させる原因となるアンドープＩｎＧａＡｓＰ活性
層３側面の結晶性を劣化させることなく、Ｆｅドープ高
抵抗ＩｎＰ電流ブロック層１０の異常成長を抑制でき
る。
の側面は逆メサ形状とはならないので、レーザ発振特性
を劣化させる原因となるアンドープＩｎＧａＡｓＰ活性
層３側面の結晶性を劣化させることなく、Ｆｅドープ高
抵抗ＩｎＰ電流ブロック層１０の異常成長を抑制でき
る。
【００４４】（実施形態２）図４〜図７は、本発明の実
施形態２の半導体レーザの製造方法を説明するための断
面図であり、１はｎ形ＩｎＰ基板、２はｎ形ＩｎＰバッ
ファ層、３はアンドープＩｎＧａＡｓＰ活性層、４はｐ
形ＩｎＰクラッド層、５はｐ形ＩｎＰ電流ブロック層、
６はｎ形ＩｎＰ電流閉じ込め層、７はｐ形ＩｎＰオーバ
ークラッド層、８はｐ形ＩｎＧａＡｓＰキャップ層、９
はＳｉＯ2選択成長マスク、１２はメサ構造である。
施形態２の半導体レーザの製造方法を説明するための断
面図であり、１はｎ形ＩｎＰ基板、２はｎ形ＩｎＰバッ
ファ層、３はアンドープＩｎＧａＡｓＰ活性層、４はｐ
形ＩｎＰクラッド層、５はｐ形ＩｎＰ電流ブロック層、
６はｎ形ＩｎＰ電流閉じ込め層、７はｐ形ＩｎＰオーバ
ークラッド層、８はｐ形ＩｎＧａＡｓＰキャップ層、９
はＳｉＯ2選択成長マスク、１２はメサ構造である。
【００４５】図４〜図７において、ｐ形ＩｎＰ電流ブロ
ック層５は膜厚ｄ＝２．０μｍ、ｎ形ＩｎＰ電流閉じ込
め層６は膜厚ｄ＝１．０μｍ、ｐ形ＩｎＰオーバークラ
ッド層７は膜厚ｄ＝１．２μｍである。
ック層５は膜厚ｄ＝２．０μｍ、ｎ形ＩｎＰ電流閉じ込
め層６は膜厚ｄ＝１．０μｍ、ｐ形ＩｎＰオーバークラ
ッド層７は膜厚ｄ＝１．２μｍである。
【００４６】次に、図４〜図７に基づき実施形態２の半
導体レーザの製造方法について説明すると、まず、図４
に示すように、（１００）面のｎ形ＩｎＰ基板１上にｎ
形ＩｎＰバッファ層２、アンドープＩｎＧａＡｓＰ活性
層３、ｐ形ＩｎＰクラッド層４をＭＯＶＰＥ法によって
成長する。
導体レーザの製造方法について説明すると、まず、図４
に示すように、（１００）面のｎ形ＩｎＰ基板１上にｎ
形ＩｎＰバッファ層２、アンドープＩｎＧａＡｓＰ活性
層３、ｐ形ＩｎＰクラッド層４をＭＯＶＰＥ法によって
成長する。
【００４７】次に、アンドープＩｎＧａＡｓＰ活性層３
を屈折率の小さいｐ形ＩｎＰ電流ブロック層５で囲んだ
埋め込み構造とするために、図５に示すように、ＳｉＯ
2膜の堆積、フォトリソグラフィ技術によるＳｉＯ2選択
成長マスク９（ストライブマスク）の形成を行い、この
マスクを利用して、ＨＢｒガスを用いたＲＩＥドライエ
ッチングによって〈０１１〉方向にストライプ幅１．５
μｍ、高さ３．５μｍ程度のメサ構造１２を形成する。
を屈折率の小さいｐ形ＩｎＰ電流ブロック層５で囲んだ
埋め込み構造とするために、図５に示すように、ＳｉＯ
2膜の堆積、フォトリソグラフィ技術によるＳｉＯ2選択
成長マスク９（ストライブマスク）の形成を行い、この
マスクを利用して、ＨＢｒガスを用いたＲＩＥドライエ
ッチングによって〈０１１〉方向にストライプ幅１．５
μｍ、高さ３．５μｍ程度のメサ構造１２を形成する。
【００４８】このときのメサ構造１２のメサ形状は、そ
の上部にＳｉＯ2選択成長マスク９、メサ構造１２上部
のｐ形ＩｎＰクラッド層４の側面が逆メサ形状となる。
の上部にＳｉＯ2選択成長マスク９、メサ構造１２上部
のｐ形ＩｎＰクラッド層４の側面が逆メサ形状となる。
【００４９】次に、図６に示すように、ＳｉＯ2選択成
長マスク９をそのまま用い、ＭＯＶＰＥ法により、メサ
構造以外の領域を埋め込むようにｐ形ＩｎＰ電流ブロッ
ク層５およびｎ形ＩｎＰ電流閉じ込め層６を成長する。
長マスク９をそのまま用い、ＭＯＶＰＥ法により、メサ
構造以外の領域を埋め込むようにｐ形ＩｎＰ電流ブロッ
ク層５およびｎ形ＩｎＰ電流閉じ込め層６を成長する。
【００５０】このとき、メサ構造１２の上部（ｐ形Ｉｎ
Ｐクラッド層４）の側面は逆メサ形状であるから、メサ
構造上部の側面でのｐ形ＩｎＰ電流ブロック層５の異常
成長は抑制され、メサ構造をほぼ平坦に埋め込むことが
できる。
Ｐクラッド層４）の側面は逆メサ形状であるから、メサ
構造上部の側面でのｐ形ＩｎＰ電流ブロック層５の異常
成長は抑制され、メサ構造をほぼ平坦に埋め込むことが
できる。
【００５１】また、ｐ形ＩｎＰ電流ブロック層５および
ｎ形ＩｎＰ電流閉じ込め層６は、それぞれ電流狭窄およ
び光り閉じ込め層として機能する。
ｎ形ＩｎＰ電流閉じ込め層６は、それぞれ電流狭窄およ
び光り閉じ込め層として機能する。
【００５２】次に、ＳｉＯ2選択成長マスク９をＨＦ溶
液により除去した後、ｎ形ＩｎＰ基板１の全面にＭＯＶ
ＰＥ法によりｐ形ＩｎＰオーバークラッド層７、ｐ形Ｉ
ｎＧａＡｓＰキャップ層８を順次成長させることによ
り、図７に示す半導体レーザが得られる。
液により除去した後、ｎ形ＩｎＰ基板１の全面にＭＯＶ
ＰＥ法によりｐ形ＩｎＰオーバークラッド層７、ｐ形Ｉ
ｎＧａＡｓＰキャップ層８を順次成長させることによ
り、図７に示す半導体レーザが得られる。
【００５３】以上説明したように、本実施形態２によれ
ば、主面の結晶面が（１００）となるｎ形ＩｎＰ基板１
主面上に、ｎ形ＩｎＰバッファ層２、アンドープＩｎＧ
ａＡｓＰ活性層３、ｐ形ＩｎＰクラッド層４をＭＯＶＰ
Ｅ法によって順次成長させて活性層を有する積層構造を
形成した後に、積層構造の両側を反応ガスとしてＨＢｒ
ガスを用いてエッチングすることにより、活性層より上
部（ｐ形ＩｎＰクラッド層４）の側面の形状は逆メサ形
状となり、活性層を含む下部（ｎ形ＩｎＰ基板１の上面
部、ｎ形ＩｎＰバッファ層２、アンドープＩｎＧａＡｓ
Ｐ活性層３）はストライプ状のメサ構造１２となる。
ば、主面の結晶面が（１００）となるｎ形ＩｎＰ基板１
主面上に、ｎ形ＩｎＰバッファ層２、アンドープＩｎＧ
ａＡｓＰ活性層３、ｐ形ＩｎＰクラッド層４をＭＯＶＰ
Ｅ法によって順次成長させて活性層を有する積層構造を
形成した後に、積層構造の両側を反応ガスとしてＨＢｒ
ガスを用いてエッチングすることにより、活性層より上
部（ｐ形ＩｎＰクラッド層４）の側面の形状は逆メサ形
状となり、活性層を含む下部（ｎ形ＩｎＰ基板１の上面
部、ｎ形ＩｎＰバッファ層２、アンドープＩｎＧａＡｓ
Ｐ活性層３）はストライプ状のメサ構造１２となる。
【００５４】これにより、メサ構造１２の両側にＭＯＶ
ＰＥ法で電流ブロック層を形成する工程では、ｐ形Ｉｎ
Ｐクラッド層４の逆メサ形状のメサ構造１２により側面
でのｐ形ＩｎＰ電流ブロック層５の異常成長を抑制する
ことができる。
ＰＥ法で電流ブロック層を形成する工程では、ｐ形Ｉｎ
Ｐクラッド層４の逆メサ形状のメサ構造１２により側面
でのｐ形ＩｎＰ電流ブロック層５の異常成長を抑制する
ことができる。
【００５５】次に、ｐ形ＩｎＰ電流ブロック層５を埋め
込む工程で用いたＳｉＯ2選択成長マスク９を除去した
後、ｎ形ＩｎＰ基板１の全面にＭＯＶＰＥ法によりｐ形
ＩｎＰオーバークラッド層７、ｐ形ＩｎＧａＡｓＰキャ
ップ層８を順次成長させることにより、メサ構造１２の
高さを特に低くすることなく、メサ構造１２側面でのｐ
形ＩｎＰ電流ブロック層５の異常成長を抑制して半導体
レーザが製造できる。
込む工程で用いたＳｉＯ2選択成長マスク９を除去した
後、ｎ形ＩｎＰ基板１の全面にＭＯＶＰＥ法によりｐ形
ＩｎＰオーバークラッド層７、ｐ形ＩｎＧａＡｓＰキャ
ップ層８を順次成長させることにより、メサ構造１２の
高さを特に低くすることなく、メサ構造１２側面でのｐ
形ＩｎＰ電流ブロック層５の異常成長を抑制して半導体
レーザが製造できる。
【００５６】また、アンドープＩｎＧａＡｓＰ活性層３
の側面は逆メサ形状とはならないので、レーザ発振特性
を劣化させる原因となるアンドープＩｎＧａＡｓＰ活性
層３側面の結晶性を劣化させることなく、ｐ形ＩｎＰ電
流ブロック層５の異常成長を抑制できる。
の側面は逆メサ形状とはならないので、レーザ発振特性
を劣化させる原因となるアンドープＩｎＧａＡｓＰ活性
層３側面の結晶性を劣化させることなく、ｐ形ＩｎＰ電
流ブロック層５の異常成長を抑制できる。
【００５７】なお、本実施形態１および２では、ＨＢｒ
ガスを用いてメサ構造１１，１２のエッチングを行った
が、メサ構造１１，１２の側面上部を逆メサ形状に形成
できれば他のエッチング方法を用いてもよいことはいう
までもない。
ガスを用いてメサ構造１１，１２のエッチングを行った
が、メサ構造１１，１２の側面上部を逆メサ形状に形成
できれば他のエッチング方法を用いてもよいことはいう
までもない。
【００５８】また、本実施形態１および２では、特定の
層（実施形態１ではｐ形ＩｎＧａＡｓＰキャップ層８、
実施形態２ではｐ形ＩｎＰクラッド層４）の全てが逆メ
サ形状となるように、ＨＢｒガスを用いてメサ構造１２
をエッチングしているが、アンドープＩｎＧａＡｓＰ活
性層３より上部に形成した層の一部もしくは複数の層に
またがり逆メサ形状（たとえば、実施形態１ではｐ形Ｉ
ｎＧａＡｓＰキャップ層８とｐ形ＩｎＰクラッド層４の
一部が逆メサ形状であり、実施形態２ではｐ形ＩｎＰク
ラッド層４の一部もしくは全部が逆メサ形状である）と
してもよいことはいうまでもない。
層（実施形態１ではｐ形ＩｎＧａＡｓＰキャップ層８、
実施形態２ではｐ形ＩｎＰクラッド層４）の全てが逆メ
サ形状となるように、ＨＢｒガスを用いてメサ構造１２
をエッチングしているが、アンドープＩｎＧａＡｓＰ活
性層３より上部に形成した層の一部もしくは複数の層に
またがり逆メサ形状（たとえば、実施形態１ではｐ形Ｉ
ｎＧａＡｓＰキャップ層８とｐ形ＩｎＰクラッド層４の
一部が逆メサ形状であり、実施形態２ではｐ形ＩｎＰク
ラッド層４の一部もしくは全部が逆メサ形状である）と
してもよいことはいうまでもない。
【００５９】本実施形態１および２では、活性層にバル
ク構造を用いたが、多重量子井戸構造を用いてもよいこ
とはいうまでもない。
ク構造を用いたが、多重量子井戸構造を用いてもよいこ
とはいうまでもない。
【００６０】本実施形態１および２では、ＩｎＰ系の半
導体レーザを用いて製造方法およびその効果を説明した
が、ＧａＡｓ系等の他のIII−Ｖ族化合物半導体レーザ
であってもよいことはいうまでもない。
導体レーザを用いて製造方法およびその効果を説明した
が、ＧａＡｓ系等の他のIII−Ｖ族化合物半導体レーザ
であってもよいことはいうまでもない。
【００６１】以上、本発明者によってなされた発明を、
前記発明の実施形態に基づき具体的に説明したが、本発
明は、前記発明の実施形態に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。
前記発明の実施形態に基づき具体的に説明したが、本発
明は、前記発明の実施形態に限定されるものではなく、
その要旨を逸脱しない範囲において種々変更可能である
ことは勿論である。
【００６２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００６３】メサ構造の高さを特に低くすることなく、
メサ構造の側面上部での電流ブロック層の異常成長を抑
制して半導体レーザを製造方法できる。
メサ構造の側面上部での電流ブロック層の異常成長を抑
制して半導体レーザを製造方法できる。
【図１】本発明の実施形態１の半導体レーザの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図２】本発明の実施形態１の半導体レーザの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図３】本発明の実施形態１の半導体レーザの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図４】本発明の実施形態２の半導体レーザの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図５】本発明の実施形態２の半導体レーザの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図６】本発明の実施形態２の半導体レーザの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図７】本発明の実施形態２の半導体レーザの製造方法
を説明するための断面図である。
を説明するための断面図である。
【図８】従来の半導体レーザの製造方法を説明するため
の断面図である。
の断面図である。
【図９】従来の半導体レーザの製造方法を説明するため
の断面図である。
の断面図である。
【図１０】従来の半導体レーザの製造方法を説明するた
めの断面図である。
めの断面図である。
【図１１】従来の半導体レーザの製造方法を説明するた
めの断面図である。
めの断面図である。
【図１２】従来の半導体レーザの製造方法を説明するた
めの断面図である。
めの断面図である。
【図１３】従来の半導体レーザの製造方法を説明するた
めの断面図である。
めの断面図である。
【図１４】従来の半導体レーザの製造方法を説明するた
めの断面図である。
めの断面図である。
１…ｎ形ＩｎＰ基板、２…ｎ形ＩｎＰバッファ層、３…
アンドープＩｎＧａＡｓＰ活性層、４…ｐ形ＩｎＰクラ
ッド層、５…ｐ形ＩｎＰ電流ブロック層、６…ｎ形Ｉｎ
Ｐ電流閉じ込め層、７…ｐ形ＩｎＰオーバークラッド
層、８…ｐ形ＩｎＧａＡｓＰキャップ層、９…ＳｉＯ2
選択成長マスク、１０…Ｆｅドープ高抵抗ＩｎＰ電流ブ
ロック層、１１，１２…メサ構造。
アンドープＩｎＧａＡｓＰ活性層、４…ｐ形ＩｎＰクラ
ッド層、５…ｐ形ＩｎＰ電流ブロック層、６…ｎ形Ｉｎ
Ｐ電流閉じ込め層、７…ｐ形ＩｎＰオーバークラッド
層、８…ｐ形ＩｎＧａＡｓＰキャップ層、９…ＳｉＯ2
選択成長マスク、１０…Ｆｅドープ高抵抗ＩｎＰ電流ブ
ロック層、１１，１２…メサ構造。
Claims (4)
- 【請求項１】 主面の結晶面が（１００）となる化合物
半導体基板主面に、バッファ層、活性層、クラッド層、
キャップ層を順次堆積させて積層構造を形成する工程
と、メサ構造を形成するための選択成長膜からなるマス
クを形成する工程と、前記積層構造の両側を前記マスク
を用いてエッチングし、前記活性層より上部の一部もし
くは全部が逆メサ形状となり、前記活性層を含む下部が
ストライプ状となるメサ構造を形成する工程と、前記メ
サ構造の両側を有機金属気相成長法により成長させた化
合物半導体からなる電流ブロック層で埋め込む工程と、
前記マスクを除去する工程とを具備することを特徴とす
る半導体レーザの製造方法。 - 【請求項２】 主面の結晶面が（１００）となる化合物
半導体基板主面に、バッファ層、活性層、クラッド層を
順次堆積させて積層構造を形成する工程と、メサ構造を
形成するための選択成長膜からなるマスクを形成する工
程と、前記積層構造の両側を前記マスクを用いてエッチ
ングし、前記活性層より上部の一部もしくは全部が逆メ
サ形状となり、前記活性層を含む下部がストライプ状と
なるメサ構造を形成する工程と、前記メサ構造の両側を
有機金属気相成長法により成長させた電流ブロック層で
埋め込む工程と、前記電流ブロック層を埋め込む工程で
用いた前記マスクを除去した後、オーバークラッド層、
キャップ層を順次堆積させる工程を具備することを特徴
とする半導体レーザの製造方法。 - 【請求項３】 前記エッチングは、反応ガスを用いるド
ライエッチングであることを特徴とする請求項１あるい
は請求項２に記載の半導体レーザの製造方法。 - 【請求項４】 反応ガスとしてＨＢｒガスを用いること
を特徴とする請求項３に記載の半導体レーザの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23159595A JPH0983060A (ja) | 1995-09-08 | 1995-09-08 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23159595A JPH0983060A (ja) | 1995-09-08 | 1995-09-08 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983060A true JPH0983060A (ja) | 1997-03-28 |
Family
ID=16925986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23159595A Pending JPH0983060A (ja) | 1995-09-08 | 1995-09-08 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983060A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224348A (ja) * | 2008-03-13 | 2009-10-01 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置およびその作製方法 |
-
1995
- 1995-09-08 JP JP23159595A patent/JPH0983060A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009224348A (ja) * | 2008-03-13 | 2009-10-01 | Nippon Telegr & Teleph Corp <Ntt> | 光半導体装置およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0673390B2 (ja) | 埋め込みヘテロ構造半導体デバイスの製作方法 | |
| US5604764A (en) | Semiconductor laser | |
| JP5027647B2 (ja) | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス | |
| JPH09237940A (ja) | 半導体装置，及びその製造方法 | |
| JPH0983060A (ja) | 半導体レーザの製造方法 | |
| JPH07202317A (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3038424B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP2804197B2 (ja) | 半導体レーザの製造方法 | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| JP2000252587A (ja) | 半導体レーザおよびその製造方法 | |
| JP3249987B2 (ja) | 埋め込み構造半導体レーザの製造方法 | |
| JPH06268334A (ja) | レーザーダイオード及びその製造方法 | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| EP1026799B1 (en) | Semiconductor laser and fabricating method therefor | |
| JPH0537078A (ja) | 量子井戸半導体レーザ素子およびその製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH05226767A (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPH07162078A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH1168234A (ja) | 半導体装置の製造方法 | |
| JPH06283804A (ja) | 分布反射型レーザ及びその製造方法 | |
| JPH0740623B2 (ja) | 半導体レーザの製造方法 | |
| JPH0582911A (ja) | 可視光レーザダイオード及びその製造方法 |