JPH0983141A - セラミック多層基板の製造方法 - Google Patents
セラミック多層基板の製造方法Info
- Publication number
- JPH0983141A JPH0983141A JP7230899A JP23089995A JPH0983141A JP H0983141 A JPH0983141 A JP H0983141A JP 7230899 A JP7230899 A JP 7230899A JP 23089995 A JP23089995 A JP 23089995A JP H0983141 A JPH0983141 A JP H0983141A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- ceramic
- multilayer substrate
- alumina
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 ＣＳＰ（チップサイズパッケージ）に好適な
セラミック多層基板を製造する方法に関し、端子間を狭
ピッチ化してもショートが無く、熱歪の影響を受けにく
いセラミック多層基板の突起電極を簡単に形成する。 【構成】 積層した未焼成のガラスセラミックシート２
の上下面に、焼成時の収縮を抑制するアルミナシート
１，１２を配置する。アルミナシート１２には、ビア導
体３の位置に開孔１３を設けている。この状態で焼成す
ると、ガラスセラミックシート２は高さ方向に収縮する
のに対し、開孔１３を設けたビア導体３は収縮せず盛り
上がる。そこでアルミナシート１２を除去すると、突起
電極１４を有するセラミック基板４を得ることができ
る。
セラミック多層基板を製造する方法に関し、端子間を狭
ピッチ化してもショートが無く、熱歪の影響を受けにく
いセラミック多層基板の突起電極を簡単に形成する。 【構成】 積層した未焼成のガラスセラミックシート２
の上下面に、焼成時の収縮を抑制するアルミナシート
１，１２を配置する。アルミナシート１２には、ビア導
体３の位置に開孔１３を設けている。この状態で焼成す
ると、ガラスセラミックシート２は高さ方向に収縮する
のに対し、開孔１３を設けたビア導体３は収縮せず盛り
上がる。そこでアルミナシート１２を除去すると、突起
電極１４を有するセラミック基板４を得ることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器に使用される
セラミック多層基板の製造方法に関するものである。
セラミック多層基板の製造方法に関するものである。
【０００２】
【従来の技術】近年、Ｓｉチップ内でのサブミクロン化
技術は急速に進み、ＩＣの高集積度化、高密度化の進展
は目を見張るものがある。しかし、これに伴ってＳｉチ
ップの大型化や多電極化が進み、ＩＣパッケージの大型
化は避けられなくなってきている。このため、端子リー
ドの狭ピッチ化も急速に進んできているものの、ＩＣの
実装効率（ＩＣチップ面積／ＩＣパッケージ面積）は５
０％以下と低く、これが実装効率を下げる一因となって
いる。
技術は急速に進み、ＩＣの高集積度化、高密度化の進展
は目を見張るものがある。しかし、これに伴ってＳｉチ
ップの大型化や多電極化が進み、ＩＣパッケージの大型
化は避けられなくなってきている。このため、端子リー
ドの狭ピッチ化も急速に進んできているものの、ＩＣの
実装効率（ＩＣチップ面積／ＩＣパッケージ面積）は５
０％以下と低く、これが実装効率を下げる一因となって
いる。
【０００３】そこでチップサイズパッケージ（以下ＣＳ
Ｐと略す）と呼ばれる新しい半導体パッケージが開発さ
れ、電子回路のデジタル化に伴って、セラミック多層基
板の利用が注目されている。図３の断面図は、セラミッ
ク多層基板を利用した代表的なＣＳＰの構造を示してい
る。
Ｐと略す）と呼ばれる新しい半導体パッケージが開発さ
れ、電子回路のデジタル化に伴って、セラミック多層基
板の利用が注目されている。図３の断面図は、セラミッ
ク多層基板を利用した代表的なＣＳＰの構造を示してい
る。
【０００４】図において、５は半導体素子であり、その
アルミ電極６にはバンプ１０を形成している。また４は
ガラスセラミックシートを積層して焼結したセラミック
多層基板であり、各層間の電気的導通はビア導体３と内
部導体１１で得ている。ＣＳＰに際しては、セラミック
多層基板４の基板電極９上に接着用の半田１０を塗布
し、半導体素子５のバンプ１０を位置合わせして載置し
て両者を固定した後、間隙を樹脂８で封止している。
アルミ電極６にはバンプ１０を形成している。また４は
ガラスセラミックシートを積層して焼結したセラミック
多層基板であり、各層間の電気的導通はビア導体３と内
部導体１１で得ている。ＣＳＰに際しては、セラミック
多層基板４の基板電極９上に接着用の半田１０を塗布
し、半導体素子５のバンプ１０を位置合わせして載置し
て両者を固定した後、間隙を樹脂８で封止している。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
のように、バンプ電極を形成して半導体素子を実装する
場合、より小径のバンプを形成していくことには限界が
あり困難となる。このため端子の狭ピッチ化にバンプの
小径化が対応できなくなり、半田等の接着剤の広がりに
よって、端子間のショートが多発することになる。
のように、バンプ電極を形成して半導体素子を実装する
場合、より小径のバンプを形成していくことには限界が
あり困難となる。このため端子の狭ピッチ化にバンプの
小径化が対応できなくなり、半田等の接着剤の広がりに
よって、端子間のショートが多発することになる。
【０００６】またバンプを高く形成することが困難であ
るために、半導体素子とセラミック多層基板の距離を大
きくできず、両者の熱膨張係数の差による歪を充分に吸
収しきれない問題もある。
るために、半導体素子とセラミック多層基板の距離を大
きくできず、両者の熱膨張係数の差による歪を充分に吸
収しきれない問題もある。
【０００７】そこで本発明は、無収縮基板を利用するこ
とによって、セラミック多層基板の焼成と同時に、端子
の狭ピッチ化や熱歪にも充分対応できる突起電極を形成
することのできる、セラミック多層基板の製造方法を提
供する。
とによって、セラミック多層基板の焼成と同時に、端子
の狭ピッチ化や熱歪にも充分対応できる突起電極を形成
することのできる、セラミック多層基板の製造方法を提
供する。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明のセラミック多層基板の製造方法は、積層し
た未焼成のセラミックシートの上面に、前記積層したセ
ラミックシート間を貫くビア導体の位置に、突起電極を
形成すべき大きさの開孔を有するとともに、前記突起電
極の高さに応じた厚さを有する収縮抑制シートを載置し
てから焼成するようにしたものである。
に、本発明のセラミック多層基板の製造方法は、積層し
た未焼成のセラミックシートの上面に、前記積層したセ
ラミックシート間を貫くビア導体の位置に、突起電極を
形成すべき大きさの開孔を有するとともに、前記突起電
極の高さに応じた厚さを有する収縮抑制シートを載置し
てから焼成するようにしたものである。
【０００９】
【作用】上記方法によれば、ビア導体は焼成時に発生す
る収縮ストレスを受けることなく焼き上がる。したがっ
て収縮抑制シートを除去すると、そのシートの開孔に応
じた径と高さの突起電極が現れる。
る収縮ストレスを受けることなく焼き上がる。したがっ
て収縮抑制シートを除去すると、そのシートの開孔に応
じた径と高さの突起電極が現れる。
【００１０】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は一実施例のセラミック多層基
板の製造方法における各工程を示す断面図である。図１
（ａ）において、１，１２はアルミナシートであり、積
層した未焼成のガラスセラミックシート２の上面及び下
面に配置することで、焼成時にガラスセラミックシート
２の収縮を制御する。アルミナシート１２には、積層し
たガラスセラミックシート２間の導通を得るビア導体３
の位置に、ＮＣパンチでビア導体３と同径の開孔１３を
形成している。
しながら説明する。図１は一実施例のセラミック多層基
板の製造方法における各工程を示す断面図である。図１
（ａ）において、１，１２はアルミナシートであり、積
層した未焼成のガラスセラミックシート２の上面及び下
面に配置することで、焼成時にガラスセラミックシート
２の収縮を制御する。アルミナシート１２には、積層し
たガラスセラミックシート２間の導通を得るビア導体３
の位置に、ＮＣパンチでビア導体３と同径の開孔１３を
形成している。
【００１１】この状態で焼成を行うと、図１（ｂ）に示
すように、アルミナシートは焼結しないが、内部のガラ
スセラミックシート２は焼結する。このときガラスセラ
ミックシート２は、アルミナシート１，１２によりＸ，
Ｙ方向、すなわち平面方向の収縮が抑制され、Ｚ方向す
なわち高さ方向は抑制されず、約５５〜６０％に収縮す
る。
すように、アルミナシートは焼結しないが、内部のガラ
スセラミックシート２は焼結する。このときガラスセラ
ミックシート２は、アルミナシート１，１２によりＸ，
Ｙ方向、すなわち平面方向の収縮が抑制され、Ｚ方向す
なわち高さ方向は抑制されず、約５５〜６０％に収縮す
る。
【００１２】このためアルミナシート１２に形成した開
孔１３の部分は、収縮が抑制されないので、焼成と同時
にビア導体３が突起電極として盛り上がってくる。その
後アルミナシート１，１２を除去すると、図１（ｃ）に
示すように、突起電極１４を有するセラミック多層基板
４が得られる。
孔１３の部分は、収縮が抑制されないので、焼成と同時
にビア導体３が突起電極として盛り上がってくる。その
後アルミナシート１，１２を除去すると、図１（ｃ）に
示すように、突起電極１４を有するセラミック多層基板
４が得られる。
【００１３】上記のようにして得られたセラミック多層
基板を用いてＣＳＰを行うに際しては、図２に示すよう
に、半導体素子５のアルミ電極６に接着剤となる半田７
を塗布した後、セラミック多層基板４に載置してから樹
脂８で封止する。
基板を用いてＣＳＰを行うに際しては、図２に示すよう
に、半導体素子５のアルミ電極６に接着剤となる半田７
を塗布した後、セラミック多層基板４に載置してから樹
脂８で封止する。
【００１４】ここで、開孔１３の大きさやアルミナシー
ト１２の厚さを調整することにより、突起電極の径や高
さを制御することができる。例えば開孔１３をビア導体
３の径より小さくすれば、より小径の突起電極１４を得
ることができ、端子間の狭ピッチ化にも対応できる。ま
たアルミナシート１２を複数枚重ねて用いると、突起電
極１３の高さを高くすることができ、半導体素子５とセ
ラミック多層基板４の距離を大きくすることができる。
このため線膨張係数の差の影響を受けにくく、また断線
しにくくできる。
ト１２の厚さを調整することにより、突起電極の径や高
さを制御することができる。例えば開孔１３をビア導体
３の径より小さくすれば、より小径の突起電極１４を得
ることができ、端子間の狭ピッチ化にも対応できる。ま
たアルミナシート１２を複数枚重ねて用いると、突起電
極１３の高さを高くすることができ、半導体素子５とセ
ラミック多層基板４の距離を大きくすることができる。
このため線膨張係数の差の影響を受けにくく、また断線
しにくくできる。
【００１５】なお上記実施例においては、焼成時に、ビ
ア導体３がアルミナシート１２の上面から突出してしま
うと、所望の形状の突起電極１４が得られなくなる。こ
のためアルミナシート１２の厚さは、焼成時に形成され
る突起電極１４の高さよりも高くしなければならない。
また開孔１３を小さくするにしたがって、形成される突
起電極１４も高くなるので、この点も考慮してアルミナ
シートの厚さを決定しなければならない。
ア導体３がアルミナシート１２の上面から突出してしま
うと、所望の形状の突起電極１４が得られなくなる。こ
のためアルミナシート１２の厚さは、焼成時に形成され
る突起電極１４の高さよりも高くしなければならない。
また開孔１３を小さくするにしたがって、形成される突
起電極１４も高くなるので、この点も考慮してアルミナ
シートの厚さを決定しなければならない。
【００１６】
【発明の効果】以上のように本発明によれば、ＣＳＰに
適用して好適なセラミック多層基板を得ることができ、
特に、狭ピッチ化してもショートがなく、また熱歪の影
響も受けにくいセラミック多層基板の突起電極を、焼成
と同時に簡単に形成することができる。
適用して好適なセラミック多層基板を得ることができ、
特に、狭ピッチ化してもショートがなく、また熱歪の影
響も受けにくいセラミック多層基板の突起電極を、焼成
と同時に簡単に形成することができる。
【図１】本発明の一実施例のセラミック多層基板の製造
方法における各工程を示す断面図
方法における各工程を示す断面図
【図２】同方法により得たセラミック多層基板を利用し
たＣＳＰの断面図
たＣＳＰの断面図
【図３】従来のＣＳＰを示す断面図
１，１２ アルミナシート ２ ガラスセラミックシート ３ ビア導体 ４ セラミック多層基板 ５ 半導体素子 ６ アルミ電極 ７ 半田 ８ 樹脂 ９ 基板電極 １０ バンプ １１ 内部導体 １３ 開孔 １４ 突起電極
Claims (1)
- 【請求項１】積層した未焼成のセラミックシートの上面
に、前記積層したセラミックシート間を貫くビア導体の
位置に、突起電極を形成すべき大きさの開孔を有すると
ともに、前記突起電極の高さに応じた厚さを有する収縮
抑制シートを載置してから焼成するようにしたセラミッ
ク多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7230899A JPH0983141A (ja) | 1995-09-08 | 1995-09-08 | セラミック多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7230899A JPH0983141A (ja) | 1995-09-08 | 1995-09-08 | セラミック多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983141A true JPH0983141A (ja) | 1997-03-28 |
Family
ID=16915049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7230899A Pending JPH0983141A (ja) | 1995-09-08 | 1995-09-08 | セラミック多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983141A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060108908A (ko) * | 2005-04-13 | 2006-10-18 | 삼성전기주식회사 | 적층형 세라믹 기판의 제조 방법 |
| JP2007324419A (ja) * | 2006-06-01 | 2007-12-13 | Tdk Corp | セラミック基板及び複合配線基板、並びにそれらの製造方法 |
| JP2007324420A (ja) * | 2006-06-01 | 2007-12-13 | Tdk Corp | セラミック基板及び複合配線基板、並びにそれらの製造方法 |
| JP2008047613A (ja) * | 2006-08-11 | 2008-02-28 | Jatco Ltd | 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板 |
| US7463475B2 (en) | 2005-07-27 | 2008-12-09 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component |
| US7807499B2 (en) | 2004-09-29 | 2010-10-05 | Murata Manufacturing Co., Ltd. | Stacked module and manufacturing method thereof |
| US7903426B2 (en) | 2005-10-26 | 2011-03-08 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, electronic device, and method for producing multilayer electronic component |
| US8232481B2 (en) | 2006-06-15 | 2012-07-31 | Murata Manufacturing Co., Ltd. | Wiring board with columnar conductor and method of making same |
-
1995
- 1995-09-08 JP JP7230899A patent/JPH0983141A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807499B2 (en) | 2004-09-29 | 2010-10-05 | Murata Manufacturing Co., Ltd. | Stacked module and manufacturing method thereof |
| KR20060108908A (ko) * | 2005-04-13 | 2006-10-18 | 삼성전기주식회사 | 적층형 세라믹 기판의 제조 방법 |
| US7463475B2 (en) | 2005-07-27 | 2008-12-09 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component |
| US7903426B2 (en) | 2005-10-26 | 2011-03-08 | Murata Manufacturing Co., Ltd. | Multilayer electronic component, electronic device, and method for producing multilayer electronic component |
| JP2007324419A (ja) * | 2006-06-01 | 2007-12-13 | Tdk Corp | セラミック基板及び複合配線基板、並びにそれらの製造方法 |
| JP2007324420A (ja) * | 2006-06-01 | 2007-12-13 | Tdk Corp | セラミック基板及び複合配線基板、並びにそれらの製造方法 |
| US8232481B2 (en) | 2006-06-15 | 2012-07-31 | Murata Manufacturing Co., Ltd. | Wiring board with columnar conductor and method of making same |
| JP2008047613A (ja) * | 2006-08-11 | 2008-02-28 | Jatco Ltd | 積層セラミック基板に表面実装部品の固定部を形成する方法及び、その固定部に表面実装部品を固定する方法、並びに、これらの方法に用いる積層セラミック基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336551A (en) | Thick-film printed circuit board and method for producing the same | |
| US7550321B2 (en) | Substrate having a functionally gradient coefficient of thermal expansion | |
| JP2996510B2 (ja) | 電子回路基板 | |
| JPS5815219A (ja) | チツプ・キヤパシタ | |
| US4313262A (en) | Molybdenum substrate thick film circuit | |
| JP2004259991A (ja) | 積層セラミック部品 | |
| JPH0983141A (ja) | セラミック多層基板の製造方法 | |
| JP2006128229A (ja) | 複合多層基板 | |
| US5669136A (en) | Method of making high input/output density MLC flat pack | |
| US4568999A (en) | Multilayer ceramic capacitor on printed circuit | |
| JP2001085839A (ja) | 多層セラミック基板の製造方法 | |
| JP4535801B2 (ja) | セラミック配線基板 | |
| JP2006128262A (ja) | 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JPH09260540A (ja) | 半導体用パッケージ基体の製造方法 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JPH09237855A (ja) | セラミックス多層配線基板 | |
| US20260047002A1 (en) | Wiring board and method of manufacturing the same | |
| JPH06310861A (ja) | セラミック多層基板におけるサーマルビアの形成方法 | |
| JPS60134497A (ja) | 配線基板およびその製造方法 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| KR20250139013A (ko) | 글래스 기판 및 이를 포함하는 다층 배선 기판 | |
| JP2006140513A (ja) | セラミック多層基板の製造方法 | |
| JP2006041241A (ja) | セラミック配線基板 |