JPH0983300A - オーディオ信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 信号発生器や測定器等を接続しなくとも機能
のテストを行うことができるようにする。 【解決手段】 ディジタルオーデイオ信号を処理する信
号処理手段１と、データ送出手段３に送出するデータを
記憶するデータ記憶手段２と、データ記憶手段２に記憶
されているデータを入力信号切換手段５に送出するデー
タ送出手段３と、外部より入力される同期信号をもとに
データ送出手段３に対してデータを送出するためのタイ
ミング信号を供給するタイミング信号生成手段４と、信
号処理手段１に入力する信号が外部により入力されたオ
ーディオ入力信号ではなくデータ送出手段３より出力さ
れる信号となるように切り換える入力信号切換手段５
と、データ記憶手段２とタイミング信号生成手段４と入
力信号切換手段５と制御する制御手段６とを備えた構成
をしている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オーディオ信号に対し
てディジタル処理を行い出力するようなオーディオ信号
処理装置に関する。

【０００２】

【従来の技術】図７は、従来の、オーディオ信号をディ
ジタル処理するようなオーディオ信号処理装置の構成を
示している。従来、オーディオ信号をディジタル処理す
る装置においてはＤＳＰ(ディジタル・シグナル・プロ
セッサ)が用いられる。オーディオ信号処理装置は、イ
コライザ，フィルタ，ミキシング等の処理を実現するた
めに、図７に示すようにＤＳＰ50を複数個配置した構成
をしている。また、各機器間でディジタルオーディオ信
号を伝送する場合、各機器間はシリアルでディジタルオ
ーディオ信号が伝送されるため、ＤＳＰ50に対してディ
ジタルオーディオ信号はシリアルで入出力が行われる。

【０００３】このように上記従来のオーディオ信号処理
装置では、シリアルで入力されたディジタルオーディオ
信号に対して、複数のＤＳＰを用いてオーディオ信号処
理を行い、その結果をシリアルで出力する。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来のオーディオ信号処理装置では、ＤＳＰ等により実現
されるイコライザ，フィルタ，ミキシング等の様々な機
能のテストを行うためには、外部よりオーディオ信号を
入力し、出力されるデータが正しいかどうかを検証する
という作業を行わなければならず、そのために外部より
信号を入力するための信号発生器や出力信号を測定する
ための測定器等を接続しないと機能のテストが行えない
という問題点があった。

【０００５】本発明は、上記従来の問題点を解決するも
のであり、信号発生器や測定器等を接続しなくとも機能
のテストを行うことができるようなオーディオ信号処理
装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、第１の手段として、オーディオ信号をディ
ジタル処理する信号処理手段と、任意のデータを記憶す
るデータ記憶手段と、このデータ記憶手段に記憶されて
いるデータを読み出して所定のタイミングで送出するデ
ータ送出手段と、外部より入力される同期信号をもとに
前記データ送出手段が任意のデータを送出するためのタ
イミング信号を前記データ送出手段に対して供給するタ
イミング信号生成手段と、前記信号処理手段に入力する
信号が外部より入力されたオーディオ入力信号ではなく
前記データ送出手段より送出される信号となるように切
り換える入力信号切換手段と、前記入力信号切換手段と
前記データ記憶手段と前記タイミング信号生成手段とを
制御する制御手段とを備えた構成をしている。

【０００７】さらに本発明は、上記目的を達成するため
に、第２の手段として、第１の手段における信号処理手
段より出力されるオーディオ出力信号を記憶する出力デ
ータ記憶手段と、この出力データ記憶手段に記憶された
データを読み出すよう制御する制御手段とを備えた構成
をしている。

【０００８】

【作用】したがって本発明によれば、第１の手段により
入力信号切換手段によって、外部から入力される信号で
はなく、データ記憶手段に記憶されている任意のデータ
を信号処理手段に入力することができるため、外部に信
号発生器等を接続してオーディオ信号処理装置にオーデ
ィオ信号を入力しなくとも、信号処理手段によって実現
される機能のテストを行うことができる。

【０００９】また、本発明によれば、第２の手段によ
り、第１の手段において信号処理手段より出力されるデ
ータを記憶し読み出すことができるので、信号処理手段
によって処理された結果出力される信号を外部に測定器
等を接続して確認しなくとも、機能のテストの結果を検
証することができる。

【００１０】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。

【００１１】図１は本発明の第１実施例の概略ブロック
図であり、１はオーディオ信号をディジタル処理する信
号処理手段、２は後述するデータ送出手段に送出するデ
ータを記憶するデータ記憶手段、３はデータ記憶手段２
に記憶されているデータを後述する入力信号切換手段に
送出するデータ送出手段、４は外部より入力される同期
信号をもとにデータ送出手段３がデータを送出するため
のタイミング信号をデータ送出手段３に対して供給する
タイミング信号生成手段、５は信号処理手段１に入力す
る信号が外部より入力されたオーディオ入力信号ではな
くデータ送出手段３より出力される信号となるように切
り換えを行う入力信号切換手段、６はデータ記憶手段２
とタイミング信号生成手段４と入力信号切換手段５とを
制御する制御手段である。

【００１２】図２は図１の構成を具体化した第１実施例
の回路ブロック図であり、10は、ＤＳＰや専用ＬＳＩに
よりイコライザやフィルタ、あるいはボリューム等の機
能を実現するためのディジタル処理を行う信号処理回路
(図１の信号処理手段１に対応)であり、この信号処理回
路10に対する入出力は24ビットシリアルデータである。
11は24ビットのデータを記憶しておくための24ビットレ
ジスタ(図１のデータ記憶手段２に対応)、12は24ビット
のパラレルデータをシリアルデータに変換するパラレル
−シリアル変換器(図１のデータ送出手段３に対応)、13
は外部より入力されるビットクロックとワードクロック
からパラレル−シリアル変換器12に供給するロードクロ
ックとシフトクロックとを生成するタイミング信号生成
回路(図１のタイミング信号生成手段４に対応)、14は、
外部からのシリアル入力データと、パラレル−シリアル
変換器12により出力されるシリアルデータとを切り換え
るための２to１セレクタ(図１の入力信号切換手段５に
対応)、15は切り換えの設定をするための切換用１ビッ
トレジスタであり、２to１セレクタ14のセレクト端子に
接続されている。17は、タイミング信号生成回路13に対
して、設定を行うためのＬ／Ｒ設定用１ビットレジス
タ、16はＣＰＵであり、切換用１ビットレジスタ15と24
ビットレジスタ11に対して、書き込み動作を行う(図１
の制御手段６が図２の切換用１ビットレジスタ15とＣＰ
Ｕ16とＬ／Ｒ設定用１ビットレジスタ17とに対応)。

【００１３】次に、第１実施例の回路動作について図５
のタイミングチャートおよび図２を参照しながら説明す
る。

【００１４】図５は、外部から入力されるワードクロッ
ク，ビットクロック，オーディオデータと、タイミング
信号生成回路13がパラレル−シリアル変換器12に供給す
るロードクロック、およびシフトクロックと、パラレル
−シリアル変換器12より出力されるシリアルデータのタ
イミングチャートである。

【００１５】第１実施例ではワードクロックの周波数は
48kHz、ビットクロックの周波数はワードクロックの64
倍の周波数である3.072MHzであり、この２つのクロック
に同期して24ビットのオーディオデータがシリアルで入
力される。オーディオデータは、ワードクロックのＨ(H
IGH)期間をオーディオのＬチャンネル、Ｌ(LOW)期間を
オーディオのＲチャンネルのデータとし、24ビットのオ
ーディオデータを32クロック中の後24クロック分のとこ
ろにＬＳＢファーストで伝送するようなフォーマットで
ある。パラレル−シリアル変換器12は同期ロード型のパ
ラレル−シリアル変換器12であり、データのシフト動作
はシフトクロックの立ち上がりに同期して行われる。し
たがって、図５に示すようなロードクロックとシフトク
ロックがパラレル−シリアル変換器12に入力されること
により、24ビットレジスタ11に記憶されている24ビット
のデータがパラレル−シリアル変換器12にロードされ、
オーディオデータと同様のタイミングでシリアル出力さ
れる。

【００１６】図５に示したロードクロック，シフトクロ
ックおよびパラレル−シリアル変換器12から出力される
データのタイミングは、Ｌチャンネルのデータを出力す
るようにＬ／Ｒ設定用１ビットレジスタ17を設定した場
合の例である。

【００１７】切換用１ビットレジスタ15の出力は２to１
セレクタ14のセレクト端子に接続される。２to１セレク
タ14のセレクト端子をＬにすると外部からのシリアル入
力データが信号処理回路10へ入力され、セレクト端子を
Ｈにするとパラレル−シリアル変換器12より出力される
シリアルデータが信号処理回路10へ入力される。したが
って、ＣＰＵ16が切換用１ビットレジスタ15をＨに設定
し、24ビットレジスタ11に24ビットデータを書き込むこ
とにより、信号処理回路10に24ビットのシリアルデータ
が入力される。

【００１８】このように上記第１実施例によれば、制御
手段６よりデータ記憶手段２に書き込んだ任意のデータ
を信号処理手段１に入力することができるので、外部に
信号発生器等を接続してオーディオ信号を入力しなくと
も機能のテストを行うことができる。

【００１９】次に、本発明の第２実施例について図面を
参照しながら説明する。

【００２０】図３は、第２実施例における概略ブロック
図である。なお、図１に示した第１実施例と同一の構成
部分については、同一符号を付して詳細な説明を省略す
る。

【００２１】図３において、20は信号処理手段１より出
力されるデータを記憶しておく出力データ記憶手段であ
り、制御手段６は、入力信号切換手段５とデータ記憶手
段２とタイミング信号生成手段４とを制御することに加
えて、出力データ記憶手段20よりデータを読み出すよう
に制御する。

【００２２】図４は、第２実施例における回路ブロック
図である。なお、図２に示した第１実施例の回路構成と
同一の構成部分については、同一符号を付して詳細な説
明を省略する。

【００２３】図４において、30は信号処理回路10より出
力されるシリアルデータをパラレルデータに変換するシ
リアル−パラレル変換器、31はシリアル−パラレル変換
器30より出力されるパラレルデータを記憶しておく24ビ
ットレジスタであり、この24ビット出力データはＣＰＵ
16により読み出すことができる。32は入力側Ｌ／Ｒ設定
用１ビットレジスタで、これは第１実施例の図２で示し
たＬ／Ｒ設定用１ビットレジスタ17と同一である。33
は、信号処理回路10より出力されるオーディオデータの
うち、Ｌチャンネル，Ｒチャンネルどちらのデータを記
憶するかを設定する出力側Ｌ／Ｒ設定用１ビットレジス
タである。タイミング信号生成回路13は、パラレル−シ
リアル変換器12にクロックを供給するのに加えて、シリ
アル−パラレル変換器30にシフトクロックを24ビットレ
ジスタ31にラッチクロックをそれぞれ供給する。なお、
図３の制御手段６が図４の切換用１ビットレジスタ15と
ＣＰＵ16と、入力側Ｌ／Ｒ設定用１ビットレジスタ32
と、出力側Ｌ／Ｒ設定用１ビットレジスタ33に対応、図
４の出力データ記憶手段20が図３のシリアル−パラレル
変換器30と24ビットレジスタ31とに対応する。

【００２４】次に第２実施例の回路動作について図６の
タイミングチャートを参照しながら説明する。

【００２５】図６は、信号処理回路10より出力されるオ
ーディオデータ，シリアル−パラレル変換器30に供給さ
れるシフトクロック，24ビットレジスタ31に供給される
ラッチクロックのタイミングチャートである。

【００２６】シリアル−パラレル変換器30は、シフトク
ロックの立ち上がりに同期してシフト動作を行うので、
ビットクロックを反転したクロックを24クロック分供給
することにより信号処理回路10より出力されるオーディ
オデータが順次シリアル−パラレル変換器30でシフトさ
れていく。24ビットレジスタ31はラッチクロックの立ち
上がりに同期してデータをラッチするので、図６に示す
ようなタイミングのラッチクロックを入力することによ
り、シリアル−パラレル変換器30においてシフトされた
24ビットの出力データが24ビットレジスタ31に格納され
る。24ビットレジスタ31に格納されるデータはＣＰＵ16
により読み出すことができる。

【００２７】図６に示したシフトクロックおよびラッチ
クロックのタイミングは、出力側Ｌ／Ｒ設定用１ビット
レジスタ33でＬチャンネルのデータを記憶するように設
定した場合の例である。

【００２８】このように上記第２実施例によれば、信号
処理手段から出力されるデータを記憶し、ＣＰＵより読
み出すことができるので、そのデータを期待値と比較す
ることにより、測定器等を接続して出力信号を確認しな
くとも機能のテストの結果を検証することができる。ま
た外部に信号発生器や測定器等を接続しなくとも、オー
ディオ信号処理装置単体でハードウェアとソフトウェア
の異常を検出することができるので、システム運用時に
おける自己判断機能を実現することができる。

【００２９】

【発明の効果】以上説明したような構成の本発明によれ
ば、入力信号切換手段によって、外部から入力される信
号ではなく、データ記憶手段に記憶されている任意のデ
ータを信号処理手段に入力することができるため、外部
に信号発生器等を接続してオーディオ信号処理装置にオ
ーディオ信号を入力しなくとも、信号処理手段によって
実現される機能のテストを行うことができるという効果
を有する。

【００３０】また、信号処理手段より出力されるデータ
を記憶しておくことができるので、上記効果に加えて、
外部に測定器等を接続して出力信号を確認しなくとも、
機能のテストの結果を検証することができるという効果
を有する。

【図面の簡単な説明】

【図１】本発明の第１実施例におけるオーディオ信号処
理装置の概略ブロック図である。

【図２】本発明の第１実施例におけるオーディオ信号処
理装置の回路ブロック図である。

【図３】本発明の第２実施例におけるオーディオ信号処
理装置の概略ブロック図である。

【図４】本発明の第２実施例におけるオーディオ信号処
理装置の回路ブロック図である。

【図５】本発明の第１実施例における回路動作を示すタ
イミングチャートである。

【図６】本発明の第２実施例における回路動作を示すタ
イミングチャートである。

【図７】従来のオーディオ信号処理装置の構成図であ
る。

【符号の説明】

１…信号処理手段、 ２…データ記憶手段、 ３…デー
タ送出手段、 ４…タイミング信号生成手段、 ５…入
力信号切換手段、 ６…制御手段、 10…信号処理回
路、 11…24ビットレジスタ、 12…パラレル−シリア
ル変換器、 13…タイミング信号生成回路、 14…２to
１セレクタ、 15…切換用１ビットレジスタ、 16…Ｃ
ＰＵ、 17…Ｌ／Ｒ設定用１ビットレジスタ、 20…出
力データ記憶手段、 30…シリアル−パラレル変換器、
31…24ビットレジスタ、 32…入力側Ｌ／Ｒ設定用１
ビットレジスタ、 33…出力側Ｌ／Ｒ設定用１ビットレ
ジスタ、 50…ＤＳＰ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 オーディオ信号をディジタル処理する信
   号処理手段と、任意のデータを記憶するデータ記憶手段
   と、このデータ記憶手段に記憶されているデータを読み
   出して所定のタイミングで送出するデータ送出手段と、
   外部より入力される同期信号をもとに前記データ送出手
   段が任意のデータを送出するためのタイミング信号を前
   記データ送出手段に対して供給するタイミング信号生成
   手段と、前記信号処理手段に入力する信号が外部より入
   力されたオーディオ入力信号ではなく前記データ送出手
   段より送出される信号となるように切り換える入力信号
   切換手段と、前記入力信号切換手段と前記データ記憶手
   段と前記タイミング信号生成手段とを制御する制御手段
   とを備えたことを特徴とするオーディオ信号処理装置。
2. 【請求項２】 信号処理手段より出力されるオーディオ
   出力信号を記憶する出力データ記憶手段と、この出力デ
   ータ記憶手段に記憶されたデータを読み出すよう制御す
   る制御手段とを備えたことを特徴とする請求項１記載の
   オーディオ信号処理装置。