JPH098420A - Printed board and printed board - Google Patents

Printed board and printed board

Info

Publication number
JPH098420A
JPH098420A JP14866695A JP14866695A JPH098420A JP H098420 A JPH098420 A JP H098420A JP 14866695 A JP14866695 A JP 14866695A JP 14866695 A JP14866695 A JP 14866695A JP H098420 A JPH098420 A JP H098420A
Authority
JP
Japan
Prior art keywords
circuit
circuit block
priority
output
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14866695A
Other languages
Japanese (ja)
Inventor
Toshio Yasutake
敏夫 安武
Yuji Kamisaka
裕士 神阪
Kiminari Ogura
仁成 小椋
Chiyonsuwannapaisaan Poonshiyai
ポーンシャイ・チョンスワンナパイサーン
Eiji Kanetani
英治 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14866695A priority Critical patent/JPH098420A/en
Publication of JPH098420A publication Critical patent/JPH098420A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 本発明は、複数の回路ブロックを優先度の順
に連続して搭載し、搭載された回路ブロックの間を優先
度の順に伝播する信号を、搭載される回路ブロックの数
に係わりなくプリント板の同一の端子から出力するプリ
ント板に関し、同一のプリント板基板を利用して複数の
プリント板を設計し、設計期間を低減し、設計費用,図
面維持費用,管理費用を削減することを目的とする。 【構成】 回路ブロックの出力信号を集約し、搭載され
た中で最も優先度の低い回路ブロックの出力信号を選択
して出力する切替回路を設け、回路ブロックの搭載の有
無と切替回路を構成する部品の搭載の有無とを対応さ
せ、部品の搭載の有無により切替回路を通る信号を切り
替えることにより、同一のプリント板基板を利用し複数
のプリント板を設計する。
(57) [Summary] [Object] The present invention has a plurality of circuit blocks continuously mounted in the order of priority, and a signal propagating between the mounted circuit blocks in the order of priority is mounted on the circuit block. Regardless of the number of printed circuit boards that are output from the same terminal on the printed circuit board, multiple printed circuit boards can be designed using the same printed circuit board, reducing the design period, design cost, drawing maintenance cost, management cost. The purpose is to reduce. [Configuration] A switching circuit that aggregates the output signals of the circuit blocks, selects and outputs the output signal of the circuit block with the lowest priority among the mounted ones, and configures whether or not the circuit block is mounted and the switching circuit A plurality of printed boards are designed using the same printed circuit board by correlating the presence / absence of the component and switching the signal passing through the switching circuit depending on the presence / absence of the component.

Description

【発明の詳細な説明】Detailed Description of the Invention

【産業上の利用分野】本発明は、プリント板基板、およ
び同一のプリント板基板を用い、あらかじめ設定した範
囲の中で実際に搭載される回路ブロックの組み合わせを
選択して作られるプリント板に関する。集積回路の大規
模化の進展に伴い、プリント板に搭載される回路の集積
度が高くなり、プリント板の機能が複雑化し設計期間が
長期化すると共に、機能の組合せにより生じる多様なプ
リント板を設計するため、設計費用が膨大になってきて
いる。更に、プリント板の多様化はプリント板基板の増
加をもたらし、部品管理に要する費用や図面の維持に要
する費用も多大なものとなってきている。このため、汎
用のプロセッサと浮動小数点演算専用のプロセッサの様
に大規模集積回路化され、診断のためのスキャンパスを
有し、かつ、プリント板への搭載順序があらかじめ定め
られている回路ブロックから構成されるプリント板につ
いては、搭載される回路ブロックの数に係わりなく同一
のプリント板基板を利用して設計できる必要がある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed board and a printed board made of the same printed board by selecting a combination of circuit blocks actually mounted within a preset range. As the scale of integrated circuits increases, the degree of integration of the circuits mounted on the printed circuit board increases, the function of the printed circuit board becomes complicated, and the design period becomes longer. Since it is designed, the design cost has become huge. Further, the diversification of printed boards has led to an increase in the number of boards for printed boards, and the costs required for parts management and the costs required for maintaining drawings have become enormous. For this reason, a circuit block that has a large-scale integrated circuit, such as a general-purpose processor and a processor dedicated to floating-point arithmetic, has a scan path for diagnosis, and has a predetermined mounting sequence on the printed circuit board. The printed boards to be constructed need to be designed using the same printed board regardless of the number of circuit blocks mounted.

【従来の技術】例えば、診断のためのスキャンパスを有
する装置においては、プリント板の入力端子から入力さ
れたスキャンデータはプリント板内の回路ブロックを伝
播し、出力端子から出力して次のプリント板に入力する
ため、定められたプリント板実装位置におけるスキャン
の入力端子と出力端子は固定している。従来の方法で
は、汎用プロセッサを基本搭載し浮動小数点演算プロセ
ッサをオプションとして搭載するプリント板の様に、同
一位置に排他的に実装され、あらかじめ定められた優先
度の順に高い方から低い方へ連続して複数の回路ブロッ
クが接続され、更に、優先度の高い方から低い方へ順次
信号が伝播して、プリント板の固定した端子から出力さ
れるプリント板は、図6,図7に示す様に、搭載される
回路ブロックの組合せの各々について、入出力端子を同
じ位置に合わせた別々のプリント板基板を用いて設計さ
れていた。つまり従来のオプション機能を設けたプリン
ト板においては、オプション機能の追加/削除のために
新たなプリント板を設計開発しなければならない。
2. Description of the Related Art For example, in a device having a scan path for diagnosis, scan data input from an input terminal of a printed board propagates through a circuit block in the printed board and is output from an output terminal to output the next print. In order to input to the board, the input terminal and the output terminal of the scan at the fixed mounting position of the printed board are fixed. In the conventional method, a general-purpose processor is basically mounted and a floating-point arithmetic processor is optionally mounted, so that it is mounted exclusively at the same position, and it is consecutive from the highest to the lowest in order of predetermined priority. Then, a plurality of circuit blocks are connected to each other, and signals are sequentially propagated from higher priority to lower priority, and the printed board output from the fixed terminal of the printed board is as shown in FIGS. 6 and 7. In addition, each of the combinations of circuit blocks to be mounted was designed by using different printed circuit boards in which the input / output terminals were aligned at the same position. That is, in the conventional printed circuit board provided with the optional function, a new printed circuit board must be designed and developed in order to add / delete the optional function.

【発明が解決しようとする課題】従って、集積度の高い
プリント板を多種類設計するため、設計期間が長期化す
ると共に、設計費用が膨大になり、管理すべき部品点数
が増加するため、図面の維持費用やプリント板基板の管
理費用等が多大になるという問題を生じていた。本発明
は、あらかじめ搭載される順序が定められ、該順序に従
って連続して搭載される回路ブロックから構成され、搭
載される優先度の順に高い方から低い方へ信号が順次伝
播し、搭載される回路ブロックの数に係わりなく、プリ
ント板の固定した端子から出力されるプリント板を、同
一のプリント板基板を用いて提供することを目的とす
る。
Therefore, since various kinds of printed boards having a high degree of integration are designed, the design period becomes long, the design cost becomes enormous, and the number of parts to be managed increases. However, there has been a problem that the maintenance cost of the device and the management cost of the printed circuit board become large. According to the present invention, the mounting order is determined in advance, and the circuit blocks are sequentially mounted according to the order, and the signals are sequentially propagated from the higher priority to the lower priority in the order of the priority to be mounted. An object of the present invention is to provide a printed board that is output from a fixed terminal of the printed board regardless of the number of circuit blocks, using the same printed board.

【課題を解決するための手段】図1は、本発明の原理説
明図であり、図1において、10は、複数の回路ブロッ
クと、中継回路と、切替回路の接合部とを有し、また、
中継回路を経由して回路ブロック間を伝播する信号を伝
える信号線パターンと、全ての回路ブロックの出力信号
を切替回路に集約する信号線パターンとを有するプリン
ト板基板であり、20A,20B,・,20Nは、回路
ブロックであって、20Aは基本で搭載される(最も優
先度が高い)回路ブロックであり、以下順次優先度が低
下するものであり、30B,・,30Nは、搭載の優先
度が相互に1ランク異なる2つの回路ブロックの中間
で、回路ブロックの出力端子と切替回路の入力端子とを
接続する信号線パターンから分岐した分岐長が、中継回
路を搭載せずオープンとした場合も信号の反射による切
替回路の誤動作を生じない長さとなる位置に配置され、
該回路ブロックより優先度が1ランク低い回路ブロック
へ信号を中継する中継回路であり、40は、実際に搭載
されている回路ブロックの中で、最も優先度の低い回路
ブロックからの出力信号を選択して出力する切替回路で
ある。
FIG. 1 is a diagram for explaining the principle of the present invention. In FIG. 1, reference numeral 10 has a plurality of circuit blocks, a relay circuit, and a junction portion of a switching circuit. ,
A printed circuit board having a signal line pattern for transmitting a signal propagating between circuit blocks via a relay circuit and a signal line pattern for consolidating output signals of all the circuit blocks in a switching circuit, 20A, 20B ,. , 20N are circuit blocks, and 20A is a circuit block that is basically mounted (highest priority), and the priority is sequentially decreased below. 30B, ..., 30N are mounting priority. When the branch length branched from the signal line pattern that connects the output terminal of the circuit block and the input terminal of the switching circuit in the middle of two circuit blocks whose degrees differ from each other is open without mounting a relay circuit Is also placed at a position where the switching circuit does not malfunction due to signal reflection.
Reference numeral 40 denotes a relay circuit that relays a signal to a circuit block whose priority is one rank lower than that of the circuit block, and 40 selects an output signal from the circuit block having the lowest priority among the circuit blocks actually mounted. It is a switching circuit for outputting.

【作用】図1を参照しながら本発明を説明する。本発明
では、中継回路は対応する回路ブロックが搭載される場
合に搭載され、対応する回路ブロックが搭載されない場
合は搭載されない。即ち、中継回路30Bは回路ブロッ
ク20Bが搭載される場合に搭載され、中継回路30C
は回路ブロック20Cが搭載される場合に搭載される。
また、回路ブロックは、該回路ブロックより優先度が1
ランク高い回路ブロックが搭載される場合に限り搭載さ
れ、優先度の高い方から低い方へ順に連続して搭載され
る。即ち、回路ブロック20Aが搭載されている場合に
回路ブロック20Bが搭載され、回路ブロック20Bが
搭載されている場合に回路ブロック20Cが搭載され
る。切替回路40では構成する部品が選択され、プリン
ト板基板10に実際に搭載される回路ブロックの中で最
も優先度が低い回路ブロックの出力信号のみを出力し、
実際には回路ブロックが搭載されない場合も含め、他の
全ての回路ブロックの出力信号が抑止される。従って、
プリント板に入力された信号は、搭載されている回路ブ
ロックの数に係わりなく、常にプリント板の同一の端子
から出力され、また、中継回路を搭載しない場合も信号
の反射による誤動作が生じない位置に設けることによ
り、回路ブロックをプリント板内の自由な位置に配置す
ることが可能となる。
The present invention will be described with reference to FIG. In the present invention, the relay circuit is mounted when the corresponding circuit block is mounted, and is not mounted when the corresponding circuit block is not mounted. That is, the relay circuit 30B is mounted when the circuit block 20B is mounted, and the relay circuit 30C is mounted.
Is mounted when the circuit block 20C is mounted.
In addition, the circuit block has a priority level 1 higher than that of the circuit block.
It is mounted only when a circuit block having a high rank is mounted, and the circuit blocks are sequentially mounted in descending order of priority. That is, the circuit block 20B is mounted when the circuit block 20A is mounted, and the circuit block 20C is mounted when the circuit block 20B is mounted. In the switching circuit 40, the constituent components are selected, and only the output signal of the circuit block having the lowest priority among the circuit blocks actually mounted on the printed board 10 is output,
Actually, the output signals of all other circuit blocks are suppressed even when the circuit block is not mounted. Therefore,
The signal input to the printed circuit board is always output from the same terminal of the printed circuit board regardless of the number of mounted circuit blocks, and even if the relay circuit is not installed, no malfunction occurs due to signal reflection. The circuit block can be arranged at a free position in the printed board by providing the circuit block.

【実施例】図2及び図3を参照しながら切替回路の実施
例について説明する。図2は、切替回路の第1の実施例
であり、入力A,入力B,入力Cから入力Aを直接選択
して出力する場合を示し、図3は、切替回路の第2の実
施例であり、入力A,入力B,入力Cから入力Aを選択
出力するにあたり、先ず入力Aと入力Bから入力Aを選
択し、次いで入力Aと入力Cから入力Aを選択出力する
場合を示している。また、図2及び図3において、論理
素子の入力端子のうち入力信号と対になる入力端子に接
続されている抵抗の他端が+5Vとなっている場合は、
プルアップ抵抗として該入力信号を選択し、GNDとな
っている場合はプルダウン抵抗として該入力信号を抑止
している。従って、図2及び図3はいずれも入力Aが選
択出力される。次に、図4及び図5を参照しながらプリ
ント板の回路構成について説明する。図4は、本発明の
一実施例回路構成図(1/2)であり、回路ブロックと
して中央処理ユニット(以下、「CPU」と略す)を搭
載した場合を示し、図5は、本発明の回路構成図(2/
2)であって、CPUに加え浮動小数点演算ユニット
(以下、「FPU」と略す)をも搭載した場合を示し、
診断のためのスキャン回路を搭載したプリント板の構成
を示している。図4及び図5において、21は、大規模
集積回路(以下、「LSI」と略す)で構成されるCP
Uで、搭載の優先度が最も高く、プリント板に基本とし
て搭載される回路ブロックであり、22は、LSIで構
成されるFPUで、搭載の優先度がCPUに次ぎ、プリ
ント板にオプションとして搭載される回路ブロックであ
り、30は、ドライバ素子からなる集積回路(以下、
「SSI」と略す)で、FPU22がプリント板に搭載
される場合、FPU22とCPU21の間に搭載される
中継回路であり、40は、CPUとFPUが搭載される
場合はFPUの出力を,CPUのみ搭載される場合はC
PUの出力を選択出力する切替回路であり、41は、切
替回路のうち論理素子からなる切替回路論理素子部であ
り、42は、切替回路のうち搭載される回路ブロックに
対応して選択される抵抗からなる切替回路抵抗部であ
り、51は、FPU22が搭載される場合に搭載され、
論理素子の入力を論理「0」とする抵抗(以下、「プル
ダウン抵抗」と略す)であり、61,62は、FPU2
2が搭載されない場合に搭載され、論理素子の入力を論
理「1」とする抵抗(以下、「プルアップ抵抗」と略
す)で、プリント板に、プルダウン抵抗51と排他的に
搭載されるものであり、71,72,73,74は、S
SIで構成される論理素子である。以下、図4及び図5
を参照しながらスキャン信号の流れについて説明する。
FPU22がプリント板10に搭載されない場合、図4
に示す通り中継回路30は搭載されず(図4で点線で囲
んだ部分)、プルダウン抵抗51も搭載されない(図4
で点線で表示した部分)。プルアップ抵抗61,62が
搭載され、従って、論理素子71は入力が全て論理
「1」であるため出力が論理「0」となり、論理素子7
3に接続される他の入力の値の如何に係わらず、論理素
子73の出力は論理「1」となる。一方、論理素子72
はプルアップ抵抗61に接続される入力が論理「1」で
あるため、CPU21の出力信号の値に応じ論理素子7
2から出力信号が出力される。論理素子74の論理素子
73に接続される入力は論理「0」であるため、論理素
子72の出力信号の値に応じ論理素子74から出力信号
が出力される。FPU22がプリント板10に搭載され
る場合、プルアップ抵抗61,62は搭載されない(図
5で点線で表示した部分)。中継回路30とプルダウン
抵抗51が搭載され、従って、論理素子71,72のプ
ルダウン抵抗51に接続される入力が論理「0」である
ため、論理素子71,72の出力信号の値はいずれも論
理「1」である。論理素子73の論理素子71の出力に
接続される入力が論理「1」であるため、FPU22の
出力信号の値に対応して論理素子73から出力信号が出
力される。論理素子72の出力に接続される論理素子7
4の入力が論理「1」であるため、論理素子73から出
力された信号に応じ論理素子74の出力信号が出力され
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a switching circuit will be described with reference to FIGS. FIG. 2 shows a first embodiment of the switching circuit, and shows a case in which the input A is directly selected from the input A, the input B, and the input C to output, and FIG. 3 shows the second embodiment of the switching circuit. Yes, in selecting and outputting the input A from the input A, the input B, and the input C, first, the input A is selected from the input A and the input B, and then the input A is selected and output from the input A and the input C. . In addition, in FIGS. 2 and 3, when the other end of the resistor connected to the input terminal paired with the input signal of the logic element is + 5V,
The input signal is selected as a pull-up resistor, and when it is GND, the input signal is suppressed as a pull-down resistor. Therefore, in both FIGS. 2 and 3, the input A is selectively output. Next, the circuit configuration of the printed board will be described with reference to FIGS. 4 and 5. FIG. 4 is a circuit configuration diagram (1/2) of an embodiment of the present invention, showing a case where a central processing unit (hereinafter abbreviated as “CPU”) is mounted as a circuit block, and FIG. Circuit diagram (2 /
2) shows a case where a floating point arithmetic unit (hereinafter abbreviated as “FPU”) is mounted in addition to the CPU,
The structure of the printed circuit board which mounts the scan circuit for a diagnosis is shown. In FIGS. 4 and 5, reference numeral 21 denotes a CP composed of a large-scale integrated circuit (hereinafter abbreviated as “LSI”).
U is the circuit block that has the highest mounting priority and is basically mounted on the printed circuit board. 22 is an FPU composed of an LSI, and the mounting priority is next to the CPU, and it is mounted on the printed circuit board as an option. 30 is an integrated circuit (hereinafter, referred to as an integrated circuit) including a driver element.
"SSI") is a relay circuit mounted between the FPU 22 and the CPU 21 when the FPU 22 is mounted on the printed board. Reference numeral 40 denotes the output of the FPU when the CPU and the FPU are mounted. C if only mounted
Reference numeral 41 is a switching circuit that selectively outputs the output of the PU, reference numeral 41 is a switching circuit logic element section that is composed of logic elements in the switching circuit, and 42 is selected corresponding to the circuit block mounted in the switching circuit. A switching circuit resistance unit composed of a resistor, 51 is mounted when the FPU 22 is mounted,
A resistor (hereinafter, abbreviated as “pull-down resistor”) that sets the input of the logic element to logic “0”, 61 and 62 are FPU2.
This is a resistor that is mounted when 2 is not mounted and that sets the input of the logic element to logic "1" (hereinafter abbreviated as "pull-up resistor") and is exclusively mounted on the printed board as the pull-down resistor 51. Yes, 71, 72, 73, 74 are S
It is a logic element composed of SI. Hereinafter, FIGS. 4 and 5
The flow of the scan signal will be described with reference to FIG.
If the FPU 22 is not mounted on the printed circuit board 10, FIG.
As shown in FIG. 4, the relay circuit 30 is not mounted (the part surrounded by the dotted line in FIG. 4), and the pull-down resistor 51 is also not mounted (FIG. 4).
The part indicated by the dotted line in. The pull-up resistors 61 and 62 are mounted. Therefore, since the logic element 71 has all inputs of logic “1”, the output becomes logic “0” and the logic element 7
The output of logic element 73 will be a logic "1" regardless of the value of the other input connected to 3. On the other hand, the logic element 72
Since the input connected to the pull-up resistor 61 is a logic "1", the logic element 7 depends on the value of the output signal of the CPU 21.
An output signal is output from 2. Since the input of the logic element 74 connected to the logic element 73 is logic “0”, the logic element 74 outputs an output signal according to the value of the output signal of the logic element 72. When the FPU 22 is mounted on the printed board 10, the pull-up resistors 61 and 62 are not mounted (the portion indicated by the dotted line in FIG. 5). Since the relay circuit 30 and the pull-down resistor 51 are mounted, and therefore the inputs connected to the pull-down resistor 51 of the logic elements 71 and 72 are logic "0", the values of the output signals of the logic elements 71 and 72 are both logic. It is "1". Since the input connected to the output of the logic element 71 of the logic element 73 is the logic “1”, the output signal is output from the logic element 73 corresponding to the value of the output signal of the FPU 22. Logic element 7 connected to the output of logic element 72
Since the input of 4 is logic "1", the output signal of the logic element 74 is output according to the signal output from the logic element 73.

【発明の効果】以上説明した様に、本発明によれば、あ
らかじめ搭載される優先度が定められ、優先度の順に連
続して搭載される回路ブロックから構成され、搭載され
る優先度の順に高い方から低い方へ信号が順次伝播し、
搭載される回路ブロックの数に係わりなく、プリント板
の固定した端子から出力されるプリント板を、同一のプ
リント板基板を用いて設計することができ、設計期間の
短期化,設計費用,管理費用,維持費用の削減に寄与す
る所が大きい。
As described above, according to the present invention, the priorities to be mounted are determined in advance, the circuit blocks are continuously mounted in the order of the priorities, and the priorities are mounted in the order of the priorities to be mounted. The signal propagates from high to low,
Regardless of the number of circuit blocks mounted, the printed board output from the fixed terminal of the printed board can be designed using the same printed board, which shortens the design period, design cost, and management cost. , Most contributes to the reduction of maintenance cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理説明図FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】切替回路の第1の実施例FIG. 2 is a first embodiment of a switching circuit.

【図3】切替回路の第2の実施例FIG. 3 is a second embodiment of the switching circuit.

【図4】本発明の一実施例回路構成図(1/2)FIG. 4 is a circuit configuration diagram (1/2) of an embodiment of the present invention.

【図5】本発明の一実施例回路構成図(2/2)FIG. 5 is a circuit configuration diagram (2/2) of an embodiment of the present invention.

【図6】従来のプリント板構成図(1/2)FIG. 6 is a conventional printed circuit board configuration diagram (1/2)

【図7】従来のプリント板構成図(2/2)FIG. 7 is a conventional printed circuit board configuration diagram (2/2)

【符号の説明】[Explanation of symbols]

10 プリント板基板 20A,20B,・,20N 回路ブロック 30B,・,30N 中継回路 40 切替回路 41 切替回路論理素子部 42 切替回路抵抗部 21 中央処理ユニット(CPU) 22 浮動小数点ユニット(FPU) 30 中継回路 51 プルダウン抵抗 62,62 プルアップ抵抗 71,72,73,74 論理素子 10 printed circuit board 20A, 20B, ..., 20N circuit block 30B, ..., 30N relay circuit 40 switching circuit 41 switching circuit logic element section 42 switching circuit resistance section 21 central processing unit (CPU) 22 floating point unit (FPU) 30 relay Circuit 51 Pull-down resistor 62,62 Pull-up resistor 71,72,73,74 Logic element

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小椋 仁成 神奈川県川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 ポーンシャイ・チョンスワンナパイサーン 神奈川県川崎市中原区上小田中1015番地 富士通 株式会社内 (72)発明者 金谷 英治 神奈川県川崎市中原区上小田中1015番地 富士通 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hitoshi Ogura Hitoshi Ogura, 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited (72) Inventor Pawnshai Chong Suvarna Paisan, 1015, Uedotaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture, Fujitsu Limited Incorporated (72) Inventor Eiji Kanaya 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 搭載される優先度が定められ、優先度の
順に順次定められた位置に搭載される回路ブロックと、 回路ブロックの出力信号を集約し、搭載された回路ブロ
ックの中から最も優先度の低い回路ブロックの出力信号
を選択して出力する切替回路と、 切替回路と複数の回路ブロックを搭載する接合部を有
し、回路ブロックの出力端子の接合部と切替回路の入力
端子の接合部とを結ぶ信号線パターンが優先度の1ラン
ク低い回路ブロックの入力端子の接合部に分岐するプリ
ント板基板とから構成され、 切替回路を構成する部品を、搭載される回路ブロックに
対応して選択することにより、優先度の高い回路ブロッ
クから低い回路ブロックへ順次信号を伝播させ、搭載さ
れている回路ブロックの中で最も優先度の低い回路ブロ
ックから、常に同一のプリント板端子を経由して出力す
ることを特徴とするプリント板。
1. A circuit block to be mounted in which priority levels are set and which are sequentially mounted in order of priority, and output signals of the circuit blocks are aggregated to give the highest priority from the mounted circuit blocks. It has a switching circuit that selects and outputs the output signal of a circuit block with a low frequency, and a joint that mounts the switching circuit and multiple circuit blocks. The joint of the output terminal of the circuit block and the joint of the input terminal of the switching circuit The signal line pattern that connects the parts with the printed circuit board that branches to the junction of the input terminals of the circuit block with one rank lower than the priority corresponds to the circuit block that is mounted with the components that make up the switching circuit. By selecting, the signal is sequentially propagated from the circuit block with high priority to the circuit block with low priority, and the circuit block with the lowest priority among the mounted circuit blocks is always A printed board characterized in that the output is made via the same printed circuit board terminal.
【請求項2】 請求項1において、搭載される回路ブロ
ックに対応して選択される切替回路を構成する部品が、
抵抗であることを特徴とするプリント板。
2. The component constituting the switching circuit selected according to the mounted circuit block according to claim 1,
A printed board characterized by being a resistor.
【請求項3】 切替回路を搭載する接合部と、 複数の回路ブロックを搭載する接合部と、 回路ブロックの出力端子の接合部と切替回路の入力端子
の接合部と優先度の1ランク低い回路ブロックの入力端
子の接合部とを接続する信号線パターンとを有し、 回路ブロックと切替回路とを搭載することにより、優先
度の高い回路ブロックから低い回路ブロックへ伝播する
信号が、搭載されている範囲で最も優先度の低い回路ブ
ロックから出力され、更に、搭載されている回路ブロッ
クによらず、該信号が同一のプリント板端子から出力す
ることを特徴とするプリント板基板。
3. A circuit having a lower priority by one rank than the joint portion mounting the switching circuit, the joint portion mounting a plurality of circuit blocks, the joint portion of the output terminals of the circuit block and the joint portion of the input terminals of the switching circuit. A signal line pattern that connects the junctions of the input terminals of the block and a circuit block and a switching circuit are mounted, so that a signal that propagates from a circuit block with a high priority to a circuit block with a low priority is mounted. A printed circuit board which is output from a circuit block having the lowest priority within a certain range, and further, the signal is output from the same printed circuit board terminal regardless of the mounted circuit block.
【請求項4】 回路ブロックの出力端子の接合部と切替
回路の入力端子の接合部とを結ぶ信号線パターンから中
継回路の入力端子の接合部までの分岐長が、中継回路を
搭載せずオープンとした場合も信号の反射による誤動作
を生じない長さにされ、 回路ブロックから優先度が1ランク下の回路ブロックに
伝播する信号を中継する中継回路を有することにより、
回路ブロックのプリント板内での自由な配置を可能とし
たことを特徴とする、請求項1のプリント板。
4. The branch length from the signal line pattern connecting the joint of the output terminal of the circuit block and the joint of the input terminal of the switching circuit to the joint of the input terminal of the relay circuit is open without mounting the relay circuit. In the case of, the length is set so as not to cause malfunction due to signal reflection, and by having a relay circuit that relays a signal propagating from a circuit block to a circuit block whose priority is one rank lower,
The printed circuit board according to claim 1, wherein the circuit block can be freely arranged in the printed circuit board.
JP14866695A 1995-06-15 1995-06-15 Printed board and printed board Pending JPH098420A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14866695A JPH098420A (en) 1995-06-15 1995-06-15 Printed board and printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14866695A JPH098420A (en) 1995-06-15 1995-06-15 Printed board and printed board

Publications (1)

Publication Number Publication Date
JPH098420A true JPH098420A (en) 1997-01-10

Family

ID=15457910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14866695A Pending JPH098420A (en) 1995-06-15 1995-06-15 Printed board and printed board

Country Status (1)

Country Link
JP (1) JPH098420A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503759A (en) * 2007-10-16 2011-01-27 マイクロン テクノロジー, インク. Reconfigurable connection for stacked semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503759A (en) * 2007-10-16 2011-01-27 マイクロン テクノロジー, インク. Reconfigurable connection for stacked semiconductor devices
US9214449B2 (en) 2007-10-16 2015-12-15 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices

Similar Documents

Publication Publication Date Title
US5162672A (en) Data processor having an output terminal with selectable output impedances
US6605958B2 (en) Precision on-chip transmission line termination
KR920010208B1 (en) Clock supply circuit
US5418933A (en) Bidirectional tri-state data bus buffer control circuit for delaying direction switching at I/O pins of semiconductor integrated circuit
US6222389B1 (en) Assisted gunning transceiver logic (AGTL) bus driver
JP2005539408A (en) Method and apparatus for communication using a distributed multiplexed bus
KR960042413A (en) Data processing system
JP2001211057A (en) Input filter stage of data stream and filtering method of data stream
EP0798646A1 (en) Impedance stepping for increasing the operating speed of computer backplane busses
KR100242485B1 (en) Input-output coupler for integrated circuit
JPH098420A (en) Printed board and printed board
US6009253A (en) Spare repeater amplifiers for long lines on complex integrated circuits
CN1870429B (en) Semiconductor integrated circuit and method of reducing noise
EP0836302A2 (en) Communication system having a closed loop bus structure
US5949272A (en) Bidirectional off-chip driver with receiver bypass
US5896514A (en) Logic implementation of control signals for on-silicon multi-master data transfer bus
JP3709329B2 (en) Multiprocessor device
JPS63215212A (en) Pulse circuit
EP0875092A1 (en) Logic circuits
JPH11135920A (en) Printed wiring board and clock skew control method
KR100385231B1 (en) Bus system
JP2000114468A (en) Semiconductor integrated circuit
US6760855B1 (en) System and method for reducing a ground bounce during write by selectively delaying address and data lines with different multiple predetermined amount of delay
JPH08272501A (en) Termination circuit of memory module
US20050025196A1 (en) Distributed multiplexing circuit with built-in repeater

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040716

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050104

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050614