JPH098549A - Ｅｃｌ出力水晶発振器 - Google Patents
Ｅｃｌ出力水晶発振器Info
- Publication number
- JPH098549A JPH098549A JP14988995A JP14988995A JPH098549A JP H098549 A JPH098549 A JP H098549A JP 14988995 A JP14988995 A JP 14988995A JP 14988995 A JP14988995 A JP 14988995A JP H098549 A JPH098549 A JP H098549A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit section
- crystal oscillator
- ecl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 ＥＣＬ規格に従ったレベルの発振出力信号を
得るＥＣＬ出力水晶発振器に関し、構成を簡単化して小
型且つ経済化を図る。 【構成】 第１のトランジスタ４と水晶振動子１０とを
含む発振回路部１と、第２のトランジスタ５を含むバッ
ファ回路部２と、負荷回路部３とを有し、第１，第２の
トランジスタ４，５の交流負荷インピーダンスを
ＲAC1 ，ＲAC2 、直流負荷インピーダンスをＲDC1 ，Ｒ
DC2 、電源電圧をＶEE、第１，第２のトランジスタ４，
５のコレクタ・エミッタ間電圧をＶCEQ1，ＶCEQ2、第１
のトランジスタ４のエミッタの負側の信号電圧を
ｖE1L 、第２のトランジスタ５のエミッタ電圧をＶE2と
し、ＥＣＬ出力のハイレベルＶOHとローレベルＶOLと
を、 ＶOH＝ＶE2−（ＲAC1 ／ＲDC1 ）（ＶEE＋ＶCEQ1）−ｖ
E1L ＶOL＝（ＲAC2 ／ＲDC2 ）（ＶEE＋ＶCEQ2）−ＶCEQ2 の関係を満たすように回路定数を設定した。
得るＥＣＬ出力水晶発振器に関し、構成を簡単化して小
型且つ経済化を図る。 【構成】 第１のトランジスタ４と水晶振動子１０とを
含む発振回路部１と、第２のトランジスタ５を含むバッ
ファ回路部２と、負荷回路部３とを有し、第１，第２の
トランジスタ４，５の交流負荷インピーダンスを
ＲAC1 ，ＲAC2 、直流負荷インピーダンスをＲDC1 ，Ｒ
DC2 、電源電圧をＶEE、第１，第２のトランジスタ４，
５のコレクタ・エミッタ間電圧をＶCEQ1，ＶCEQ2、第１
のトランジスタ４のエミッタの負側の信号電圧を
ｖE1L 、第２のトランジスタ５のエミッタ電圧をＶE2と
し、ＥＣＬ出力のハイレベルＶOHとローレベルＶOLと
を、 ＶOH＝ＶE2−（ＲAC1 ／ＲDC1 ）（ＶEE＋ＶCEQ1）−ｖ
E1L ＶOL＝（ＲAC2 ／ＲDC2 ）（ＶEE＋ＶCEQ2）−ＶCEQ2 の関係を満たすように回路定数を設定した。
Description
【０００１】
【産業上の利用分野】本発明は、ＥＣＬ（Ｅmitter Ｃ
oupled Ｌogic）規格に従ったレベルの信号を出力する
ＥＣＬ出力水晶発振器に関する。周波数が５０ＭＨｚ〜
２００ＭＨｚ程度のディジタル信号を取り扱う回路は、
トランジスタを不飽和状態で動作させることにより高速
動作が可能のＥＣＬ構成とする場合が一般的である。こ
のＥＣＬ構成に適用される信号のＥＣＬレベルは、ハイ
レベルの範囲ＶOH(max) 〜ＶOH(min) と、ローレベルの
範囲ＶOL(max) 〜ＶOL(min) と、それらを識別する為の
閾値Ｖthとが規格として定められており、例えば、ＭＥ
ＣＬ１０Ｋの規格では、ＶOH(max) 〜ＶOH(min) ＝−
０．８１〜０．９６、ＶOL(max) 〜ＶOL(min) ＝−１．
６５〜−１．８５、Ｖth＝−１．２９であり、又ＭＥＣ
Ｌ１０ＫＨの規格では、ＶOH(max) 〜ＶOH(min) ＝−
０．８１〜０．９８、ＶOL(max) 〜ＶOL(min) ＝−１．
６３〜−１．９５、Ｖth＝−１．２９である。
oupled Ｌogic）規格に従ったレベルの信号を出力する
ＥＣＬ出力水晶発振器に関する。周波数が５０ＭＨｚ〜
２００ＭＨｚ程度のディジタル信号を取り扱う回路は、
トランジスタを不飽和状態で動作させることにより高速
動作が可能のＥＣＬ構成とする場合が一般的である。こ
のＥＣＬ構成に適用される信号のＥＣＬレベルは、ハイ
レベルの範囲ＶOH(max) 〜ＶOH(min) と、ローレベルの
範囲ＶOL(max) 〜ＶOL(min) と、それらを識別する為の
閾値Ｖthとが規格として定められており、例えば、ＭＥ
ＣＬ１０Ｋの規格では、ＶOH(max) 〜ＶOH(min) ＝−
０．８１〜０．９６、ＶOL(max) 〜ＶOL(min) ＝−１．
６５〜−１．８５、Ｖth＝−１．２９であり、又ＭＥＣ
Ｌ１０ＫＨの規格では、ＶOH(max) 〜ＶOH(min) ＝−
０．８１〜０．９８、ＶOL(max) 〜ＶOL(min) ＝−１．
６３〜−１．９５、Ｖth＝−１．２９である。
【０００２】又ＥＣＬ回路にクロック信号等を供給する
為の水晶発振器に於いては、規格化されたＥＣＬレベル
の信号を出力することが要求されており、且つ経済的で
あると共に小型であることが要望されている。
為の水晶発振器に於いては、規格化されたＥＣＬレベル
の信号を出力することが要求されており、且つ経済的で
あると共に小型であることが要望されている。
【０００３】
【従来の技術】図９は従来例の説明図であり、Ｑはトラ
ンジスタ、ＸＬ１は水晶振動子、Ｒ１〜Ｒ８は抵抗、Ｃ
１〜Ｃ８はコンデンサ、ＲＶ１は可変抵抗、ＣＶ１，Ｃ
Ｖ２は可変コンデンサ、Ｌ１，Ｌ２はインダクタンス、
ＨＩＣ１はハイブリッド集積回路、ＩＣ１は半導体集積
回路、ＮＯＲ１，ＮＯＲ２はノア回路、Ｄ１はダイオー
ド、Ｇ１はアース端子、Ｔ１は出力端子、ＶCCは電源端
子を示す。
ンジスタ、ＸＬ１は水晶振動子、Ｒ１〜Ｒ８は抵抗、Ｃ
１〜Ｃ８はコンデンサ、ＲＶ１は可変抵抗、ＣＶ１，Ｃ
Ｖ２は可変コンデンサ、Ｌ１，Ｌ２はインダクタンス、
ＨＩＣ１はハイブリッド集積回路、ＩＣ１は半導体集積
回路、ＮＯＲ１，ＮＯＲ２はノア回路、Ｄ１はダイオー
ド、Ｇ１はアース端子、Ｔ１は出力端子、ＶCCは電源端
子を示す。
【０００４】トランジスタＱ，水晶振動子ＸＬ１，抵抗
Ｒ１，インダクタンスＬ１，コンデンサＣ２，Ｃ３等を
含む構成が発振回路部であり、又ノア回路ＮＯＲ１，Ｎ
ＯＲ２を含む半導体集積回路ＩＣ１がバッファ回路部で
ある。又抵抗Ｒ２〜Ｒ８と、コンデンサＣ１，Ｃ４〜Ｃ
７とを集積回路化してハイブリッド集積回路ＨＩＣ１を
構成し、ダイオードＤ１と可変抵抗ＲＶ１とにより、ハ
イブリッド集積回路ＨＩＣ１に加えるバイアス電圧を形
成するバイアス回路を構成している。
Ｒ１，インダクタンスＬ１，コンデンサＣ２，Ｃ３等を
含む構成が発振回路部であり、又ノア回路ＮＯＲ１，Ｎ
ＯＲ２を含む半導体集積回路ＩＣ１がバッファ回路部で
ある。又抵抗Ｒ２〜Ｒ８と、コンデンサＣ１，Ｃ４〜Ｃ
７とを集積回路化してハイブリッド集積回路ＨＩＣ１を
構成し、ダイオードＤ１と可変抵抗ＲＶ１とにより、ハ
イブリッド集積回路ＨＩＣ１に加えるバイアス電圧を形
成するバイアス回路を構成している。
【０００５】発振回路部からの正弦波の発振出力信号
は、ハイブリッド集積回路ＨＩＣ１の抵抗Ｒ５とコンデ
ンサＣ５とを介して半導体集積回路ＩＣ１に入力され、
又可変抵抗ＲＶ１により調整されたバイアス電圧が抵抗
Ｒ６を介して半導体集積回路ＩＣ１に入力される。
は、ハイブリッド集積回路ＨＩＣ１の抵抗Ｒ５とコンデ
ンサＣ５とを介して半導体集積回路ＩＣ１に入力され、
又可変抵抗ＲＶ１により調整されたバイアス電圧が抵抗
Ｒ６を介して半導体集積回路ＩＣ１に入力される。
【０００６】半導体集積回路ＩＣ１は、ノア回路ＮＯＲ
１，ＮＯＲ２を縦続接続した構成の場合を示し、アース
端子Ｇ１と電源端子ＶCCとに接続されて、その電源端子
ＶCCから−５．２Ｖの電源電圧が動作電圧として印加さ
れる。又ノア回路ＮＯＲ１，ＮＯＲ２の接続点に、抵抗
Ｒ７，Ｒ８を介して電源電圧が印加される。ノア回路Ｎ
ＯＲ１には、正弦波の発振出力信号にバイアス電圧が重
畳されて入力され、ノア回路ＮＯＲ１，ＮＯＲ２の閾値
に従って矩形波の信号に変換されると共に、ＥＣＬ規格
に従ったレベルの信号として、出力端子Ｔ１から図示を
省略したＥＣＬ回路に例えばクロック信号として加える
ことになる。
１，ＮＯＲ２を縦続接続した構成の場合を示し、アース
端子Ｇ１と電源端子ＶCCとに接続されて、その電源端子
ＶCCから−５．２Ｖの電源電圧が動作電圧として印加さ
れる。又ノア回路ＮＯＲ１，ＮＯＲ２の接続点に、抵抗
Ｒ７，Ｒ８を介して電源電圧が印加される。ノア回路Ｎ
ＯＲ１には、正弦波の発振出力信号にバイアス電圧が重
畳されて入力され、ノア回路ＮＯＲ１，ＮＯＲ２の閾値
に従って矩形波の信号に変換されると共に、ＥＣＬ規格
に従ったレベルの信号として、出力端子Ｔ１から図示を
省略したＥＣＬ回路に例えばクロック信号として加える
ことになる。
【０００７】図１０は従来例の説明図であり、Ｑ１〜Ｑ
４はトランジスタ、ＸＬ２は水晶振動子、Ｒ１１〜Ｒ２
２は抵抗、Ｃ１１〜Ｃ１６はコンデンサ、Ｌ３はインダ
クタンス、ＶＤ１はバラクタダイオード、Ｇ２はアース
端子、Ｔ２は出力端子、ＶCCは電源端子、ＶF1，ＶF2は
制御端子である。
４はトランジスタ、ＸＬ２は水晶振動子、Ｒ１１〜Ｒ２
２は抵抗、Ｃ１１〜Ｃ１６はコンデンサ、Ｌ３はインダ
クタンス、ＶＤ１はバラクタダイオード、Ｇ２はアース
端子、Ｔ２は出力端子、ＶCCは電源端子、ＶF1，ＶF2は
制御端子である。
【０００８】この従来例は、個別部品により構成し、且
つ電圧制御水晶発振器の構成とした場合を示し、水晶振
動子ＸＬ２と、バラクタダイオードＶＤ１と、トランジ
スタＱ１とを含む構成が発振回路部であり、又トランジ
スタＱ２〜Ｑ４を含む構成がバッファ回路部である。発
振回路部の発振周波数は、制御端子ＶF1，ＶF2から抵抗
Ｒ１１，Ｒ１２を介してバラクタダイオードＶＤ１に印
加する制御電圧によって制御することができる。
つ電圧制御水晶発振器の構成とした場合を示し、水晶振
動子ＸＬ２と、バラクタダイオードＶＤ１と、トランジ
スタＱ１とを含む構成が発振回路部であり、又トランジ
スタＱ２〜Ｑ４を含む構成がバッファ回路部である。発
振回路部の発振周波数は、制御端子ＶF1，ＶF2から抵抗
Ｒ１１，Ｒ１２を介してバラクタダイオードＶＤ１に印
加する制御電圧によって制御することができる。
【０００９】この発振回路部からの発振出力信号は、コ
ンデンサＣ１５を介してバッファ回路部を構成するトラ
ンジスタＱ２のベースに加えられる。バッファ回路部
は、例えば、表面実装部品の抵抗Ｒ１７〜Ｒ２２と、コ
ンデンサＣ１６と、トランジスタＱ２〜Ｑ４をプリント
基板に実装して構成することができるもので、トランジ
スタＱ２，Ｑ３のエミッタを共通に接続して、抵抗Ｒ２
０を介して電源端子ＶCCに接続し、トランジスタＱ３の
コレクタをトランジスタＱ４のベースに接続し、このト
ランジスタＱ４のコレクタをアース端子Ｇ２に接続し、
エミッタを出力端子Ｔ２に接続した構成を有し、発振回
路部からの発振出力信号を、ＥＣＬ規格に従ったレベル
の矩形波の信号として出力端子Ｔ２から、図示を省略し
たＥＣＬ回路に供給する。
ンデンサＣ１５を介してバッファ回路部を構成するトラ
ンジスタＱ２のベースに加えられる。バッファ回路部
は、例えば、表面実装部品の抵抗Ｒ１７〜Ｒ２２と、コ
ンデンサＣ１６と、トランジスタＱ２〜Ｑ４をプリント
基板に実装して構成することができるもので、トランジ
スタＱ２，Ｑ３のエミッタを共通に接続して、抵抗Ｒ２
０を介して電源端子ＶCCに接続し、トランジスタＱ３の
コレクタをトランジスタＱ４のベースに接続し、このト
ランジスタＱ４のコレクタをアース端子Ｇ２に接続し、
エミッタを出力端子Ｔ２に接続した構成を有し、発振回
路部からの発振出力信号を、ＥＣＬ規格に従ったレベル
の矩形波の信号として出力端子Ｔ２から、図示を省略し
たＥＣＬ回路に供給する。
【００１０】
【発明が解決しようとする課題】図９に示す従来例は、
半導体集積回路ＩＣ１等を用いて構成するものであり、
半導体集積回路ＩＣ１やハイブリッド集積回路ＨＩＣ１
等は、パッケージが比較的大きいものであるから小型化
が困難である。又図１０に示す従来例は、個別部品を用
いて構成するものであるが、表面実装部品により構成す
ることにより、半導体集積回路を用いた場合に比較して
小型化できる。しかし、集積回路ではないから部品点数
が多く、コストアップとなる欠点がある。本発明は、構
成を簡単化して小型化を図ることを目的とする。
半導体集積回路ＩＣ１等を用いて構成するものであり、
半導体集積回路ＩＣ１やハイブリッド集積回路ＨＩＣ１
等は、パッケージが比較的大きいものであるから小型化
が困難である。又図１０に示す従来例は、個別部品を用
いて構成するものであるが、表面実装部品により構成す
ることにより、半導体集積回路を用いた場合に比較して
小型化できる。しかし、集積回路ではないから部品点数
が多く、コストアップとなる欠点がある。本発明は、構
成を簡単化して小型化を図ることを目的とする。
【００１１】
【課題を解決するための手段】本発明のＥＣＬ出力水晶
発振器は、図１を参照して説明すると、（１）水晶振動
子１０と第１のトランジスタ４とを含む発振回路部１
と、この発振回路部１に接続された第２のトランジスタ
５を含むバッファ回路部２と、このバッファ回路部２に
接続された負荷回路部３とから構成されたＥＣＬ出力水
晶発振器であって、第１，第２のトランジスタ４，５の
交流負荷インピーダンスをＲAC1 ，ＲAC2、第１，第２
のトランジスタ４，５の直流負荷インピーダンスをＲ
DC1 ，ＲDC2、電源電圧をＶEE、第１，第２のトランジ
スタ４，５のコレクタ・エミッタ間電圧をＶCEQ1，Ｖ
CEQ2、第１のトランジスタ４のエミッタの負側の信号電
圧をｖE1 L 、第２のトランジスタ５のエミッタ電圧をＶ
E2とし、ＥＣＬ出力のハイレベルＶOHとローレベルＶOL
とを、 ＶOH＝ＶE2−（ＲAC1 ／ＲDC1 ）（ＶEE＋ＶCEQ1）−ｖE1L ＶOL＝（ＲAC2 ／ＲDC2 ）（ＶEE＋ＶCEQ2）−ＶCEQ2 の関係を満たすように回路定数を設定した構成を有する
ものである。
発振器は、図１を参照して説明すると、（１）水晶振動
子１０と第１のトランジスタ４とを含む発振回路部１
と、この発振回路部１に接続された第２のトランジスタ
５を含むバッファ回路部２と、このバッファ回路部２に
接続された負荷回路部３とから構成されたＥＣＬ出力水
晶発振器であって、第１，第２のトランジスタ４，５の
交流負荷インピーダンスをＲAC1 ，ＲAC2、第１，第２
のトランジスタ４，５の直流負荷インピーダンスをＲ
DC1 ，ＲDC2、電源電圧をＶEE、第１，第２のトランジ
スタ４，５のコレクタ・エミッタ間電圧をＶCEQ1，Ｖ
CEQ2、第１のトランジスタ４のエミッタの負側の信号電
圧をｖE1 L 、第２のトランジスタ５のエミッタ電圧をＶ
E2とし、ＥＣＬ出力のハイレベルＶOHとローレベルＶOL
とを、 ＶOH＝ＶE2−（ＲAC1 ／ＲDC1 ）（ＶEE＋ＶCEQ1）−ｖE1L ＶOL＝（ＲAC2 ／ＲDC2 ）（ＶEE＋ＶCEQ2）−ＶCEQ2 の関係を満たすように回路定数を設定した構成を有する
ものである。
【００１２】（２）又バッファ回路２の第２のトランジ
スタ５のバイアス回路に、ダイオードを接続することが
できる。
スタ５のバイアス回路に、ダイオードを接続することが
できる。
【００１３】（３）又負荷回路部３を、安定化電源と出
力端子との間に接続した単一の抵抗によって構成するこ
とができる。
力端子との間に接続した単一の抵抗によって構成するこ
とができる。
【００１４】（４）又水晶振動子１０と第１のトランジ
スタ４とを含む発振回路部１に、外部からの制御電圧に
よって発振周波数を制御する為の周波数制御素子を設け
ることができる。
スタ４とを含む発振回路部１に、外部からの制御電圧に
よって発振周波数を制御する為の周波数制御素子を設け
ることができる。
【００１５】
（１）発振回路部１とバッファ回路部２と負荷回路部３
とを有し、発振回路部１は、水晶振動子１０と第１のト
ランジスタ４とによってコルピッツ発振回路を構成して
おり、その交流負荷インピーダンスＲAC1 と直流負荷イ
ンピーダンスＲＲDC1 と電源電圧ＶEEとを基に発振出力
信号のハイレベルＶOHをＥＣＬ規格となるように選定
し、又バッファ回路部２と負荷回路部３とに於いて、交
流負荷インピーダンスＲAC2 と直流負荷インピーダンス
ＲDC2 と電源電圧ＶEEとを基に発振出力信号のローレベ
ルＶOLをＥＣＬ規格となるように選定するもので、水晶
振動子１０と２個のトランジスタ４，５と、８個の抵抗
と５個のコンデンサとの回路素子によって構成すること
ができる。
とを有し、発振回路部１は、水晶振動子１０と第１のト
ランジスタ４とによってコルピッツ発振回路を構成して
おり、その交流負荷インピーダンスＲAC1 と直流負荷イ
ンピーダンスＲＲDC1 と電源電圧ＶEEとを基に発振出力
信号のハイレベルＶOHをＥＣＬ規格となるように選定
し、又バッファ回路部２と負荷回路部３とに於いて、交
流負荷インピーダンスＲAC2 と直流負荷インピーダンス
ＲDC2 と電源電圧ＶEEとを基に発振出力信号のローレベ
ルＶOLをＥＣＬ規格となるように選定するもので、水晶
振動子１０と２個のトランジスタ４，５と、８個の抵抗
と５個のコンデンサとの回路素子によって構成すること
ができる。
【００１６】（２）又バッファ回路２の第２のトランジ
スタ５の抵抗ＲＡ2 ，ＲＢ2 とからなるバイアス回路
に、ダイオードを接続し、第２のトランジスタ５のベー
ス電圧の安定化を図ることができる。
スタ５の抵抗ＲＡ2 ，ＲＢ2 とからなるバイアス回路
に、ダイオードを接続し、第２のトランジスタ５のベー
ス電圧の安定化を図ることができる。
【００１７】（３）又負荷回路部３を単一の抵抗により
構成し、その場合の安定化電源の電圧を、抵抗ＲＬ，Ｒ
Ｅ2 の接続点の電圧として、部品点数の削減を図ること
ができる。
構成し、その場合の安定化電源の電圧を、抵抗ＲＬ，Ｒ
Ｅ2 の接続点の電圧として、部品点数の削減を図ること
ができる。
【００１８】（４）水晶振動子１０と抵抗ＲＡ1 とに対
して並列にバラクタダイオード等の周波数制御素子を接
続し、外部からの制御電圧を周波数制御素子に印加して
発振周波数を制御し、電圧制御水晶発振器を構成するこ
とができる。
して並列にバラクタダイオード等の周波数制御素子を接
続し、外部からの制御電圧を周波数制御素子に印加して
発振周波数を制御し、電圧制御水晶発振器を構成するこ
とができる。
【００１９】
【実施例】図１は本発明の第１の実施例の説明図であ
り、１は発振回路部、２はバッファ回路部、３は負荷回
路部、４，５は第１，第２のトランジスタ、６は出力端
子、７はアース端子、８，９は電源電圧端子、１０は水
晶振動子、ＲＡ1 ，ＲＡ2 ，ＲＢ1 ，ＲＢ2 ，ＲＣ1 ，
ＲＥ1 ，ＲＥ2 ，ＲＬは抵抗、Ｃ1 〜Ｃ4 ，ＣＥ2 はコ
ンデンサである。又ＶEEは例えば−５．２Ｖ±１０％の
電源電圧、ＶICは負荷回路部の例えば安定化された−
５．２Ｖの電源電圧である。
り、１は発振回路部、２はバッファ回路部、３は負荷回
路部、４，５は第１，第２のトランジスタ、６は出力端
子、７はアース端子、８，９は電源電圧端子、１０は水
晶振動子、ＲＡ1 ，ＲＡ2 ，ＲＢ1 ，ＲＢ2 ，ＲＣ1 ，
ＲＥ1 ，ＲＥ2 ，ＲＬは抵抗、Ｃ1 〜Ｃ4 ，ＣＥ2 はコ
ンデンサである。又ＶEEは例えば−５．２Ｖ±１０％の
電源電圧、ＶICは負荷回路部の例えば安定化された−
５．２Ｖの電源電圧である。
【００２０】発振回路部１は、水晶振動子１０と、第１
のトランジスタ４と、抵抗ＲＡ1 ，ＲＢ1 ，ＲＣ1 ，Ｒ
Ｅ1 と、コンデンサＣ1 ，Ｃ2 とにより、コルピッツ発
振回路を構成している。又発振回路部１に接続されたバ
ッファ回路部２は、第２のトランジスタ５と、抵抗ＲＡ
2 ，ＲＢ2 とコンデンサＣ3 ，Ｃ4 とを含む構成であ
り、コンデンサＣ3 は結合コンデンサ、コンデンサＣ4
はバイパス用コンデンサである。又バッファ回路部２と
出力端子６との間に接続された負荷回路部３は、抵抗Ｒ
Ｌ，ＲＥ3 とコンデンサＣＥ2 とを含む構成を有する場
合を示す。
のトランジスタ４と、抵抗ＲＡ1 ，ＲＢ1 ，ＲＣ1 ，Ｒ
Ｅ1 と、コンデンサＣ1 ，Ｃ2 とにより、コルピッツ発
振回路を構成している。又発振回路部１に接続されたバ
ッファ回路部２は、第２のトランジスタ５と、抵抗ＲＡ
2 ，ＲＢ2 とコンデンサＣ3 ，Ｃ4 とを含む構成であ
り、コンデンサＣ3 は結合コンデンサ、コンデンサＣ4
はバイパス用コンデンサである。又バッファ回路部２と
出力端子６との間に接続された負荷回路部３は、抵抗Ｒ
Ｌ，ＲＥ3 とコンデンサＣＥ2 とを含む構成を有する場
合を示す。
【００２１】発振回路部１の発振出力信号は、バッファ
回路部２と負荷回路部３とを介して出力端子６から出力
され、その発振出力信号のハイレベルとローレベルとを
それぞれ回路定数の選定によって設定し、前述の規格化
されたＥＣＬレベルとするものである。
回路部２と負荷回路部３とを介して出力端子６から出力
され、その発振出力信号のハイレベルとローレベルとを
それぞれ回路定数の選定によって設定し、前述の規格化
されたＥＣＬレベルとするものである。
【００２２】図２は本発明の実施例のローレベル設定説
明図であり、（Ａ）は電圧電流特性曲線図で、バッファ
回路部２の直流負荷線ＤＣａと交流負荷線ＡＣａとを示
し、又（Ｂ）は信号波形を示す。又直流負荷線ＤＣａと
交流負荷線ＡＣａとは、次の（１）式と（２）式とによ
って表される。 ｉC ＝（１／ＲDC2 ）（ＶCC−ｖCE） …（１） ｉC ＝ｉc ＋ＩCQ2 ＝−（１／ＲAC2 ）ｖce＋ＩCQ2 ＝−（１／ＲAC2 ）（ｖCE−ＶCEQ2）＋ＩCQ2 ＝（１／ＲAC2 ）（ＶCEQ2−ｖCE）＋（１／ＲDC2 ）（ＶCC−ＶCEQ2） …（２） 但し、ＲDC2 ＝ＲＬ＋ＲＥ2 ＲAC2 ＝ＲＬ＋ＲＥ２／／（１／ωＣＥ2 ） …（３） なお、「／／」は並列回路のインピーダンス算出式を示
す。 ＶCC＝−ＶEE ｖCE＝出力信号電圧（出力端子６の信号電圧） ＶCEQ2＝トランジスタ５のコレクタ・エミッタ間電圧 ＩCQ2 ＝トランジスタ５のコレクタ電流 又（Ａ）に於けるＶCE(sat) は飽和電圧、（Ｂ）に於け
るＶOLは出力信号のローレベル、Ｖthは閾値電圧を示
す。又電圧を示す大文字のＶは直流電圧を示し、小文字
のｖは信号電圧を示す。
明図であり、（Ａ）は電圧電流特性曲線図で、バッファ
回路部２の直流負荷線ＤＣａと交流負荷線ＡＣａとを示
し、又（Ｂ）は信号波形を示す。又直流負荷線ＤＣａと
交流負荷線ＡＣａとは、次の（１）式と（２）式とによ
って表される。 ｉC ＝（１／ＲDC2 ）（ＶCC−ｖCE） …（１） ｉC ＝ｉc ＋ＩCQ2 ＝−（１／ＲAC2 ）ｖce＋ＩCQ2 ＝−（１／ＲAC2 ）（ｖCE−ＶCEQ2）＋ＩCQ2 ＝（１／ＲAC2 ）（ＶCEQ2−ｖCE）＋（１／ＲDC2 ）（ＶCC−ＶCEQ2） …（２） 但し、ＲDC2 ＝ＲＬ＋ＲＥ2 ＲAC2 ＝ＲＬ＋ＲＥ２／／（１／ωＣＥ2 ） …（３） なお、「／／」は並列回路のインピーダンス算出式を示
す。 ＶCC＝−ＶEE ｖCE＝出力信号電圧（出力端子６の信号電圧） ＶCEQ2＝トランジスタ５のコレクタ・エミッタ間電圧 ＩCQ2 ＝トランジスタ５のコレクタ電流 又（Ａ）に於けるＶCE(sat) は飽和電圧、（Ｂ）に於け
るＶOLは出力信号のローレベル、Ｖthは閾値電圧を示
す。又電圧を示す大文字のＶは直流電圧を示し、小文字
のｖは信号電圧を示す。
【００２３】前記（２）式に於いて、交流負荷線ＡＣａ
について、ｉC ＝０の時に、ｖCE＝ＶCE(max2)であるか
ら、 ＶCE(max2)＝（ＲAC2 ／ＲDC2 ）（ＶCC−ＶCEQ2）＋ＶCEQ2 …（４） となる。即ち、この交流負荷線ＡＣａの遮断電圧Ｖ
CE(max2)によって出力信号波形のローレベルＶOL＝−Ｖ
CE(max2)を（Ｂ）に示すように設定することができる。
従って、バッファ回路部２の負荷条件を、電源電圧ＶEE
と負荷回路部３の抵抗ＲＬ，ＲＥ2 ，コンデンサＣＥ2
の値との選定によって定めて、発振出力信号のＥＣＬ規
格のローレベルＶOLを設定することができる。
について、ｉC ＝０の時に、ｖCE＝ＶCE(max2)であるか
ら、 ＶCE(max2)＝（ＲAC2 ／ＲDC2 ）（ＶCC−ＶCEQ2）＋ＶCEQ2 …（４） となる。即ち、この交流負荷線ＡＣａの遮断電圧Ｖ
CE(max2)によって出力信号波形のローレベルＶOL＝−Ｖ
CE(max2)を（Ｂ）に示すように設定することができる。
従って、バッファ回路部２の負荷条件を、電源電圧ＶEE
と負荷回路部３の抵抗ＲＬ，ＲＥ2 ，コンデンサＣＥ2
の値との選定によって定めて、発振出力信号のＥＣＬ規
格のローレベルＶOLを設定することができる。
【００２４】図３及び図４は本発明の実施例のハイレベ
ル設定説明図であり、図３は電圧電流特性曲線図であ
り、直流負荷線ＤＣｂと交流負荷線ＡＣｂとを示し、交
流負荷線ＡＣｂの遮断電圧ＶCE(max1)を制御することに
よって、ＥＣＬ規格のハイレベルＶOHを設定するもので
ある。直流負荷線ＤＣｂと交流負荷線ＡＣｂとは、次の
（５）式と（６）式とによって表される。 ｉC ＝（１／ＲDC1 ）（ＶCC−ｖCE） …（５） ｉC ＝（１／ＲAC1 ）（ＶCEQ1−ｖCE）＋ＩCQ1 ＝（１／ＲAC1 ）（ＶCEQ1−ｖCE）＋（１／ＲDC1 ）（ＶCC−ＶCEQ1） …（６） 但し、ＲDC1 ＝ＲＣ1 ＋ＲＥ1 ＲAC1 ＝ＲＣ1 ／／Ｒin＋ＲＥ1 ／／（１／ωＣ2 ） …（７） ＶCC＝−ＶEE ＶCEQ1＝トランジスタ４のコレクタ・エミッタ間電圧 ＩCQ1 ＝トランジスタ４のコレクタ電流 Ｒin＝ＲＡ２／／ＲＢ２／／ｈfe〔ｒｅ＋ＲＬ＋ＲＥ２
／／（１／ωＣＥ2 ）〕＝バッファ回路部２の入力イン
ピーダンス ｈfe＝トランジスタ５の電流増幅率 ｒｅ＝トランジスタ５の等価抵抗
ル設定説明図であり、図３は電圧電流特性曲線図であ
り、直流負荷線ＤＣｂと交流負荷線ＡＣｂとを示し、交
流負荷線ＡＣｂの遮断電圧ＶCE(max1)を制御することに
よって、ＥＣＬ規格のハイレベルＶOHを設定するもので
ある。直流負荷線ＤＣｂと交流負荷線ＡＣｂとは、次の
（５）式と（６）式とによって表される。 ｉC ＝（１／ＲDC1 ）（ＶCC−ｖCE） …（５） ｉC ＝（１／ＲAC1 ）（ＶCEQ1−ｖCE）＋ＩCQ1 ＝（１／ＲAC1 ）（ＶCEQ1−ｖCE）＋（１／ＲDC1 ）（ＶCC−ＶCEQ1） …（６） 但し、ＲDC1 ＝ＲＣ1 ＋ＲＥ1 ＲAC1 ＝ＲＣ1 ／／Ｒin＋ＲＥ1 ／／（１／ωＣ2 ） …（７） ＶCC＝−ＶEE ＶCEQ1＝トランジスタ４のコレクタ・エミッタ間電圧 ＩCQ1 ＝トランジスタ４のコレクタ電流 Ｒin＝ＲＡ２／／ＲＢ２／／ｈfe〔ｒｅ＋ＲＬ＋ＲＥ２
／／（１／ωＣＥ2 ）〕＝バッファ回路部２の入力イン
ピーダンス ｈfe＝トランジスタ５の電流増幅率 ｒｅ＝トランジスタ５の等価抵抗
【００２５】又図４の（Ａ）は発振回路部１の第１のト
ランジスタ４のコレクタ電圧ＶC1とエミッタ電圧ＶE1と
コレクタの信号電圧ｖC1とエミッタの信号電圧ｖE1とを
示し、（Ｂ）はバッファ回路部２の第２のトランジスタ
５のベース電圧ＶB2とベースの信号電圧ｖB2とを示し、
（Ｃ）は第２のトランジスタ５のエミッタ電圧ＶE2とエ
ミッタの信号電圧ｖE2とを示す。
ランジスタ４のコレクタ電圧ＶC1とエミッタ電圧ＶE1と
コレクタの信号電圧ｖC1とエミッタの信号電圧ｖE1とを
示し、（Ｂ）はバッファ回路部２の第２のトランジスタ
５のベース電圧ＶB2とベースの信号電圧ｖB2とを示し、
（Ｃ）は第２のトランジスタ５のエミッタ電圧ＶE2とエ
ミッタの信号電圧ｖE2とを示す。
【００２６】図３に示す発振回路部１の第１のトランジ
スタ４の交流負荷線ＡＣｂの遮断電圧ＶCE(max1)は、
（６）式と図４の（Ａ）より、 ＶCE(max1)＝（ＲAC1 ／ＲDC1 ）（ＶCC−ＶCEQ1）＋ＶCEQ1 ＝ｖC1H ＋ｖEIL ＋ＶCEQ1 …（８） と表すことができるから、第１のトランジスタ４のコレ
クタの正側の信号電圧ｖ C1H は、 ｖC1H ＝（ＲAC1 ／ＲDC1 ）（ＶCC−ＶCEQ1）−ｖEIL …（９） となる。
スタ４の交流負荷線ＡＣｂの遮断電圧ＶCE(max1)は、
（６）式と図４の（Ａ）より、 ＶCE(max1)＝（ＲAC1 ／ＲDC1 ）（ＶCC−ＶCEQ1）＋ＶCEQ1 ＝ｖC1H ＋ｖEIL ＋ＶCEQ1 …（８） と表すことができるから、第１のトランジスタ４のコレ
クタの正側の信号電圧ｖ C1H は、 ｖC1H ＝（ＲAC1 ／ＲDC1 ）（ＶCC−ＶCEQ1）−ｖEIL …（９） となる。
【００２７】又発振回路部１の第１のトランジスタ４の
コレクタから出力される信号電圧は、バッファ回路部２
の第２のトランジスタ５を介して伝達されるものであ
り、その場合の各部の正側の（Ａ），（Ｂ），（Ｃ）に
示す信号電圧は、理想的には、 ｖC1H ＝ｖB2H ＝ｖE2H …（10） となる。従って、発振出力信号のハイレベルＶOHは、 ＶOH＝ＶE2＋ｖE2H ＝ＶE2＋ｖC1H ＝ＶE2＋（ＲAC1 ／ＲDC1 ）（ＶCC−ＶCEQ1）−ｖEIL ＝ＶE2−（ＲAC1 ／ＲDC1 ）（ＶEE＋ＶCEQ1）−ｖEIL …（11） と表すことができる。
コレクタから出力される信号電圧は、バッファ回路部２
の第２のトランジスタ５を介して伝達されるものであ
り、その場合の各部の正側の（Ａ），（Ｂ），（Ｃ）に
示す信号電圧は、理想的には、 ｖC1H ＝ｖB2H ＝ｖE2H …（10） となる。従って、発振出力信号のハイレベルＶOHは、 ＶOH＝ＶE2＋ｖE2H ＝ＶE2＋ｖC1H ＝ＶE2＋（ＲAC1 ／ＲDC1 ）（ＶCC−ＶCEQ1）−ｖEIL ＝ＶE2−（ＲAC1 ／ＲDC1 ）（ＶEE＋ＶCEQ1）−ｖEIL …（11） と表すことができる。
【００２８】前述のように、出力端子６から出力される
発振出力信号のＥＣＬ規格に従ったハイレベルＶOHは、
（11）式に従って設定し、又ローレベルＶOLは（４）式
を基に、 ＶOL＝（ＲAC2 ／ＲDC2 ）（ＶEE＋ＶCEQ2）−ＶCEQ2 …（12） の条件を満足させることによって設定することができ
る。
発振出力信号のＥＣＬ規格に従ったハイレベルＶOHは、
（11）式に従って設定し、又ローレベルＶOLは（４）式
を基に、 ＶOL＝（ＲAC2 ／ＲDC2 ）（ＶEE＋ＶCEQ2）−ＶCEQ2 …（12） の条件を満足させることによって設定することができ
る。
【００２９】図５は本発明の第２の実施例の説明図であ
り、図１と同一符号は同一部分を示し、図１に於ける電
源電圧端子９と電源電圧端子８とを共通の電源に接続
し、電圧ＶEEを加える構成とした場合を示す。例えば、
前述のように、ＶEE＝−５．２Ｖ（±１０％）、ＶIC＝
−５．２Ｖとすることができるから、ＶEE＝ＶICとした
場合に相当する。又出力端子６から出力される発振出力
信号のＥＣＬ規格に従ったハイレベルＶOHは、前述の
（11）式を満足するように回路定数を選定し、又ローレ
ベルＶOLは、前述の（12）式を満足するように回路定数
を選定することによって、それぞれ設定できるもので、
このレベル設定については図 1に示す実施例と同様であ
る。
り、図１と同一符号は同一部分を示し、図１に於ける電
源電圧端子９と電源電圧端子８とを共通の電源に接続
し、電圧ＶEEを加える構成とした場合を示す。例えば、
前述のように、ＶEE＝−５．２Ｖ（±１０％）、ＶIC＝
−５．２Ｖとすることができるから、ＶEE＝ＶICとした
場合に相当する。又出力端子６から出力される発振出力
信号のＥＣＬ規格に従ったハイレベルＶOHは、前述の
（11）式を満足するように回路定数を選定し、又ローレ
ベルＶOLは、前述の（12）式を満足するように回路定数
を選定することによって、それぞれ設定できるもので、
このレベル設定については図 1に示す実施例と同様であ
る。
【００３０】図６は本発明の第３の実施例の説明図であ
り、図５と同一符号は同一部分を示し、ＤＢ１はダイオ
ードである。この実施例は、図５に示す構成に対して、
バッファ回路部２の第２のトランジスタ５の抵抗Ｒ
Ａ2 ，ＲＢ2 によるバイアス回路に、ダイオードＤＢ１
を接続した構成を示し、温度変化等による発振出力信号
レベルの変動をダイオードＤＢ１の温度特性等によって
補償するものである。又図１に示す構成に於いても、バ
ッファ回路部２の第２のトランジスタ５のバイアス回路
に、ダイオードＤＢ１を接続することができる。
り、図５と同一符号は同一部分を示し、ＤＢ１はダイオ
ードである。この実施例は、図５に示す構成に対して、
バッファ回路部２の第２のトランジスタ５の抵抗Ｒ
Ａ2 ，ＲＢ2 によるバイアス回路に、ダイオードＤＢ１
を接続した構成を示し、温度変化等による発振出力信号
レベルの変動をダイオードＤＢ１の温度特性等によって
補償するものである。又図１に示す構成に於いても、バ
ッファ回路部２の第２のトランジスタ５のバイアス回路
に、ダイオードＤＢ１を接続することができる。
【００３１】図７は本発明の第４の実施例の説明図であ
り、図１及び図５と同一符号は同一部分を示し、１１は
電源電圧端子である。この実施例は、負荷回路部３を単
一の抵抗ＲＬによって構成したもので、図１に於ける抵
抗ＲＥ2 とコンデンサＣＥ2とを除去した構成に相当す
る。従って、前述の（２）式は、ＲDC2 ＝ＲＬとなり、
（３）式はＲAC2 ＝ＲＬとなる。この場合、直流負荷イ
ンピーダンスＲDC2 と交流負荷インピーダンスＲAC2 と
は等しくなり、ローレベルＶOLは、 ＶOL＝（ＶEE2 ＋ＶCEQ2）−ＶCEQ2＝−ＶEE2 …（13） となる。
り、図１及び図５と同一符号は同一部分を示し、１１は
電源電圧端子である。この実施例は、負荷回路部３を単
一の抵抗ＲＬによって構成したもので、図１に於ける抵
抗ＲＥ2 とコンデンサＣＥ2とを除去した構成に相当す
る。従って、前述の（２）式は、ＲDC2 ＝ＲＬとなり、
（３）式はＲAC2 ＝ＲＬとなる。この場合、直流負荷イ
ンピーダンスＲDC2 と交流負荷インピーダンスＲAC2 と
は等しくなり、ローレベルＶOLは、 ＶOL＝（ＶEE2 ＋ＶCEQ2）−ＶCEQ2＝−ＶEE2 …（13） となる。
【００３２】即ち、電源電圧端子１１の電圧ＶEE2 は、
発振出力信号のローレベルＶOLとなるように安定化電源
から供給し、負荷回路部３を単一の抵抗ＲＬによって構
成することにより、更に小型且つ経済化を図ることがで
きる。又発振出力信号のハイレベルＶOHの設定について
は、前述の各実施例と同様に回路定数の選定によって行
うことができる。又図６に示す実施例のように、第２の
トランジスタ５のバイアス回路にダイオードＤ１を接続
することもできる。
発振出力信号のローレベルＶOLとなるように安定化電源
から供給し、負荷回路部３を単一の抵抗ＲＬによって構
成することにより、更に小型且つ経済化を図ることがで
きる。又発振出力信号のハイレベルＶOHの設定について
は、前述の各実施例と同様に回路定数の選定によって行
うことができる。又図６に示す実施例のように、第２の
トランジスタ５のバイアス回路にダイオードＤ１を接続
することもできる。
【００３３】図８は本発明の第５の実施例の説明図であ
り、図５と同一符号は同一部分を示し、１２は制御端
子、ＶＤは周波数制御素子としてのバラクタダイオー
ド、ＲＦは抵抗である。この実施例は、水晶振動子１０
と抵抗ＲＡ1 とに対して並列にバラクタダイオードＶＤ
を接続し、このバラクタダイオードＶＤに制御端子１２
から抵抗ＲＦを介して制御電圧を印加し、発振周波数を
制御するものであり、電圧制御水晶発振器を構成した場
合を示す。
り、図５と同一符号は同一部分を示し、１２は制御端
子、ＶＤは周波数制御素子としてのバラクタダイオー
ド、ＲＦは抵抗である。この実施例は、水晶振動子１０
と抵抗ＲＡ1 とに対して並列にバラクタダイオードＶＤ
を接続し、このバラクタダイオードＶＤに制御端子１２
から抵抗ＲＦを介して制御電圧を印加し、発振周波数を
制御するものであり、電圧制御水晶発振器を構成した場
合を示す。
【００３４】又図１，図６，図７に示すそれぞれの実施
例に於いても、発振回路部１に、バラクタダイオードＶ
Ｄ等の周波数制御素子を設け、外部からの制御電圧を周
波数制御素子に印加して発振周波数を制御する電圧制御
水晶発振器を構成することができる。
例に於いても、発振回路部１に、バラクタダイオードＶ
Ｄ等の周波数制御素子を設け、外部からの制御電圧を周
波数制御素子に印加して発振周波数を制御する電圧制御
水晶発振器を構成することができる。
【００３５】
【発明の効果】以上説明したように、本発明は、水晶振
動子１０と第１のトランジスタ４とからなる発振回路部
１と、第２のトランジスタ５からなるバッファ回路部２
と、少なくとも抵抗ＲＬを有する負荷回路部３とによっ
て構成され、ＥＣＬ出力のハイレベルＶOHは（11）式の
条件を満たすことによって設定することができ、又ロー
レベルＶOLは（12）式の条件を満たすことによって設定
することができる。従って、ＥＣＬ規格に従った発振出
力信号を得る為の部品点数を少なくして小型化並びに経
済化を図ることができる利点がある。
動子１０と第１のトランジスタ４とからなる発振回路部
１と、第２のトランジスタ５からなるバッファ回路部２
と、少なくとも抵抗ＲＬを有する負荷回路部３とによっ
て構成され、ＥＣＬ出力のハイレベルＶOHは（11）式の
条件を満たすことによって設定することができ、又ロー
レベルＶOLは（12）式の条件を満たすことによって設定
することができる。従って、ＥＣＬ規格に従った発振出
力信号を得る為の部品点数を少なくして小型化並びに経
済化を図ることができる利点がある。
【００３６】又バラクタダイオードＶＤ等の周波数制御
素子を設けることにより、小型且つ廉価な電圧制御水晶
発振器を提供できる利点がある。
素子を設けることにより、小型且つ廉価な電圧制御水晶
発振器を提供できる利点がある。
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の実施例のローレベル設定説明図であ
る。
る。
【図３】本発明の実施例のハイレベル設定説明図であ
る。
る。
【図４】本発明の実施例のハイレベル設定説明図であ
る。
る。
【図５】本発明の第２の実施例の説明図である。
【図６】本発明の第３の実施例の説明図である。
【図７】本発明の第４の実施例の説明図である。
【図８】本発明の第５の実施例の説明図である。
【図９】従来例の説明図である。
【図１０】従来例の説明図である。
１ 発振回路部 ２ バッファ回路部 ３ 負荷回路部 ４ 第１のトランジスタ ５ 第２のトランジスタ ６ 出力端子 ７ アース端子 ８，９ 電源電圧端子 １０ 水晶振動子
Claims (4)
- 【請求項１】 水晶振動子と第１のトランジスタとを含
む発振回路部と、該発振回路部に接続された第２のトラ
ンジスタを含むバッファ回路部と、該バッファ回路部に
接続された負荷回路部とから構成されたＥＣＬ出力水晶
発振器であって、 前記第１，第２のトランジスタの交流負荷インピーダン
スをＲAC1 ，ＲAC2 、前記第１，第２のトランジスタの
直流負荷インピーダンスをＲDC1 ，ＲDC2 、電源電圧を
ＶEE、前記第１，第２のトランジスタのコレクタ・エミ
ッタ間電圧をＶ CEQ1，ＶCEQ2、前記第１のトランジスタ
のエミッタの負側の信号電圧をｖE1L 、前記第２のトラ
ンジスタのエミッタ電圧をＶE2とし、ＥＣＬ出力のハイ
レベルＶ OHとローレベルＶOLとを、 ＶOH＝ＶE2−（ＲAC1 ／ＲDC1 ）（ＶEE＋ＶCEQ1）−ｖE1L ＶOL＝（ＲAC2 ／ＲDC2 ）（ＶEE＋ＶCEQ2）−ＶCEQ2 の関係を満たすように回路定数を設定したことを特徴と
するＥＣＬ出力水晶発振器。 - 【請求項２】 前記バッファ回路部の前記第２のトラン
ジスタのベースに接続したバイアス回路に、ダイオード
を接続したことを特徴とする請求項１記載のＥＣＬ出力
水晶発振器。 - 【請求項３】 前記負荷回路部を、安定化電源と出力端
子との間に接続した単一の抵抗によって構成したことを
特徴とする請求項１又は２記載のＥＣＬ出力水晶発振
器。 - 【請求項４】 水晶振動子と第１のトランジスタとを含
む前記発振回路部に、外部からの制御電圧によって発振
周波数を制御する為の周波数制御素子を設けたことを特
徴とする請求項１乃至３の何れか１項記載のＥＣＬ出力
水晶発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14988995A JPH098549A (ja) | 1995-06-16 | 1995-06-16 | Ｅｃｌ出力水晶発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14988995A JPH098549A (ja) | 1995-06-16 | 1995-06-16 | Ｅｃｌ出力水晶発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098549A true JPH098549A (ja) | 1997-01-10 |
Family
ID=15484856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14988995A Withdrawn JPH098549A (ja) | 1995-06-16 | 1995-06-16 | Ｅｃｌ出力水晶発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098549A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002011277A1 (en) * | 2000-08-01 | 2002-02-07 | Yeon Moon Jeong | High-frequency oscillation circuit |
| JP2016189564A (ja) * | 2015-03-30 | 2016-11-04 | 新日本無線株式会社 | 発振装置 |
-
1995
- 1995-06-16 JP JP14988995A patent/JPH098549A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002011277A1 (en) * | 2000-08-01 | 2002-02-07 | Yeon Moon Jeong | High-frequency oscillation circuit |
| US6683507B2 (en) | 2000-08-01 | 2004-01-27 | Yeon Moon Jeong | High-frequency oscillation circuit |
| KR100759508B1 (ko) * | 2000-08-01 | 2007-09-18 | 정연문 | 귀환루프를 갖는 고주파 발진 회로 |
| JP2016189564A (ja) * | 2015-03-30 | 2016-11-04 | 新日本無線株式会社 | 発振装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090121799A1 (en) | Piezoelectric oscillator | |
| US7075381B2 (en) | Oscillator circuit and oscillator | |
| US20040239373A1 (en) | Semiconductor laser driving circuit and optical communication apparatus | |
| US7227421B2 (en) | Crystal oscillator circuit | |
| JPH098549A (ja) | Ｅｃｌ出力水晶発振器 | |
| JPH036107A (ja) | 電圧制御発振器 | |
| US6496070B2 (en) | Buffer circuit comprising load, follower transistor and current source connected in series | |
| US20060181361A1 (en) | Accurate untrimmed crystal oscillator | |
| JPH07131243A (ja) | 電圧制御発振器 | |
| US6791426B2 (en) | Balanced oscillator and electronic apparatus including the same | |
| JPH0294802A (ja) | 調波を低減した発振器 | |
| JP2591380B2 (ja) | 発振器 | |
| US4224580A (en) | Quartz crystal oscillator | |
| JPH0917950A (ja) | シンセサイザ用半導体集積回路 | |
| US6359492B1 (en) | Arrangement for level conversion of high-frequency low-voltage signals | |
| US20030128077A1 (en) | Ocillator and electronic device using same | |
| JP4423999B2 (ja) | コルピッツ型水晶発振器 | |
| JPH0318106A (ja) | 発振回路 | |
| JPS5938756Y2 (ja) | 電圧切換回路 | |
| JP2003060438A (ja) | 圧電発振器 | |
| JPH10247846A (ja) | 入力回路 | |
| JPH0983261A (ja) | 同調増幅回路 | |
| JP2507124B2 (ja) | 高周波発振装置 | |
| JPS58161015A (ja) | 電源回路 | |
| JP2003060434A (ja) | 発振器およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |