JPH098566A - 増幅器出力段 - Google Patents

増幅器出力段

Info

Publication number
JPH098566A
JPH098566A JP8128725A JP12872596A JPH098566A JP H098566 A JPH098566 A JP H098566A JP 8128725 A JP8128725 A JP 8128725A JP 12872596 A JP12872596 A JP 12872596A JP H098566 A JPH098566 A JP H098566A
Authority
JP
Japan
Prior art keywords
terminal
transistor
output
power supply
limiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8128725A
Other languages
English (en)
Inventor
S Gontwiski Walter Jr
エス． ゴントウィスキー ジュニア ウォルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH098566A publication Critical patent/JPH098566A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/08—Track changing or selecting during transducing operation
    • G11B21/081—Access to indexed tracks or parts of continuous track
    • G11B21/083—Access to indexed tracks or parts of continuous track on discs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P25/00—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details
    • H02P25/02—Arrangements or methods for the control of AC motors characterised by the kind of AC motor or by structural details characterised by the kind of motor
    • H02P25/032—Reciprocating, oscillating or vibrating motors
    • H02P25/034—Voice coil motors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3071—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with asymmetrical driving of the end stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
    • G11B5/553—Details
    • G11B5/5547—"Seek" control and circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Moving Of Head For Track Selection And Changing (AREA)

Abstract

(57)【要約】 【課題】 コンピュータシステムなどにおいて使用され
るタイプのメモリディスクドライブの読取り／書込みヘ
ッドを位置決めする場合の精度及び速度を増加させるこ
とを可能とする改良したボイスコイルドライバを提供す
る。 【解決手段】 増幅器の出力段（１）はクラスＡＢモー
ドで動作し、第一電源と第二電源との間に直列接続され
ている二つのバイポーラトランジスタ（Ｑ４，Ｑ５）を
有している。第一トランジスタ（Ｑ４）と第二トランジ
スタ（Ｑ５）との間の接続部が出力段（１）の出力端子
（４）を構成している。これら二つの出力トランジスタ
のベース端子（７，８）はバイアス回路（６）へ接続し
ており且つ信号制御要素として使用される入力トランジ
スタ（Ｑ３）へ接続している。本発明によれば、クラン
プ回路（２）が出力トランジスタのベース端子へ直接接
続されており、ベース端子上の電圧を第一基準電圧と第
二基準電圧との間に制限する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はコンピュータシステ
ムなどにおいて使用されるタイプのメモリディスクシス
テムにおける読取り／書込みヘッドを移動するために使
用される電子回路における改良に関するものであって、
更に詳細には、この様なシステムの「ボイスコイル」へ
リニアな駆動信号を供給するためのその様な回路におけ
る改良に関するものである。
【０００２】
【従来の技術】コンピュータシステムにおいて使用され
るタイプのメモリディスクドライブの読取り／書込みヘ
ッドを移動させ且つ位置決めさせるためのアクチュエー
タとして作用するコイルは、広く、「ボイスコイル」又
は「ボイスコイルモータ」として呼ばれている。この様
なメモリディスクドライブは、典型的に、ハードディス
クドライブ、ＣＤ−ＲＯＭドライブなどにおいて使用さ
れている。このアクチュエータコイルは、オーディオ拡
声器システムなどにおいて通常使用されているコイルと
類似しているために当該技術分野においては「ボイスコ
イル」と呼称されている。この様なボイスコイルは音響
ボイスコイルと同様な態様で動作される。なぜならば、
コイルへ印加される正の電流がそれと対応して読取り／
書込みヘッドの正方向の運動を発生するからである。ボ
イスコイルへ負の電流を印加すると、それと対応して読
取り／書込みヘッドは負の変位が発生する。
【０００３】ボイスコイルの目的は、高速でディスク上
の所要の位置へヘッド組立体を精密に移動させ、その際
にヘッドがターゲットをオーバーシュートすることなく
且つ制御ループにおいて補正動作を必要とすることがな
いことを確保することである。今日の高速コンピュータ
システムにおいて必要とされる短いアクセス時間は、こ
の機能を行う制御システムが高速の応答時間に対して最
適化されていることを要求する。
【０００４】従来技術の典型的なボイスコイル駆動シス
テム２０の概略図を図１に示してある。図示したボイス
コイル２１はパソコン又はその他の小型のコンピュータ
において使用されるタイプのディスクドライブの読取り
／書込みヘッド機構の一部とすることが可能である。二
つの増幅器２３及び２４はボイスコイル２１へ駆動電流
を供給するために設けられている。
【０００５】位置決め電圧Ｖｐがボイスコイルシステム
２０と関連するサーボコントローラから回路２０へ供給
される。理想的には、位置決め電圧Ｖｐとボイスコイル
へ印加される電流との間の関係は直接比例関係のもので
ある。
【０００６】増幅器２３及び２４は、通常、ボイスコイ
ル２１に対してブリッジドライバとして作用すべく接続
されている。理解されるように、ドライバ回路２０は高
性能装置であり、従って実現する場合に精密な構成要素
を必要とする。更に、必要とされる精度を達成するため
には、典型的に、多数のオペアンプ（演算増幅器）が使
用され、その各々も精密な構成要素である。オペアンプ
２６は、既知の基準電圧Ｖrefとボイスコイル及び検知
抵抗ＲSENSEを流れる電流に関する情報を提供するルー
プからのフィードバック信号との間の電圧差を決定する
エラー増幅器として使用されている。
【０００７】増幅器及びドライバ段が飽和状態に入るこ
とを防止することは、該増幅器又はドライバ段の入力及
び／又は出力信号のスイング即ち振れを制限するために
必要である。実際に、高速の過渡的応答を達成するため
に制御ループを設計する場合に取扱う一つの主要な問題
点は、制御ループ内の活性要素の何れもが飽和状態に入
ることがないことを確保することである。このことは特
にボイスコイルを駆動する出力段について言えることで
ある。増幅器又はドライバ段が飽和状態となると、飽和
状態から抜け出すためにある有限の時間がかかるため
に、応答時間は著しく影響を受ける。
【０００８】ハードディスクドライブ用のエスジーエス
トムソンマイクロエレクトロニクスのボイスコイルモー
タドライバ回路であるＬ６２４４においても使用されて
いるオペアンプの出力電圧を制限するための公知の技術
を図２に示してある。Ａ１は利得１０Ｖ／Ｖを有する反
転用増幅器として構成された典型的なオペアンプであ
る。このオペアンプはエラー増幅器として構成されてお
り且つ既知の基準又は制御信号と、ボイスコイルモータ
電流に関する情報を提供するループからのフィードバッ
ク信号との間の電圧差を決定するために使用される。こ
れら二つの信号の間の電圧差はエラー信号である。この
エラー信号は、モータ電流を制御するために出力ドライ
バの導通状態を制御するために使用される。
【０００９】オペアンプの出力段が飽和することがない
ことを確保するために、エラー増幅器の出力は、通常、
出力電圧の上限と下限とを画定するためにクランプされ
る。図２に示したように、出力電圧のスイング即ち振れ
を制限即ちクランプするためにループの周りに４個のダ
イオードが設けられている。
【００１０】動作について説明すると、オペアンプの出
力が高状態へ駆動されると、出力電圧が基準電圧、この
場合には５Ｖから２個のダイオード降下（約１. ４Ｖ）
を超える場合に、ダイオードＤ１及びＤ２の両方が導通
状態となる。同様に、オペアンプの出力が低状態へ駆動
される場合に、出力段が基準電圧５Ｖよりも二つのダイ
オード降下分低いものとなると、ダイオードＤ３及びＤ
４の両方が導通状態となる。
【００１１】図３において、図２の回路において使用さ
れる二つの信号の波形が示してある。特に、Ｖａは増幅
器Ａ１の入力端子へ印加した入力信号であり、且つＶ
outは増幅器の出力端上に存在する対応する出力信号で
ある。この例においては、出力が過剰に駆動され、その
場合のクランプ能力を明瞭に示している。実際には、通
常の動作期間中、信号レベル及び利得は、最大信号レベ
ルがクランプのコンプライアンスレベルに幾分近いもの
であるように選択される。
【００１２】このクランプ技術は効果的なものである
が、欠点も有している。クランプ電圧はダイオード降下
の倍数で選択可能であるに過ぎない。更に、ダイオード
は負の温度係数を有しており、温度に関してクランプ電
圧の精度が影響される。図２に示した技術の別の欠点
は、クランプ電圧の絶対値はダイオード降下の処理の関
数であり且つダイオードの数が増加するに従い精度が減
少するということである。
【００１３】
【発明が解決しようとする課題】本発明は、上述した如
き従来技術の欠点を解消し、コンピュータシステムなど
において使用されるタイプのメモリディスクドライブの
読取り／書込みヘッドの位置決めにおいて精度及び速度
を増加させることを可能とする改良型のボイスコイルド
ライバを提供することを目的とする。
【００１４】本発明の別の目的とするところは、クラン
プ回路が出力段の一体的な一部である増幅器又はドライ
バ段を提供することである。本発明の更に別の目的とす
るところは、クランプ電圧を使用可能な空間の境界内に
おいて任意の所望の値に設定することが可能な増幅器又
はドライバ段の出力段におけるクランプ回路を提供する
ことである。
【００１５】
【課題を解決するための手段】本発明はオペアンプ即ち
演算増幅器のクラスＡＢで動作する出力段内において実
現することが可能である。出力段は、二つのトランジス
タを有しており、各トランジスタは第一端子と第二端子
と制御端子とを具備している。これら二つのトランジス
タは第一電源と第二電源との間に直列接続されており、
第一端子と第二端子との間の接続部は出力段の出力端子
へ接続している。これら二つの出力トランジスタの制御
端子はバイアス回路及び入力トランジスタへ接続されて
おり、信号制御要素として使用される。本発明によれ
ば、クランプ回路が出力トランジスタの制御端子へ直接
接続されており、制御端子上の電圧を第一基準電圧と第
二基準電圧との間に制限している。
【００１６】
【発明の実施の形態】図４を参照して、本発明の好適実
施例に基づく増幅器の出力段１について詳細に説明す
る。本発明のこの実施例によれば、出力段１はクラスＡ
Ｂ出力段であって、Ｖｓ電源と接地ＧＮＤとの間に接続
されており且つ入力端子３及び出力端子４を有してい
る。出力段１は、電源Ｖｓと接地ＧＮＤとの間に接続し
て三つの回路枝を有しており、即ち出力枝、出力枝に対
してリニアなバイアス及び入力信号を供給する入力バイ
アス枝及びクランプ回路枝である。
【００１７】出力枝５は二つの直列接続した出力バイポ
ーラトランジスタＱ４及びＱ５を有している。この実施
例においては、トランジスタＱ４はＮＰＮ型トランジス
タであり且つトランジスタＱ５はＰＮＰ型トランジスタ
であって、各々がコレクタ端子と、ベース端子と、エミ
ッタ端子とを有している。トランジスタＱ４のコレクタ
は電源Ｖｓへ接続しており、そのエミッタは出力ノード
４においてトランジスタＱ５のエミッタへ接続してい
る。トランジスタＱ５のコレクタは接地へ接続してい
る。
【００１８】入力枝６は、電源Ｖｓと接地ＧＮＤとの間
に直列接続されている電流発生器９、第一ダイオードＤ
１及び第二ダイオードＤ２、及びバイポーラＮＰＮ入力
トランジスタＱ３を有している。電流発生器９は電源Ｖ
ｓからノード７内へ電流Ｉ２を導通させ、ノード７は出
力トランジスタＱ４のベース及び第一ダイオードＤ１の
アノードへ共通接続している。ダイオードＤ１のカソー
ドは第二ダイオードＤ２のアノードへ接続しており、ダ
イオードＤ２のカソードはノード８へ接続しており、ノ
ード８は第二出力トランジスタＱ５のベース及び入力ト
ランジスタＱ３のコレクタへ共通に接続している。トラ
ンジスタＱ３のエミッタは接地接続されており且つその
ベースは出力段の入力端子３を構成している。
【００１９】クランプ回路枝２は出力トランジスタＱ４
及びＱ５のベース端子へ接続しており、そのベース端子
上の電圧を第一基準電圧と第二基準電圧との間の電圧に
制限している。このクランプ回路枝は、電流発生器１０
を有しており、それは電源Ｖｓから二つの直列接続され
ている抵抗Ｒ１及びＲ２へ電流Ｉ１を導通させ、二つの
ノード１１及び１２上において二つの異なる基準電圧Ｖ
ref1及びＶref2を発生させる。電流発生器１０の一方の
端子は電源Ｖｓへ接続しており、一方他方の端子はノー
ド１１において第一制限用トランジスタＱ１のベース及
び第一抵抗Ｒ１の端子へ接続している。トランジスタＱ
１のエミッタ端子はノード７へ接続しており、ノード７
は出力トランジスタＱ４のベース端子が接続されてお
り、一方トランジスタＱ１のコレクタ端子は接地されて
いる。抵抗Ｒ１の他方の端子はノード１２へ接続してお
り、ノード１２は第二制限用トランジスタＱ２のベース
及び第二抵抗Ｒ２の第一端子へ接続している。トランジ
スタＱ２のエミッタ端子はノード８へ接続しており、ノ
ード８は出力トランジスタＱ５のベース端子へ接続して
おり、一方トランジスタＱ２のコレクタ端子は電源Ｖｓ
へ接続している。抵抗Ｒ２の第二端子は接地されてい
る。
【００２０】動作について説明すると、図４に示した出
力段１は、入力端子３へ印加される入力信号Ｖinに応答
して出力端子４上において出力信号Ｖoutを供給する。
【００２１】入力信号Ｖinは入力トランジスタＱ３のベ
ースへ印加され、入力トランジスタＱ３は出力トランジ
スタであるソース及びシンクトランジスタＱ４及びＱ５
のベース端子を駆動する。電流発生器９は二つの直列接
続されているダイオードＤ１及びＤ２へ定電流Ｉ２を供
給し、且つ出力トランジスタに対してターンオンバイア
スを供給する。トランジスタＱ４及びＱ５のベース・エ
ミッタ接合は、実際には、約０. ６５Ｖへバイアスさ
れ、クラスＢ増幅器にとって典型的なクロスオーバ歪み
を回避している。
【００２２】通常のクラスＡＢ出力段においては、出力
トランジスタのベース端子上に存在する電圧がある最大
値を超える場合には、出力トランジスタは飽和状態とな
り、前述した不所望の遅延を発生する。
【００２３】本発明によれば、出力トランジスタＱ４及
びＱ５のベース端子が接続されているノード７及び８上
に存在する電圧は図４に示した回路のクランプ回路部分
２によってクランプされる。電流発生器１０は基準電流
Ｉ１を発生し、それは二つの直列接続されている抵抗Ｒ
１及びＲ２を介して流れ、これらの抵抗を横断して電源
Ｖｓとはほぼ独立的な電圧降下を発生させる。例えば、
ノード１１上において第一基準電圧Ｖref1＝６. ４Ｖ及
びノード１２上において第二基準電圧Ｖref2＝３. ６Ｖ
を得るように電流発生器１０及び抵抗Ｒ１及びＲ２を設
定することが可能である。本発明の技術的範囲を逸脱す
ることなしに異なる態様でこれら二つの基準電圧を実現
させることも可能であり、且つこれらの基準電圧はヘッ
ドが使用可能な空間の境界内において任意の所望の値に
設定することが可能である。
【００２４】二つのクランプトランジスタＱ１及びＱ２
の動作を説明するために、最初に上側出力トランジスタ
Ｑ４が高状態へ駆動される場合について最初に、次いで
下側出力トランジスタＱ５が低状態へ駆動される対応す
る場合について検討することが可能である。
【００２５】トランジスタＱ４のベースが接続されてい
るノード７上の電圧はトランジスタＱ４のベース・エミ
ッタ電圧Ｖbe4によって出力ノード４上の電圧Ｖoutへ関
係している。このトランジスタは常にバイアス回路６に
よってオン状態にバイアスされているので、そのベース
・エミッタ電圧Ｖbe4は一定であり且つ約０. ６５Ｖに
等しい。ノード７上の電圧がノード１１上に存在する電
圧Ｖref1よりも一つのＶbe降下を超えると、トランジス
タＱ１がターンオンし且つそのベース及びエミッタ端子
を横断しての電圧はほぼＶbe1＝０. ６５Ｖにおいて一
定に維持される。従って、出力電圧は電圧Ｖoutmaxへ制
限され、それは出力が得ることの可能な最高電圧であっ
て、以下の如くに決定することが可能である。
【００２６】Ｖoutmax＝Ｖref1−（Ｖbe1＋Ｖbe4） ＮＰＮ型（Ｑ４）及びＰＮＰ型（Ｑ１）トランジスタの
ベース・エミッタ降下は反対の値を有しているので、
（Ｖbe1＋Ｖbe4）の項はほぼ０に等しく、従って次式が
得られる。
【００２７】Ｖoutmax＝Ｖref1 下側のクランプ動作も同一の手段によって達成され、ト
ランジスタＱ５のベースが接続されているノード８上の
電圧は、トランジスタＱ４のベース・エミッタ電圧Ｖ
be5によって出力ノード４上の電圧Ｖoutへ関係してい
る。このトランジスタはバイアス回路６によって常にオ
ン状態にバイアスされているので、そのベース・エミッ
タ電圧Ｖbe5は一定であり且つ約０. ６５Ｖに等しい。
ノード８上の電圧がノード１２上に存在する電圧Ｖref2
よりも１個のＶbe降下低下すると、トランジスタＱ２が
ターンオンし且つそのベースとエミッタ端子とを横断し
ての電圧が約Ｖbe2＝０. ６５Ｖにおいて一定に維持さ
れる。従って、出力が得ることの可能な最低の電圧は次
式の如くに決定することが可能である。
【００２８】Ｖoutmin＝Ｖref2−（Ｖbe2＋Ｖbe5） ＮＰＮ型（Ｑ２）及びＰＮＰ型（Ｑ５）トランジスタの
ベース・エミッタ降下は反対の値を有しているので、
（Ｖbe2＋Ｖbe5）の項は約０に等しく、従って次式が得
られる。
【００２９】Ｖoutmin＝Ｖref2 従って、出力電圧Ｖoutは以下の如く二つの電圧Ｖref1
及びＶref2の間にクランプされる。
【００３０】Ｖref1＜Ｖout＜Ｖref2 本実施例における場合には、次式の如くである。
【００３１】３. ６Ｖ＜Ｖout＜６. ４Ｖ 更に、ＮＰＮ及びＰＮＰトランジスタに関するＶbe降下
の温度係数は互いに相殺し合い、且つ温度に起因する精
度上の問題も解消される。
【００３２】更に、クランプ電圧は、使用可能な空間の
境界内の任意の所望の値に容易に設定することが可能で
あり、且つそれらは電源電圧とは独立的である。
【００３３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。特に、上述した実施例においては、出力トランジス
タ、入力トランジスタ及び制限用トランジスタがバイポ
ーラトランジスタの形態を有するものであるが、本発明
は例えばＭＯＳトランジスタなどのその他のタイプのト
ランジスタを使用することが可能であることは勿論であ
る。又、本発明に基づく増幅器出力段は、出力段の飽和
が望ましいものではない任意の適用場面にとって有用な
ものであり、特に、制御ループが高速な過渡的応答を必
要とする高速適用例においても使用可能であることは勿
論である。
【図面の簡単な説明】
【図１】 従来技術に基づくボイスコイルドライバシス
テムを示した概略図。
【図２】 オペアンプの出力電圧を制限する従来の方法
を示した概略図。
【図３】 図２の回路において使用される二つの信号の
波形を示した概略図。
【図４】 本発明の好適実施例に基づいて構成されたク
ランプ回路を有する増幅器の出力段を示した概略図。
【符号の説明】
１出力段 ２クランプ回路枝 ３入力端子 ４出力端子 ５出力枝 ６入力枝 ７，８，１１，１２ ノード ９，１０ 電流発生器 Ｑ１，Ｑ２ 制限用トランジスタ Ｑ３ 入力トランジスタ Ｑ４，Ｑ５ 出力トランジスタ

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 入力端子上の入力信号に応答して出力端
    子上に出力信号を発生する第一電源と第二電源との間に
    接続されている増幅器出力段において、 少なくとも二つの直列接続した出力トランジスタを具備
    しており、その各出力トランジスタが第一端子、第二端
    子、出力端子を具備しており、一方の出力トランジスタ
    の第一端子と他方の出力トランジスタの第二端子とが前
    記増幅器出力段の出力端子へ共通接続されている出力
    枝、 前記第一電源と第二電源との間に直列接続されている第
    一電流発生器、第一及び第二半導体接合要素及び入力ト
    ランジスタを具備しており、前記第一電流発生器と前記
    第一半導体接合要素との間の接続部が前記第一出力トラ
    ンジスタの制御端子へ接続しており且つ前記第二半導体
    接合要素と前記入力トランジスタとの間の接続部が前記
    第二出力トランジスタの制御端子へ接続している入力
    枝、 前記出力トランジスタの制御端子へ接続しており前記出
    力端子上の電圧を第一基準電圧と第二基準電圧との間に
    制限することの可能なクランプ回路、を有することを特
    徴とする出力段。
  2. 【請求項２】 請求項１において、前記クランプ回路
    が、 第一端子と第二端子と制御端子とを具備する第一制限用
    トランジスタであって前記第一端子が前記第一出力トラ
    ンジスタの制御端子へ接続しており前記第二端子が前記
    第二電源へ接続しており且つ前記出力端子が第一基準電
    圧へ接続している第一制限用トランジスタ、 第一端子と第二端子と制御端子とを具備する第二制限用
    トランジスタであって前記第一端子が前記第二出力トラ
    ンジスタの制御端子へ接続しており前記第二端子が前記
    第一電源へ接続しており前記制御端子が第二基準電圧へ
    接続している第二制限用トランジスタ、を有することを
    特徴とする出力段。
  3. 【請求項３】 請求項２において、前記第一制限用トラ
    ンジスタがＰＮＰ型バイポーラトランジスタであり、且
    つ前記第二制限用トランジスタがＮＰＮ型バイポーラト
    ランジスタであることを特徴とする出力段。
  4. 【請求項４】 請求項２において、前記第一及び第二基
    準電圧が、前記第一電源と第二電源との間の第一抵抗及
    び第二抵抗と直列接続している第二定電流発生器によっ
    て、それぞれ、前記第二電流発生器と前記第一抵抗との
    間の接続部上及び前記第一抵抗と第二抵抗との間の接続
    部上において発生されることを特徴とする出力段。
  5. 【請求項５】 請求項１において、前記第一及び第二半
    導体接合要素がダイオードであることを特徴とする出力
    段。
  6. 【請求項６】 請求項１において、前記第一出力トラン
    ジスタがＮＰＮ型バイポーラトランジスタであり、且つ
    前記第二出力トランジスタがＰＮＰ型バイポーラトラン
    ジスタであることを特徴とする出力段。
  7. 【請求項７】 請求項１において、前記入力トランジス
    タがＮＰＮ型バイポーラトランジスタであることを特徴
    とする出力段。
  8. 【請求項８】 オペアンプにおいて、第一電源と第二電
    源との間に接続している出力段が設けられており、前記
    出力段は少なくとも２個の直列接続した出力トランジス
    タを有しており、各出力トランジスタは第一端子、第二
    端子、制御端子を具備しており、前記第一端子及び第二
    端子は前記第一電源と第二電源との間において直列接続
    しており、クランプ回路が前記出力トランジスタの制御
    端子へ接続しており、前記クランプ回路は前記制御端子
    上の電圧を第一基準電圧と第二基準電圧との間に制限す
    ることが可能であることを特徴とするオペアンプ。
  9. 【請求項９】 請求項８において、前記クランプ回路
    が、 第一端子と第二端子と制御端子とを具備する第一制限用
    トランジスタであって、前記第一端子が前記第一出力ト
    ランジスタの制御端子へ接続しており前記第二端子が前
    記第二電源へ接続しており且つ前記制御端子が第一基準
    電圧へ接続している第一制限用トランジスタ、 第一端子と第二端子と制御端子とを具備する第二制限用
    トランジスタであって、前記第一端子が前記第二出力ト
    ランジスタの制御端子へ接続しており前記第二端子が前
    記第一電源へ接続しており且つ前記制御端子が第二基準
    電圧へ接続している第二制限用トランジスタ、 を有することを特徴とするオペアンプ。
  10. 【請求項１０】 請求項９において、前記第一及び第二
    基準電圧が、前記第一電源と第二電源との間における第
    一抵抗及び第二抵抗と直列接続している第一定電流発生
    器によって、それぞれ、前記第一電流発生器と前記第一
    抵抗との間の接続部上及び前記第一抵抗と第二抵抗との
    間の接続部上で発生されることを特徴とするオペアン
    プ。
  11. 【請求項１１】 請求項９において、前記第一制限用ト
    ランジスタがＰＮＰ型バイポーラトランジスタであり、
    前記第二制限用トランジスタがＮＰＮ型バイポーラトラ
    ンジスタであることを特徴とするオペアンプ。
  12. 【請求項１２】 請求項８において、前記第一出力トラ
    ンジスタがＮＰＮ型バイポーラトランジスタであり、前
    記第二出力トランジスタがＰＮＰ型バイポーラトランジ
    スタであることを特徴とするオペアンプ。
  13. 【請求項１３】 請求項８において、前記出力段がクラ
    スＡＢで動作することを特徴とするオペアンプ。
  14. 【請求項１４】 増幅器の出力電圧を制限する方法にお
    いて、 出力トランジスタの制御端子へ印加される信号で出力段
    を駆動し、 前記出力トランジスタの出力端子上の電圧を第一電圧と
    第二電圧との間にクランプする、上記各ステップを有す
    ることを特徴とする方法。
  15. 【請求項１５】 円形状媒体、前記媒体を回転させるた
    めのモータ、読取り／書込みヘッド、前記読取り／書込
    みヘッドを位置決めするための回路を有するディスク駆
    動システムにおいて、前記読取り／書込みヘッドを位置
    決めするための回路が、 ボイスコイルモータ、 前記ボイスコイルモータを駆動するための少なくとも１
    個のパワー出力段、 既知の基準と前記モータ内を流れる電流に比例するフィ
    ードバック信号との間の差を決定するために制御ループ
    内において使用されるエラー増幅器、を有しており、前
    記エラー増幅器が、 第一電源と第二電源との間に直列接続した少なくとも二
    つの出力トランジスタを有しており、各トランジスタが
    第一端子と第二端子と制御端子とを具備している出力
    段、 前記出力トランジスタの制御端子へ接続しており前記制
    御端子上の電圧を第一基準電圧と第二基準電圧との間に
    制限することの可能なクランプ回路、を有することを特
    徴とするシステム。
  16. 【請求項１６】 請求項１５において、前記クランプ回
    路が、 第一端子と第二端子と制御端子とを具備する第一制限用
    トランジスタであって、前記第一端子が前記第一出力ト
    ランジスタの制御端子へ接続しており、前記第二端子が
    前記第二電源へ接続しており、前記制御端子が第一基準
    電圧へ接続している第一制限用トランジスタ、 第一端子と第二端子と制御端子とを具備する第二制限用
    トランジスタであって、前記第一端子が前記第二出力ト
    ランジスタの制御端子へ接続しており、前記第二端子が
    前記第一電源へ接続しており、前記制御端子が第二基準
    電圧へ接続している第二制限用トランジスタ、を有する
    ことを特徴とするシステム。
  17. 【請求項１７】 請求項１６において、前記第一及び第
    二基準電圧が、前記第一電源と第二電源との間の第一抵
    抗及び第二抵抗と直列接続している第一定電流発生器に
    よって、前記第一電流発生器と第一抵抗との間の接続部
    上及び前記第一抵抗と第二抵抗との間の接続部上に発生
    されることを特徴とするシステム。
  18. 【請求項１８】 請求項１５において、更に、前記第一
    電源と第二電源との間に直列接続して、第一電流発生
    器、第一ダイオード、第二ダイオード、入力トランジス
    タが設けられており、前記第一電流発生器と第一ダイオ
    ードとの間の接続部が前記第一出力トランジスタの制御
    端子へ接続しており、且つ前記第二ダイオードと入力ト
    ランジスタとの間の接続部が前記第二出力トランジスタ
    の制御端子へ接続していることを特徴とするシステム。
  19. 【請求項１９】 請求項１５において、前記第一出力ト
    ランジスタがＮＰＮ型バイポーラトランジスタであり、
    前記第二出力トランジスタがＰＮＰ型バイポーラトラン
    ジスタであることを特徴とするシステム。
  20. 【請求項２０】 請求項１５において、前記出力段がク
    ラスＡＢで動作することを特徴とするシステム。
  21. 【請求項２１】 請求項１６において、前記第一制限用
    トランジスタがＰＮＰ型バイポーラトランジスタであ
    り、前記第二制限用トランジスタがＮＰＮ型バイポーラ
    トランジスタであることを特徴とするシステム。
JP8128725A 1995-06-06 1996-05-23 増幅器出力段 Pending JPH098566A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47097595A 1995-06-06 1995-06-06
US470975 1995-06-06

Publications (1)

Publication Number Publication Date
JPH098566A true JPH098566A (ja) 1997-01-10

Family

ID=23869799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8128725A Pending JPH098566A (ja) 1995-06-06 1996-05-23 増幅器出力段

Country Status (2)

Country Link
US (1) US5877914A (ja)
JP (1) JPH098566A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151186A (en) * 1996-10-03 2000-11-21 Texas Instruments Incorporated Trim circuitry and method for accuracy improvement in current sensing for a voice coil driver of the type used to move read/write heads in a hard disk drive, or the like
US7816403B2 (en) * 1998-09-08 2010-10-19 University Of Utah Research Foundation Method of inhibiting ATF/CREB and cancer cell growth and pharmaceutical compositions for same
US6229273B1 (en) * 1999-02-23 2001-05-08 Lucent Technologies, Inc. Actuator driver circuit
US6498698B1 (en) * 1999-06-29 2002-12-24 Western Digital Technologies, Inc. Servowriter employing method of unlatching actuator arm using VCM voltage limiting circuit to limit actuator arm velocity
US6496324B1 (en) * 1999-06-29 2002-12-17 Western Digital Technologies, Inc. Disk drive employing method of unlatching actuator arm using VCM voltage limiting circuit to limit actuator arm velocity
EP1207618B1 (en) * 2000-11-20 2005-10-05 STMicroelectronics S.r.l. Circuit for the speed recovery of a direct current motor and method using said circuit
US6954105B2 (en) * 2002-10-31 2005-10-11 Stmicroelectronics, Inc. Disk drive and error amplifier therefor and related methods
US6850383B1 (en) 2003-02-28 2005-02-01 Western Digital Technologies, Inc. Disk drive comprising current sense circuitry for a voice coil motor
US7209321B1 (en) 2003-07-31 2007-04-24 Western Digital Technologies, Inc. Disk drive pulse width modulating a voice coil motor using model reference current feedback
TWI571025B (zh) * 2016-01-21 2017-02-11 旺玖科技股份有限公司 負電壓保護系統
DE102017109216A1 (de) * 2017-04-28 2018-10-31 Tigris Elektronik Gmbh Signalverstärkerschaltung
JP7334977B2 (ja) 2017-04-28 2023-08-29 ブルメスター オーディオシステム ゲーエムベーハー 信号増幅器回路、電圧変換器およびシステム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5516564A (en) * 1978-07-24 1980-02-05 Hitachi Ltd Transistor amplifier circuit
JPH0567932A (ja) * 1990-12-27 1993-03-19 Pioneer Electron Corp 増幅器
US5337012A (en) * 1992-03-18 1994-08-09 U.S. Philips Corporation Amplifier having temperature compensated bias control
US5297024A (en) * 1992-12-01 1994-03-22 Sgs-Thomson Microelectronics, Inc. Voice coil driver with variable gain in seek and track-follow modes

Also Published As

Publication number Publication date
US5877914A (en) 1999-03-02

Similar Documents

Publication Publication Date Title
JPH098566A (ja) 増幅器出力段
EP0588650B1 (en) Amplifier circuit for magnetoresistive element
US20010022700A1 (en) Accurate adjustable current overshoot circuit
EP0693749B1 (en) A bidirectional load current sense circuit for a H-bridge
JPH04277920A (ja) レベルシフト回路
JPH0589409A (ja) 磁気ヘツドドライブ回路
JPS5940000B2 (ja) 直流モ−タの速度制御装置
EP0834871A1 (en) Circuitry and method for current sensing in a voice coil driver
US5660474A (en) Temperature detecting circuit generating an output signal according to the temperature
JPS5851324B2 (ja) テイコウソクテイカイロハイチ
US6909569B2 (en) Low impedance semiconductor integrated circuit
US6133768A (en) Breakdown voltage compensation circuit for write driver transistors
US5818211A (en) Current generating circuit for read/write head
US6954105B2 (en) Disk drive and error amplifier therefor and related methods
JP2721100B2 (ja) 電流制限装置
JP3105716B2 (ja) カレントミラー回路
JP3731988B2 (ja) ディスクドライブのヘッドを位置決めするボイスコイルへ駆動電流を供給する方法および回路
JP3505325B2 (ja) Ｂｔｌ増幅回路
JPH04172508A (ja) 半導体集積回路装置
JPH08204477A (ja) リミッタ回路
JPS6243351B2 (ja)
KR0165324B1 (ko) 하드디스크 드라이버 시스템의 기록헤드 구동장치
KR100190114B1 (ko) 하드 디스크 구동시스템의 기록 헤드 구동장치
JPH0753297Y2 (ja) 差動増幅回路
JPH08222971A (ja) 演算増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061107