JPH0567932A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0567932A JPH0567932A JP2407776A JP40777690A JPH0567932A JP H0567932 A JPH0567932 A JP H0567932A JP 2407776 A JP2407776 A JP 2407776A JP 40777690 A JP40777690 A JP 40777690A JP H0567932 A JPH0567932 A JP H0567932A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- power supply
- voltage
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 abstract description 13
- 102100023843 Selenoprotein P Human genes 0.000 abstract description 13
- 229940119265 sepp Drugs 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ＳＥＰＰ回路の出力段の前段に差動増幅器を
用いる増幅器にあって、高耐圧の差動増幅器を不要と
し、かつ、複数の増幅器を並列駆動する場合の電力損失
の抑制を図る。 【構成】 ＳＥＰＰ回路の出力段Ｔr1、Ｔr2の前段に置
かれる差動増幅器ＯＰ1 、ＯＰ2 の電源を前記出力段の
トランジスタＴr1、Ｔr2に供給する電源＋Ｂ、−Ｂとは
別の第２の電源回路Ｅ1 、Ｅ2 を用いて構成する。
用いる増幅器にあって、高耐圧の差動増幅器を不要と
し、かつ、複数の増幅器を並列駆動する場合の電力損失
の抑制を図る。 【構成】 ＳＥＰＰ回路の出力段Ｔr1、Ｔr2の前段に置
かれる差動増幅器ＯＰ1 、ＯＰ2 の電源を前記出力段の
トランジスタＴr1、Ｔr2に供給する電源＋Ｂ、−Ｂとは
別の第２の電源回路Ｅ1 、Ｅ2 を用いて構成する。
Description
【０００１】
【産業上の利用分野】本発明は、シングル・エンデッド
・プッシュプル（以下、ＳＥＰＰという。）回路を備え
た増幅器の改良に関する。
・プッシュプル（以下、ＳＥＰＰという。）回路を備え
た増幅器の改良に関する。
【０００２】
【従来の技術】ＳＥＰＰ回路は、負荷に対しては並列、
電源に対しては直列に動作するプッシュプル回路であ
る。従来のＳＥＰＰ回路の例として、出力トランジスタ
の直流安定度を増すために、各出力トランジスタのエミ
ッタにそれぞれ固定抵抗を挿入し、かつ、各出力トラン
ジスタのベースに直流バイアスを与えるために、ダイオ
ード、半固定抵抗を直列接続したバイアス発生回路を各
出力トランジスタのベースに接続した回路が公知である
（例えば、特開昭５３−４２５４０号公報、第１図参
照）。
電源に対しては直列に動作するプッシュプル回路であ
る。従来のＳＥＰＰ回路の例として、出力トランジスタ
の直流安定度を増すために、各出力トランジスタのエミ
ッタにそれぞれ固定抵抗を挿入し、かつ、各出力トラン
ジスタのベースに直流バイアスを与えるために、ダイオ
ード、半固定抵抗を直列接続したバイアス発生回路を各
出力トランジスタのベースに接続した回路が公知である
（例えば、特開昭５３−４２５４０号公報、第１図参
照）。
【０００３】しかし、上記従来のＳＥＰＰ回路は、バイ
アスの安定度が不十分であり、エミッタ抵抗を小さくで
きないために出力損失が発生し、かつ、出力段として歪
が大きい等の欠点を有している。これらの欠点を解消す
るＳＥＰＰ回路として、信号入力端子と出力トランジス
タのベースとの間に差動増幅器を挿入したものが公知で
ある（例えば、実開昭５６−６９１２１号公報または実
公昭５９−４１６２２号公報参照。）。
アスの安定度が不十分であり、エミッタ抵抗を小さくで
きないために出力損失が発生し、かつ、出力段として歪
が大きい等の欠点を有している。これらの欠点を解消す
るＳＥＰＰ回路として、信号入力端子と出力トランジス
タのベースとの間に差動増幅器を挿入したものが公知で
ある（例えば、実開昭５６−６９１２１号公報または実
公昭５９−４１６２２号公報参照。）。
【０００４】
【発明が解決しようとする課題】上記第２の従来例は第
１の従来例の欠点を克服するものではあるが、差動増幅
器の電源に出力トランジスタに供給する電源を流用して
いるため、差動増幅器としては高耐圧のものが必要とさ
れる問題点を有している。一方、上記ＳＥＥＰ回路を用
いたパワーアンプを複数台並列接続して低インピーダン
ス（１台のパワーアンプで駆動できる負荷インピーダン
スより低いインピーダンス）の負荷を駆動する場合、当
該パワーアンプが負帰還（ＮＦＢ）をかけているもので
ある場合には出力端に負荷を直接接続することはできな
い。そこで、一般には、各出力端間にミキシング用の抵
抗（または、インピーダンス）を接続していた。
１の従来例の欠点を克服するものではあるが、差動増幅
器の電源に出力トランジスタに供給する電源を流用して
いるため、差動増幅器としては高耐圧のものが必要とさ
れる問題点を有している。一方、上記ＳＥＥＰ回路を用
いたパワーアンプを複数台並列接続して低インピーダン
ス（１台のパワーアンプで駆動できる負荷インピーダン
スより低いインピーダンス）の負荷を駆動する場合、当
該パワーアンプが負帰還（ＮＦＢ）をかけているもので
ある場合には出力端に負荷を直接接続することはできな
い。そこで、一般には、各出力端間にミキシング用の抵
抗（または、インピーダンス）を接続していた。
【０００５】しかしながら、このミキシング抵抗の存在
により、ミキシング抵抗における出力の損失（いわゆる
ミキシングロス）が主じる問題がある。特に、増幅度の
高いアンプでは並列駆動の際の各アンプ相互間での出力
の差が出易すくなり、これを防止するためにミキシング
抵抗を大きくすることが必要となる。しかし、ミキシン
グ抵抗値の増大はミキシングロスの一層の増大を招くこ
とになる。
により、ミキシング抵抗における出力の損失（いわゆる
ミキシングロス）が主じる問題がある。特に、増幅度の
高いアンプでは並列駆動の際の各アンプ相互間での出力
の差が出易すくなり、これを防止するためにミキシング
抵抗を大きくすることが必要となる。しかし、ミキシン
グ抵抗値の増大はミキシングロスの一層の増大を招くこ
とになる。
【０００６】したがって、本願第一の発明の目的は、差
動増幅器を用いるＳＥＰＰ回路の増幅器にあって、高耐
圧の差動増幅器を必要としない増幅器を提供することに
ある。また、本願の他の発明の目的は、複数の増幅器を
並列駆動する場合の電力損失を抑制しうる増幅器を提供
することにある。
動増幅器を用いるＳＥＰＰ回路の増幅器にあって、高耐
圧の差動増幅器を必要としない増幅器を提供することに
ある。また、本願の他の発明の目的は、複数の増幅器を
並列駆動する場合の電力損失を抑制しうる増幅器を提供
することにある。
【０００７】
【課題を解決するための手段】本願請求項１に記載の発
明は、差動増幅器の電源と出力トランジスタの電源とを
別個に構成して差動増幅器の高耐圧化の要求を排除した
ものである。すなわち、この発明は、少なくとも２個の
トランジスタを用いたシングル・エンデッド・プッシュ
プル回路と、前記トランジスタの各ベース入力端と当該
増幅器の信号入力端との間に、それぞれ介在された差動
増幅器とを有する増幅器であって、前記各差動増幅器
に、前記各トランジスタの電源回路とは別の第２の電源
回路から電源電圧を供給するよう構成した。
明は、差動増幅器の電源と出力トランジスタの電源とを
別個に構成して差動増幅器の高耐圧化の要求を排除した
ものである。すなわち、この発明は、少なくとも２個の
トランジスタを用いたシングル・エンデッド・プッシュ
プル回路と、前記トランジスタの各ベース入力端と当該
増幅器の信号入力端との間に、それぞれ介在された差動
増幅器とを有する増幅器であって、前記各差動増幅器
に、前記各トランジスタの電源回路とは別の第２の電源
回路から電源電圧を供給するよう構成した。
【０００８】請求項２に記載の発明は、第２の電源回路
の具体的態様を開示する。すなわち、この発明は、請求
項１記載の増幅器において、前記第２の電源回路は、当
該増幅器の出力電圧で上昇または下降される電圧源であ
って、前記トランジスタのベースを駆動しうる大きさの
電圧値を発生する電圧源により構成した。請求項３に記
載の発明は、差動増幅器の出力過剰による出力トランジ
スタの破壊を防止するために、差動増幅器の帰還ループ
にリミッタ回路を挿入して差動増幅器の出力を制限する
ようにしたものである。すなわち、この発明は、少なく
とも２個のトランジスタを用いたシングル・エンデッド
・プッシュプル回路と、前記トランジスタの各ベース入
力端と当該増幅器の信号入力端との間にそれぞれ介在さ
れた差動増幅器と、を有し、前記各差動増幅器の入力端
と前記各トランジスタの出力端との間に帰還ループが形
成されている増幅器であって、前記帰還ループのそれぞ
れに、前記各差動増幅器の出力を抑制するリミッタ回路
を挿入して構成した。
の具体的態様を開示する。すなわち、この発明は、請求
項１記載の増幅器において、前記第２の電源回路は、当
該増幅器の出力電圧で上昇または下降される電圧源であ
って、前記トランジスタのベースを駆動しうる大きさの
電圧値を発生する電圧源により構成した。請求項３に記
載の発明は、差動増幅器の出力過剰による出力トランジ
スタの破壊を防止するために、差動増幅器の帰還ループ
にリミッタ回路を挿入して差動増幅器の出力を制限する
ようにしたものである。すなわち、この発明は、少なく
とも２個のトランジスタを用いたシングル・エンデッド
・プッシュプル回路と、前記トランジスタの各ベース入
力端と当該増幅器の信号入力端との間にそれぞれ介在さ
れた差動増幅器と、を有し、前記各差動増幅器の入力端
と前記各トランジスタの出力端との間に帰還ループが形
成されている増幅器であって、前記帰還ループのそれぞ
れに、前記各差動増幅器の出力を抑制するリミッタ回路
を挿入して構成した。
【０００９】請求項４に記載の発明は、リミッタ回路の
具体的態様を開示する。すなわち、この発明は請求項３
記載の増幅器において、前記リミッタ回路は、差動増幅
器の出力端と帰還信号線との間に跨って接続された所定
バイアス電圧で導通する一方向性導電素子を含んで構成
する。請求項５に記載の発明は、ＳＥＰＰ回路のｐｕｓ
ｈ側の出力トランジスタとｐｕｌｌ側の出力トランジス
タの動作上のバランスをとるために、差動増幅器相互間
を当該差動増幅器に対する第２の電源回路を経由させて
抵抗器または電流源を交叉接続したものである。すなわ
ち、この発明は、少なくとも２個のトランジスタを用い
たシングル・エンデッド・プッシュプル回路と、前記ト
ランジスタの各ベース入力端と当該増幅器の信号入力端
との間にそれぞれ介在された差動増幅器と、前記各トラ
ンジスタの電源回路とは別に構成されて前記差動増幅器
に電源電圧を供給する第２の電源回路と、を有し、前記
差動増幅器の２つの入力端のうち、いずれか一方の入力
端が当該増幅器の信号入力端に接続され、他方の入力端
が前記各トランジスタの出力端に接続されて帰還ループ
が形成されている増幅器であって、前記各差動増幅器の
うち、いずれか一方の差動増幅器の他方の入力端子と前
記第２の電源回路における他方の差動増幅器に対する電
源供給端との間、および他方の差動増幅器の他方の入力
端子と前記第２の電源回路における一方の差動増幅器に
対する電源供給端との間に、それぞれ抵抗器または電流
源を接続して構成した。
具体的態様を開示する。すなわち、この発明は請求項３
記載の増幅器において、前記リミッタ回路は、差動増幅
器の出力端と帰還信号線との間に跨って接続された所定
バイアス電圧で導通する一方向性導電素子を含んで構成
する。請求項５に記載の発明は、ＳＥＰＰ回路のｐｕｓ
ｈ側の出力トランジスタとｐｕｌｌ側の出力トランジス
タの動作上のバランスをとるために、差動増幅器相互間
を当該差動増幅器に対する第２の電源回路を経由させて
抵抗器または電流源を交叉接続したものである。すなわ
ち、この発明は、少なくとも２個のトランジスタを用い
たシングル・エンデッド・プッシュプル回路と、前記ト
ランジスタの各ベース入力端と当該増幅器の信号入力端
との間にそれぞれ介在された差動増幅器と、前記各トラ
ンジスタの電源回路とは別に構成されて前記差動増幅器
に電源電圧を供給する第２の電源回路と、を有し、前記
差動増幅器の２つの入力端のうち、いずれか一方の入力
端が当該増幅器の信号入力端に接続され、他方の入力端
が前記各トランジスタの出力端に接続されて帰還ループ
が形成されている増幅器であって、前記各差動増幅器の
うち、いずれか一方の差動増幅器の他方の入力端子と前
記第２の電源回路における他方の差動増幅器に対する電
源供給端との間、および他方の差動増幅器の他方の入力
端子と前記第２の電源回路における一方の差動増幅器に
対する電源供給端との間に、それぞれ抵抗器または電流
源を接続して構成した。
【００１０】請求項６に記載の発明は、ＳＥＰＰ回路を
用いた増幅器を並列駆動させる場合に、出力端に低イン
ピーダンス負荷を直接接続できるようにするために、請
求項３記載の発明と請求項５記載の発明を結合したもの
がある。すなわち、この発明は、入力端子および出力端
子のそれぞれが共通接続されて並列に接続されてなる複
数の増幅器ユニットを有する増幅器において、前記増幅
器ユニットは、少なくとも２個のトランジスタを用いた
シングル・エンデッド・プッシュプル回路と、前記各ト
ランジスタの各ベース入力端と当該増幅器の信号入力端
との間にそれぞれ介在された差動増幅器と、前記各トラ
ンジスタの電源回路とは別に構成されて前記差動増幅器
に電源電圧を供給する第２の電源回路と、を有し、前記
差動増幅器の２つの入力端のうち、いずれか一方の入力
端が当該増幅器の信号入力端に接続され、他方の入力端
が前記各トランジスタの出力端に接続されて帰還ループ
が形成され、前記帰還ループのそれぞれに前記各差動増
幅器の出力を抑制するリミッタ回路が挿入されている増
幅器であって、前記各差動増幅器のうち、いずれか一方
の差動増幅器の他方の入力端子と前記第２の電源回路に
おける他方の差動増幅器に対する電源供給端との間、お
よび他方の差動増幅器の他方の入力端子と前記第２の電
源回路における一方の差動増幅器に対する電源供給端と
の間に、それぞれ抵抗器または電流源を接続して構成し
た。
用いた増幅器を並列駆動させる場合に、出力端に低イン
ピーダンス負荷を直接接続できるようにするために、請
求項３記載の発明と請求項５記載の発明を結合したもの
がある。すなわち、この発明は、入力端子および出力端
子のそれぞれが共通接続されて並列に接続されてなる複
数の増幅器ユニットを有する増幅器において、前記増幅
器ユニットは、少なくとも２個のトランジスタを用いた
シングル・エンデッド・プッシュプル回路と、前記各ト
ランジスタの各ベース入力端と当該増幅器の信号入力端
との間にそれぞれ介在された差動増幅器と、前記各トラ
ンジスタの電源回路とは別に構成されて前記差動増幅器
に電源電圧を供給する第２の電源回路と、を有し、前記
差動増幅器の２つの入力端のうち、いずれか一方の入力
端が当該増幅器の信号入力端に接続され、他方の入力端
が前記各トランジスタの出力端に接続されて帰還ループ
が形成され、前記帰還ループのそれぞれに前記各差動増
幅器の出力を抑制するリミッタ回路が挿入されている増
幅器であって、前記各差動増幅器のうち、いずれか一方
の差動増幅器の他方の入力端子と前記第２の電源回路に
おける他方の差動増幅器に対する電源供給端との間、お
よび他方の差動増幅器の他方の入力端子と前記第２の電
源回路における一方の差動増幅器に対する電源供給端と
の間に、それぞれ抵抗器または電流源を接続して構成し
た。
【００１１】
【作用】請求項１記載の発明によれば、各差動増幅器に
は第２の電源回路から電源電圧が供給される。この場合
に、第２の電源回路の出力電圧を自由に設定できるから
差動増幅器を駆動しうる程度でよく、したがって、高耐
圧の差動増幅器が不要となる。
は第２の電源回路から電源電圧が供給される。この場合
に、第２の電源回路の出力電圧を自由に設定できるから
差動増幅器を駆動しうる程度でよく、したがって、高耐
圧の差動増幅器が不要となる。
【００１２】請求項２記載の発明によれば、第２の電源
回路は当該増幅器の出力電圧で上昇されてブートストラ
ップされるため、少なくとも出力トランジスタのベース
を駆動しうる電圧を発生できればよいことになる。請求
項３記載の発明によれば、差動増幅器の出力電圧がリミ
ッタ回路により制限される。この制限電圧を出力トラン
ジスタの仕様に設定することにより、出力トランジスタ
の破壊を防止できる。
回路は当該増幅器の出力電圧で上昇されてブートストラ
ップされるため、少なくとも出力トランジスタのベース
を駆動しうる電圧を発生できればよいことになる。請求
項３記載の発明によれば、差動増幅器の出力電圧がリミ
ッタ回路により制限される。この制限電圧を出力トラン
ジスタの仕様に設定することにより、出力トランジスタ
の破壊を防止できる。
【００１３】請求項４記載の発明によれば、一方向性導
電素子は差動増幅回路の出力電圧が一定の値になったと
き導通して負帰還がかかり、その出力電圧を当該導電素
子の順方向電圧で決まる電圧値にクランプする。請求項
５記載の発明によれば、抵抗または電流源により一方
（例えば、ｐｕｓｈ側）の差動増幅器の他方の入力端と
他方（例えば、ｐｕｌｌ側）の差動増幅器の他方の入力
端間が第２の電源回路を介して接続されることになるた
め、ｐｕｓｈ‐ｐｕｌｌ動作時におけるｐｕｓｈ側とｐ
ｕｌｌ側の各出力トランジスタ相互の動作バランスが良
好となる。
電素子は差動増幅回路の出力電圧が一定の値になったと
き導通して負帰還がかかり、その出力電圧を当該導電素
子の順方向電圧で決まる電圧値にクランプする。請求項
５記載の発明によれば、抵抗または電流源により一方
（例えば、ｐｕｓｈ側）の差動増幅器の他方の入力端と
他方（例えば、ｐｕｌｌ側）の差動増幅器の他方の入力
端間が第２の電源回路を介して接続されることになるた
め、ｐｕｓｈ‐ｐｕｌｌ動作時におけるｐｕｓｈ側とｐ
ｕｌｌ側の各出力トランジスタ相互の動作バランスが良
好となる。
【００１４】請求項６記載の発明によれば、各増幅ユニ
ットに請求項５に記載の発明に係る増幅器を用いたた
め、ｐｕｓｈ‐ｐｕｌｌ動作のバランスが良好であり、
各増幅ユニット間での増幅度のバラツキがなくなるた
め、従来のようなミキシング抵抗を用いることなく、負
荷を出力端子に直接接続することが可能となる。
ットに請求項５に記載の発明に係る増幅器を用いたた
め、ｐｕｓｈ‐ｐｕｌｌ動作のバランスが良好であり、
各増幅ユニット間での増幅度のバラツキがなくなるた
め、従来のようなミキシング抵抗を用いることなく、負
荷を出力端子に直接接続することが可能となる。
【００１５】
【実施例】次に、本願に係る各実施例をそれぞれ図面に
基づいて説明する。 ［i ］第１実施例 図１に、請求項１および２に係る発明の実施例を示す。
この増幅器の出力段は、ｐｕｓｈ側のトランジスタＴr1
（ＮＰＮ形バイポーラトランジスタ）およびｐｕｌｌ側
のトランジスタＴr2（ＰＮＰ形バイポーラトランジス
タ）によってＳＥＰＰ回路構成となっている。トランジ
スタＴr1、Ｔr2の各エミッタにはそれぞれエミッタ抵抗
ＲＥ1 、ＲＥ2 が接続されており、このエミッタ抵抗Ｒ
Ｅ1 とエミッタ抵抗ＲＥ2 との接続点から出力端子ＯＵ
Ｔが引出されている。トランジスタＴr1およびトランジ
スタＴr2の各ベースには当該トランジスタＴr1、Ｔr2を
駆動するためのオプアンプＯＰ1 、ＯＰ2 が接続されて
いる。オプアンプＯＰ1 の非反転入力にはトランジスタ
Ｔr3、直流バイアス電圧発生回路Ｖを介して入力端子Ｉ
Ｎからの入力信号が与えられオプアンプＯＰ2 には直接
入力される。オプアンプＯＰ1 、ＯＰ2 の各反転入力端
子は対応するトランジスタＴr1、Ｔr2の各エミッタに接
続され、ここに帰還ループが形成されている。Ｖは直流
バイアス電圧発生回路である。
基づいて説明する。 ［i ］第１実施例 図１に、請求項１および２に係る発明の実施例を示す。
この増幅器の出力段は、ｐｕｓｈ側のトランジスタＴr1
（ＮＰＮ形バイポーラトランジスタ）およびｐｕｌｌ側
のトランジスタＴr2（ＰＮＰ形バイポーラトランジス
タ）によってＳＥＰＰ回路構成となっている。トランジ
スタＴr1、Ｔr2の各エミッタにはそれぞれエミッタ抵抗
ＲＥ1 、ＲＥ2 が接続されており、このエミッタ抵抗Ｒ
Ｅ1 とエミッタ抵抗ＲＥ2 との接続点から出力端子ＯＵ
Ｔが引出されている。トランジスタＴr1およびトランジ
スタＴr2の各ベースには当該トランジスタＴr1、Ｔr2を
駆動するためのオプアンプＯＰ1 、ＯＰ2 が接続されて
いる。オプアンプＯＰ1 の非反転入力にはトランジスタ
Ｔr3、直流バイアス電圧発生回路Ｖを介して入力端子Ｉ
Ｎからの入力信号が与えられオプアンプＯＰ2 には直接
入力される。オプアンプＯＰ1 、ＯＰ2 の各反転入力端
子は対応するトランジスタＴr1、Ｔr2の各エミッタに接
続され、ここに帰還ループが形成されている。Ｖは直流
バイアス電圧発生回路である。
【００１６】一方、トランジスタＴr1のコレクタには高
電位側の電源＋Ｂが供給され、トランジスタＴr2のコレ
クタには低電位側の電源−Ｂが供給される。また、オプ
アンプＯＰ1 、ＯＰ2 の電源は電圧源Ｅ1 、Ｅ2 から供
給される。電圧源Ｅ1 、Ｅ2 は電源＋Ｂ、−Ｂとは別の
電源回路で構成されている。電圧源Ｅ1 、Ｅ2 はその接
続点が出力端子ＯＵＴに接続されているため、出力端子
ＯＵＴに表わされる出力電圧分だけ加算されて与えられ
る。すなわち、オプアンプＯＰ1 の正側電源端子につい
ては出力端子ＯＵＴの出力電圧に対し、当該電圧源Ｅ1
の電圧値が加算された状態で与えられ、かつオプアンプ
ＯＰ1 の負側電源端子については出力端子ＯＵＴの出力
電圧から電圧源Ｅ2 の電圧値だけ下がった電圧が与えら
れる。オプアンプＯＰ2 についても同様である。
電位側の電源＋Ｂが供給され、トランジスタＴr2のコレ
クタには低電位側の電源−Ｂが供給される。また、オプ
アンプＯＰ1 、ＯＰ2 の電源は電圧源Ｅ1 、Ｅ2 から供
給される。電圧源Ｅ1 、Ｅ2 は電源＋Ｂ、−Ｂとは別の
電源回路で構成されている。電圧源Ｅ1 、Ｅ2 はその接
続点が出力端子ＯＵＴに接続されているため、出力端子
ＯＵＴに表わされる出力電圧分だけ加算されて与えられ
る。すなわち、オプアンプＯＰ1 の正側電源端子につい
ては出力端子ＯＵＴの出力電圧に対し、当該電圧源Ｅ1
の電圧値が加算された状態で与えられ、かつオプアンプ
ＯＰ1 の負側電源端子については出力端子ＯＵＴの出力
電圧から電圧源Ｅ2 の電圧値だけ下がった電圧が与えら
れる。オプアンプＯＰ2 についても同様である。
【００１７】このように、オプアンプＯＰ1 およびオプ
アンプＯＰ2 の各電源端子には、トランジスタＴr1、Ｔ
r2に供給する電源＋Ｂ、−Ｂのような高電圧ではなく、
電源＋Ｂ、−Ｂによって上昇または下降される電圧源Ｅ
1 、Ｅ2 を用い、このとき、オプアンプＯＰ1 、ＯＰ2
の出力電圧は、トランジスタＴr1、Ｔr2のベースを駆動
しうる程度でよいから、オプアンプＯＰ1 、ＯＰ2 の電
源電圧は、比較的低い電圧でよいことになる。したがっ
て、オプアンプＯＰ1 、ＯＰ2 としては電源＋Ｂ、−Ｂ
に対する場合よりも耐圧の低いものを使用することが可
能となる。その結果、一般的なオプアンプを用いること
ができ、格別高耐圧のオプアンプを用いる必要がない。
回路定数の例とてしては、例えば、ＲＥ1 ＝０．１Ω、
ＩOUT ＝５０Ａとした場合、ＶRE＝５Ｖで、したがっ
て、Ｅ1 、Ｅ2 ＝±１０Ｖでよい。
アンプＯＰ2 の各電源端子には、トランジスタＴr1、Ｔ
r2に供給する電源＋Ｂ、−Ｂのような高電圧ではなく、
電源＋Ｂ、−Ｂによって上昇または下降される電圧源Ｅ
1 、Ｅ2 を用い、このとき、オプアンプＯＰ1 、ＯＰ2
の出力電圧は、トランジスタＴr1、Ｔr2のベースを駆動
しうる程度でよいから、オプアンプＯＰ1 、ＯＰ2 の電
源電圧は、比較的低い電圧でよいことになる。したがっ
て、オプアンプＯＰ1 、ＯＰ2 としては電源＋Ｂ、−Ｂ
に対する場合よりも耐圧の低いものを使用することが可
能となる。その結果、一般的なオプアンプを用いること
ができ、格別高耐圧のオプアンプを用いる必要がない。
回路定数の例とてしては、例えば、ＲＥ1 ＝０．１Ω、
ＩOUT ＝５０Ａとした場合、ＶRE＝５Ｖで、したがっ
て、Ｅ1 、Ｅ2 ＝±１０Ｖでよい。
【００１８】電圧源Ｅ1 、Ｅ2 の具体的な例としては、
図示しないが、例えば、電源＋Ｂ、−Ｂの電圧を抵抗等
により分圧して作るか、あるいは電源回路の整流出力を
抵抗により分圧して作ることができる。 ［ii］第２実施例 図２に第２実施例を示す。この第２実施例は、電圧源Ｅ
1 、Ｅ2の一態様を示したものであり、電圧源Ｅ1 をＲ
1 、ツェナーダイオードＺＤ1 およびコンデンサＣによ
り構成し、電圧源Ｅ2 をＲ2 、ツェナーダイオードＺＤ
2 およびコンデンサＣにより構成したものである。図２
の例では、電源＋Ｂと電源−Ｂとの間の電圧をＲ1 、ツ
ェナーダイオードＺＤ1 、ＺＤ2、Ｒ2 で分圧し、オプ
アンプＯＰ1 の正側電源端子には出力端子ＯＵＴの出力
電圧にツェナーダイオードＺＤ1 の分圧電圧分だけ上乗
せされた電圧が加わり、逆にオプアンプＯＰ2 の負側電
源端子には出力端子ＯＵＴの出力電圧からツェナーダイ
オードＺＤ1 の分圧電圧分だけ低下した電圧が加わるこ
とになるため、図１の例と同様な機能が実現される。そ
の他の構成は、図１と同様なので、同一部分には同一の
符号を附してその説明は省略する。
図示しないが、例えば、電源＋Ｂ、−Ｂの電圧を抵抗等
により分圧して作るか、あるいは電源回路の整流出力を
抵抗により分圧して作ることができる。 ［ii］第２実施例 図２に第２実施例を示す。この第２実施例は、電圧源Ｅ
1 、Ｅ2の一態様を示したものであり、電圧源Ｅ1 をＲ
1 、ツェナーダイオードＺＤ1 およびコンデンサＣによ
り構成し、電圧源Ｅ2 をＲ2 、ツェナーダイオードＺＤ
2 およびコンデンサＣにより構成したものである。図２
の例では、電源＋Ｂと電源−Ｂとの間の電圧をＲ1 、ツ
ェナーダイオードＺＤ1 、ＺＤ2、Ｒ2 で分圧し、オプ
アンプＯＰ1 の正側電源端子には出力端子ＯＵＴの出力
電圧にツェナーダイオードＺＤ1 の分圧電圧分だけ上乗
せされた電圧が加わり、逆にオプアンプＯＰ2 の負側電
源端子には出力端子ＯＵＴの出力電圧からツェナーダイ
オードＺＤ1 の分圧電圧分だけ低下した電圧が加わるこ
とになるため、図１の例と同様な機能が実現される。そ
の他の構成は、図１と同様なので、同一部分には同一の
符号を附してその説明は省略する。
【００１９】［iii ］第３実施例 図３に第３実施例を示す。この第３実施例は、従来例、
第１実施例（図１）および第２実施例（図２）の改良に
関するものである。例えば、第１実施例（図１）の場合
を例にとってその問題点を説明する。図１の回路の場
合、ｐｕｓｈ‐ｐｕｌｌ動作時における正（ｐｕｓｈ）
の出力時では、トランジスタＴr1のコレクタ電流が増加
し、トランジスタＴr2のコレクタ電流は減少する。この
とき、出力電圧がＡ級動作の範囲内である場合には問題
はないが、Ａ級動作範囲を越えた場合、トランジスタＴ
r2のコレクタ電流がゼロになったにも拘らず、オプアン
プＯＰ2 の反転入力端子−にはトランジスタＴのエミッ
タからの帰還がかかっているため、オプアンプＯＰ2 は
トランジスタＴr2のコレクタ電流をさらに減少させよう
として出力電圧を増加させ、オプアンプＯＰ2 が正側に
出力可能な最大出力電圧まで出力してしまう。この正の
出力電圧はトランジスタＴr2のベースの対して逆バイア
スとして働くことになる。したがって、Ａ級動作範囲を
越えるＢ級動作やＡＢ級動作では上述のような逆バイア
スによりトランジスタＴr2が破損するおそれがあり、オ
プアンプＯＰ2 もそのとき不安定な状態となる。以上の
ことは、トランジスタＴr1、オプアンプＯＰ2 について
も同様である。
第１実施例（図１）および第２実施例（図２）の改良に
関するものである。例えば、第１実施例（図１）の場合
を例にとってその問題点を説明する。図１の回路の場
合、ｐｕｓｈ‐ｐｕｌｌ動作時における正（ｐｕｓｈ）
の出力時では、トランジスタＴr1のコレクタ電流が増加
し、トランジスタＴr2のコレクタ電流は減少する。この
とき、出力電圧がＡ級動作の範囲内である場合には問題
はないが、Ａ級動作範囲を越えた場合、トランジスタＴ
r2のコレクタ電流がゼロになったにも拘らず、オプアン
プＯＰ2 の反転入力端子−にはトランジスタＴのエミッ
タからの帰還がかかっているため、オプアンプＯＰ2 は
トランジスタＴr2のコレクタ電流をさらに減少させよう
として出力電圧を増加させ、オプアンプＯＰ2 が正側に
出力可能な最大出力電圧まで出力してしまう。この正の
出力電圧はトランジスタＴr2のベースの対して逆バイア
スとして働くことになる。したがって、Ａ級動作範囲を
越えるＢ級動作やＡＢ級動作では上述のような逆バイア
スによりトランジスタＴr2が破損するおそれがあり、オ
プアンプＯＰ2 もそのとき不安定な状態となる。以上の
ことは、トランジスタＴr1、オプアンプＯＰ2 について
も同様である。
【００２０】この第３実施例は、上記のような不具合を
解決することを目的としており、その一例を図３に示し
た。図３に示すように、トランジスタＴr1からオプアン
プＯＰ1 への帰還ループ内に、図示する極性の向きでダ
イオードＤ3 が挿入され、かつ、Ｒ3 が挿入されてい
る。同様に、トランジスタＴr2からオプアンプＯＰ2 へ
の帰還ループ内に、図示する極性でダイオードＤ4 が挿
入され、かつ、Ｒ4 が挿入されている。これらのダイオ
ードＤ3 、Ｒ3 およびダイオードＤ4 、Ｒ4 はそれぞれ
リミッタ回路を構成する。その他の構成は、図１と同様
なので同一部分には同一の符号を附して説明を省略す
る。
解決することを目的としており、その一例を図３に示し
た。図３に示すように、トランジスタＴr1からオプアン
プＯＰ1 への帰還ループ内に、図示する極性の向きでダ
イオードＤ3 が挿入され、かつ、Ｒ3 が挿入されてい
る。同様に、トランジスタＴr2からオプアンプＯＰ2 へ
の帰還ループ内に、図示する極性でダイオードＤ4 が挿
入され、かつ、Ｒ4 が挿入されている。これらのダイオ
ードＤ3 、Ｒ3 およびダイオードＤ4 、Ｒ4 はそれぞれ
リミッタ回路を構成する。その他の構成は、図１と同様
なので同一部分には同一の符号を附して説明を省略す
る。
【００２１】このような構成によれば、例えば、オプア
ンプＯＰ2 の出力が正側になると、ダイオードＤ4 のア
ノードに正、カソードに負のバイアスが加わり、ダイオ
ードＤ4 は導通する。その結果、オプアンプＯＰ2 には
ダイオードＤ4 を介して負帰還がかかり、オプアンプＯ
Ｐ2 の出力電圧はダイオードＤ4 の順方向電圧降下Ｖ F
の値でロックされ、制限される。したがって、本実施例
によれば、オプアンプＯＰ1 またはオプアンプＯＰ2 が
Ａ級動作範囲を越えた場合の過度の出力を防止すること
ができ、また、Ｂ級増幅器、ＡＢ級増幅器に第１実施例
等を適用することが可能となる。
ンプＯＰ2 の出力が正側になると、ダイオードＤ4 のア
ノードに正、カソードに負のバイアスが加わり、ダイオ
ードＤ4 は導通する。その結果、オプアンプＯＰ2 には
ダイオードＤ4 を介して負帰還がかかり、オプアンプＯ
Ｐ2 の出力電圧はダイオードＤ4 の順方向電圧降下Ｖ F
の値でロックされ、制限される。したがって、本実施例
によれば、オプアンプＯＰ1 またはオプアンプＯＰ2 が
Ａ級動作範囲を越えた場合の過度の出力を防止すること
ができ、また、Ｂ級増幅器、ＡＢ級増幅器に第１実施例
等を適用することが可能となる。
【００２２】［iv］第４実施例 図４に第４実施例を示す。この第４実施例は、第３実施
例（図３）の改良に関するものである。すなわち、図３
の例は大きな負荷電流を流すことができる回路であり、
換言すれば、低負荷駆動力を有している。しかしなが
ら、もし、負荷が短絡状態になったりすると、非常に大
きな負荷電流が流れ、出力段のトランジスタＴr1、Ｔr2
が破壊されてしまうおそれがある。そこで、本実施例の
目的は、出力段のトランジスタＴr1、Ｔr2の破損防止お
よび出力電流を適正な値に設定可能とすることにある。
例（図３）の改良に関するものである。すなわち、図３
の例は大きな負荷電流を流すことができる回路であり、
換言すれば、低負荷駆動力を有している。しかしなが
ら、もし、負荷が短絡状態になったりすると、非常に大
きな負荷電流が流れ、出力段のトランジスタＴr1、Ｔr2
が破壊されてしまうおそれがある。そこで、本実施例の
目的は、出力段のトランジスタＴr1、Ｔr2の破損防止お
よび出力電流を適正な値に設定可能とすることにある。
【００２３】図４に示すように、図３のダイオード
Ｄ3 、Ｄ4 に代えてツェナーダイオードＺＤ3 、ＺＤ4
が用いられている。ツェナーダイオードＺＤ3 、ＺＤ4
は方向性をもった整流素子ではあるが、逆方向の所定の
ツェナー電圧に達すると逆導通する特性を有している。
図４において、出力端子ＯＵＴの出力電圧が過大とな
り、オプアンプＯＰ1 の出力電圧が正に大きくなり過
ぎ、ツェナー電圧に達すると、オプアンプＯＰ1 にはツ
ェナーダイオードＺＤ1 を介して負帰還がかかり、オプ
アンプＯＰ1 の正の出力はツェナーダイオードＺＤ1 の
ツェナー電圧にクランプされることになる。その結果、
トランジスタＴr1のベースにはそれ以上の電圧は印加さ
れず、トランジスタＴr1に過大な負荷電流が流れてトラ
ンジスタＴr1が破損することを防止できる。また、ツェ
ナーダイオードＺＤ1 のツェナー電圧を適当な値に選ぶ
かあるいは適当な分圧抵抗を直列に挿入する等の方法に
よりトランジスタＴr1のベース電圧を設定することでト
ランジスタＴr1の出力電流を任意の値に設定できる。
Ｄ3 、Ｄ4 に代えてツェナーダイオードＺＤ3 、ＺＤ4
が用いられている。ツェナーダイオードＺＤ3 、ＺＤ4
は方向性をもった整流素子ではあるが、逆方向の所定の
ツェナー電圧に達すると逆導通する特性を有している。
図４において、出力端子ＯＵＴの出力電圧が過大とな
り、オプアンプＯＰ1 の出力電圧が正に大きくなり過
ぎ、ツェナー電圧に達すると、オプアンプＯＰ1 にはツ
ェナーダイオードＺＤ1 を介して負帰還がかかり、オプ
アンプＯＰ1 の正の出力はツェナーダイオードＺＤ1 の
ツェナー電圧にクランプされることになる。その結果、
トランジスタＴr1のベースにはそれ以上の電圧は印加さ
れず、トランジスタＴr1に過大な負荷電流が流れてトラ
ンジスタＴr1が破損することを防止できる。また、ツェ
ナーダイオードＺＤ1 のツェナー電圧を適当な値に選ぶ
かあるいは適当な分圧抵抗を直列に挿入する等の方法に
よりトランジスタＴr1のベース電圧を設定することでト
ランジスタＴr1の出力電流を任意の値に設定できる。
【００２４】［v ］第５実施例 図５に第５実施例を示す。この第５実施例は直流バイア
ス電圧発生回路ＶによるオプアンプＯＰ1 、ＯＰ2 のア
ンバランス動作の防止を図るものである。すなわち、第
１〜第４実施例において、オプアンプＯＰ1 の信号入力
経路には直流バイアス電圧発生回路Ｖが挿入されてい
る。例えば、図１に示す増幅器を電力増幅器として使用
する場合、オプアンプＯＰ1 の非反転入力＋への信号入
力は直流バイアス電圧発生回路Ｖを介して行われるが、
オプアンプＯＰ2 への信号入力は直接行われることにな
る。そのため、オプアンプＯＰ1 とオプアンプＯＰ2 と
の間で入力信号のアンバランスが生じる。このアンバラ
ンスはトランジスタＴ r1、Ｔr2のｐｕｓｈ‐ｐｕｌｌ動
作のアンバランスを招来することになる。この不具合を
解消するための例を図５に示した。
ス電圧発生回路ＶによるオプアンプＯＰ1 、ＯＰ2 のア
ンバランス動作の防止を図るものである。すなわち、第
１〜第４実施例において、オプアンプＯＰ1 の信号入力
経路には直流バイアス電圧発生回路Ｖが挿入されてい
る。例えば、図１に示す増幅器を電力増幅器として使用
する場合、オプアンプＯＰ1 の非反転入力＋への信号入
力は直流バイアス電圧発生回路Ｖを介して行われるが、
オプアンプＯＰ2 への信号入力は直接行われることにな
る。そのため、オプアンプＯＰ1 とオプアンプＯＰ2 と
の間で入力信号のアンバランスが生じる。このアンバラ
ンスはトランジスタＴ r1、Ｔr2のｐｕｓｈ‐ｐｕｌｌ動
作のアンバランスを招来することになる。この不具合を
解消するための例を図５に示した。
【００２５】図５において、オプアンプＯＰ1 の反転入
力−側に可変抵抗（または半固定抵抗ＶＲ1 を介して電
圧源Ｅ1 の負側が接続され、オプアンプＯＰ2 の反転入
力側−側に可変抵抗ＶＲ2 、電圧源Ｅ1 の正側が接続さ
れている。このように接続することによって、オプアン
プＯＰ1 には可変抵抗ＶＲ1 を介して電圧源Ｅ2 の直流
電圧が印加され、オプアンプＯＰ2 には可変抵抗ＶＲ2
を介して電圧源Ｅ1 の直接電圧が印加されるため、直流
バイアス電圧発生回路として機能させることが可能とな
り、直流バイアス電圧発生回路Ｖの発生電圧に相当する
電圧を供給することになる。このようにした結果、オプ
アンプＯＰ1 、ＯＰ2 の非反転側入力端子＋相互を直接
接続して入力端子ＩＮからの入力信号を均等に与えるこ
とができるため、オプアンプＯＰ1 、ＯＰ2 相互間でア
ンバランスな動作となることを防止できる。なお、可変
抵抗ＶＲ1 、ＶＲ2 は適当な値が選定されれば、固定抵
抗としてもよい。その他の構成は第１図と同様である。
力−側に可変抵抗（または半固定抵抗ＶＲ1 を介して電
圧源Ｅ1 の負側が接続され、オプアンプＯＰ2 の反転入
力側−側に可変抵抗ＶＲ2 、電圧源Ｅ1 の正側が接続さ
れている。このように接続することによって、オプアン
プＯＰ1 には可変抵抗ＶＲ1 を介して電圧源Ｅ2 の直流
電圧が印加され、オプアンプＯＰ2 には可変抵抗ＶＲ2
を介して電圧源Ｅ1 の直接電圧が印加されるため、直流
バイアス電圧発生回路として機能させることが可能とな
り、直流バイアス電圧発生回路Ｖの発生電圧に相当する
電圧を供給することになる。このようにした結果、オプ
アンプＯＰ1 、ＯＰ2 の非反転側入力端子＋相互を直接
接続して入力端子ＩＮからの入力信号を均等に与えるこ
とができるため、オプアンプＯＰ1 、ＯＰ2 相互間でア
ンバランスな動作となることを防止できる。なお、可変
抵抗ＶＲ1 、ＶＲ2 は適当な値が選定されれば、固定抵
抗としてもよい。その他の構成は第１図と同様である。
【００２６】［vi］第６実施例 図６に第６実施例を示す。この第６実施例は、第５実施
例（図５）における可変抵抗ＶＲ1 、ＶＲ2 に代えて電
流源Ｉ1 、Ｉ2 を使用したものである。このように、オ
プアンプＯＰ1 、ＯＰ2 の反転入力端子と電源−Ｂとの
間に電流源Ｉ1 、Ｉ2 を接続することにより、流れる電
流に見合った直流バイアスを与えることができる。調整
に当っては電流源Ｉ1 、Ｉ2 を可変電流源とし、最適値
を求めたのち、定電流源として、安定動作を図る。その
他の構成は第５実施例と同様である。
例（図５）における可変抵抗ＶＲ1 、ＶＲ2 に代えて電
流源Ｉ1 、Ｉ2 を使用したものである。このように、オ
プアンプＯＰ1 、ＯＰ2 の反転入力端子と電源−Ｂとの
間に電流源Ｉ1 、Ｉ2 を接続することにより、流れる電
流に見合った直流バイアスを与えることができる。調整
に当っては電流源Ｉ1 、Ｉ2 を可変電流源とし、最適値
を求めたのち、定電流源として、安定動作を図る。その
他の構成は第５実施例と同様である。
【００２７】［vii ］第７実施例 図７および図８に第７実施例を示す。この第７実施例
は、複数台の増幅器を並列駆動する例を開示する。図７
に示すように、従来では、負帰還（ＮＦＢ）がかかった
アンプＡ01〜Ａ0nを並列接続してスピーカＳＰ1〜ＳＰ
n を駆動する場合、負荷インピーダンスが個々のアンプ
Ａ01〜Ａ0nの一台で駆動可能なインピーダンスより低い
ものである場合には、各アンプＡ01〜Ａ0nの出力端子を
直接並列接続することができないため、各アンプＡ01〜
Ａ0nの各出力端の間にそれぞれインピーダンス調整のた
めのミキシング抵抗Ｒm1〜Ｒmnを接続することが必要で
あった。しかしながら、出力端にミキシング抵抗Ｒm1〜
Ｒmnを接続することは、このミキシング抵抗Ｒm1〜Ｒ mn
において出力の損失（ミキシングロス）を生じさせるこ
ととなる。また、特にアンプＡ01〜Ａ0nが増幅度の高い
ものである場合、各アンプＡ01〜Ａ0n相互間で増幅度の
バラツキが出易いため、大きな値のミキシング抵抗Ｒm1
〜Ｒmnを用いる必要があり、その場合にミキシングロス
が著しいものとなる。そこで、このような不具合を解消
しうる第７実施例を図８に開示する。
は、複数台の増幅器を並列駆動する例を開示する。図７
に示すように、従来では、負帰還（ＮＦＢ）がかかった
アンプＡ01〜Ａ0nを並列接続してスピーカＳＰ1〜ＳＰ
n を駆動する場合、負荷インピーダンスが個々のアンプ
Ａ01〜Ａ0nの一台で駆動可能なインピーダンスより低い
ものである場合には、各アンプＡ01〜Ａ0nの出力端子を
直接並列接続することができないため、各アンプＡ01〜
Ａ0nの各出力端の間にそれぞれインピーダンス調整のた
めのミキシング抵抗Ｒm1〜Ｒmnを接続することが必要で
あった。しかしながら、出力端にミキシング抵抗Ｒm1〜
Ｒmnを接続することは、このミキシング抵抗Ｒm1〜Ｒ mn
において出力の損失（ミキシングロス）を生じさせるこ
ととなる。また、特にアンプＡ01〜Ａ0nが増幅度の高い
ものである場合、各アンプＡ01〜Ａ0n相互間で増幅度の
バラツキが出易いため、大きな値のミキシング抵抗Ｒm1
〜Ｒmnを用いる必要があり、その場合にミキシングロス
が著しいものとなる。そこで、このような不具合を解消
しうる第７実施例を図８に開示する。
【００２８】図８に示すように、この第７実施例は、各
アンプＡ11〜Ａ1nに第５実施例（図５）の増幅器を適用
したものであり各アンプＡ11〜Ａ1nの入力端子相互およ
び出力端子相互が直接接続されている。各アンプＡ11〜
Ａ1n自体の構成および動作は図５に示した通りであり、
その説明は省略する。このようにアンプＡ11〜Ａ1nに図
５の増幅器を用いることにより、従来必要であったミキ
シング抵抗Ｒm1〜Ｒmnが不要となり、その結果、ミキシ
ングロスの発生を防止することができる。すなわち、図
５に示す増幅器は入力端子を直結しうるバランスの良い
安定した増幅器であるため、各増幅器を並列接続した場
合の各アンプＡ11〜Ａ1n間での増幅度のバラツキが極め
て少なく、したがって出力端子を直結することが可能と
なるからである。また、負荷（スピーカＳＰ1 〜Ｓ
Ｐn ）に応じて増幅器（アンプＡ11〜Ａ1n）をそのまま
並列接続すればよいので対応性に富んだ柔軟性のある並
列駆動型の増幅器を構築しうる。
アンプＡ11〜Ａ1nに第５実施例（図５）の増幅器を適用
したものであり各アンプＡ11〜Ａ1nの入力端子相互およ
び出力端子相互が直接接続されている。各アンプＡ11〜
Ａ1n自体の構成および動作は図５に示した通りであり、
その説明は省略する。このようにアンプＡ11〜Ａ1nに図
５の増幅器を用いることにより、従来必要であったミキ
シング抵抗Ｒm1〜Ｒmnが不要となり、その結果、ミキシ
ングロスの発生を防止することができる。すなわち、図
５に示す増幅器は入力端子を直結しうるバランスの良い
安定した増幅器であるため、各増幅器を並列接続した場
合の各アンプＡ11〜Ａ1n間での増幅度のバラツキが極め
て少なく、したがって出力端子を直結することが可能と
なるからである。また、負荷（スピーカＳＰ1 〜Ｓ
Ｐn ）に応じて増幅器（アンプＡ11〜Ａ1n）をそのまま
並列接続すればよいので対応性に富んだ柔軟性のある並
列駆動型の増幅器を構築しうる。
【００２９】
【発明の効果】以上述べた通り、請求項１および２記載
の発明によれば、第２の電源回路を用いているのでＳＥ
ＰＰ回路の前段に配置される差動増幅回路に特別高耐圧
の増幅器を使用することなく、安定動作可能な増幅器を
提供しうる。請求項３および４記載の発明によれば、リ
ミッタ回路により、ＳＥＰＰ回路の前段に配置される差
動増幅器の過大出力による出力トランジスタの破壊を防
止することができる。
の発明によれば、第２の電源回路を用いているのでＳＥ
ＰＰ回路の前段に配置される差動増幅回路に特別高耐圧
の増幅器を使用することなく、安定動作可能な増幅器を
提供しうる。請求項３および４記載の発明によれば、リ
ミッタ回路により、ＳＥＰＰ回路の前段に配置される差
動増幅器の過大出力による出力トランジスタの破壊を防
止することができる。
【００３０】請求項５記載の発明によれば、ＳＥＰＰ回
路の前段の差動増幅器の入力端に第２の電源回路から電
圧をとっているため、各差動増幅回路の入力を直接接続
することができ、ｐｕｓｈ側とｐｕｌｌ側でバランスの
とれた増幅が可能となる。請求項６記載の発明によれ
ば、各増幅器の出力端にミキシング抵抗が不要となり、
出力の電力損失の発生を防止できる。
路の前段の差動増幅器の入力端に第２の電源回路から電
圧をとっているため、各差動増幅回路の入力を直接接続
することができ、ｐｕｓｈ側とｐｕｌｌ側でバランスの
とれた増幅が可能となる。請求項６記載の発明によれ
ば、各増幅器の出力端にミキシング抵抗が不要となり、
出力の電力損失の発生を防止できる。
【図１】請求項１の発明に係る第１実施例を示す回路図
である。
である。
【図２】請求項２の発明に係る第２実施例を示す回路図
である。
である。
【図３】請求項３の発明に係る第３実施例を示す回路図
である。
である。
【図４】請求項３または４の発明に係る第４実施例を示
す回路図である。
す回路図である。
【図５】請求項５の発明に係る第５実施例を示す回路図
である。
である。
【図６】請求項５の発明に係る第６実施例を示す回路図
である。
である。
【図７】請求項６の発明に係る第７実施例の従来例を示
す回路図である。
す回路図である。
【図８】請求項６の発明に係る第７実施例を示す回路図
である。
である。
Ａ01〜Ａ0n、Ａ11〜Ａ1n…アンプ ＋Ｂ、−Ｂ…電源 Ｃ、Ｃ1 、Ｃ2 …コンデンサ Ｃc …カップリングコンデンサ Ｄ1 、Ｄ2 、Ｄ3 、Ｄ4 …ダイオード Ｅ1 、Ｅ2 …電圧源 Ｉ0 、Ｉ1 、Ｉ2 …電流源 ＩＮ…入力端子 ＯＰ1 、ＯＰ2 …オプアンプ ＯＵＴ…出力端子 Ｒm1〜Ｒmn…ミキシング抵抗 ＲＥ1 、ＲＥ2 …エミッタ抵抗 ＲB …バイアス抵抗 ＳＰ1 〜ＳＰn …スピーカ Ｔr1、Ｔr2、Ｔr3…トランジスタ Ｖ…直流バイアス電圧発生回路 ＶＲ1 、ＶＲ2 …可変抵抗 ＺＤ1 、ＺＤ2 …ツェナーダイオードＺＤ
Claims (6)
- 【請求項１】 少なくとも２個のトランジスタを用いた
シングル・エンデッド・プッシュプル回路と、前記トラ
ンジスタの各ベース入力端と当該増幅器の信号入力端と
の間に、それぞれ介在された差動増幅器とを有する増幅
器であって、 前記各差動増幅器に、前記各トランジスタの電源回路と
は別の第２の電源回路から電源電圧を供給するようにし
たことを特徴とする増幅器。 - 【請求項２】 請求項１記載の増幅器において、前記第
２の電源回路は、当該増幅器の出力電圧で上昇または下
降される電圧源であって、前記トランジスタのベースを
駆動しうる大きさの電圧値を発生する電圧源により構成
したことを特徴とする増幅器。 - 【請求項３】 少なくとも２個のトランジスタを用いた
シングル・エンデッド・プッシュプル回路と、前記トラ
ンジスタの各ベース入力端と当該増幅器の信号入力端と
の間にそれぞれ介在された差動増幅器と、を有し、前記
各差動増幅器の入力端と前記各トランジスタの出力端と
の間に帰還ループが形成されている増幅器であって、 前記帰還ループのそれぞれに、前記各差動増幅器の出力
を抑制するリミッタ回路を挿入したことを特徴とする増
幅器。 - 【請求項４】 請求項３記載の増幅器において、前記リ
ミッタ回路は、差動増幅器の出力端と帰還信号線との間
に跨って接続された所定バイアス電圧で導通する一方向
性導電素子を含むことを特徴とする増幅器。 - 【請求項５】 少なくとも２個のトランジスタを用いた
シングル・エンデッド・プッシュプル回路と、前記トラ
ンジスタの各ベース入力端と当該増幅器の信号入力端と
の間にそれぞれ介在された差動増幅器と、前記各トラン
ジスタの電源回路とは別に構成されて前記差動増幅器に
電源電圧を供給する第２の電源回路と、を有し、前記差
動増幅器の２つの入力端のうち、いずれか一方の入力端
が当該増幅器の信号入力端に接続され、他方の入力端が
前記各トランジスタの出力端に接続されて帰還ループが
形成されている増幅器であって、 前記各差動増幅器のうち、いずれか一方の差動増幅器の
他方の入力端子と前記第２の電源回路における他方の差
動増幅器に対する電源供給端との間、および他方の差動
増幅器の他方の入力端子と前記第２の電源回路における
一方の差動増幅器に対する電源供給端との間に、それぞ
れ抵抗器または電流源を接続したことを特徴とする増幅
器。 - 【請求項６】 入力端子および出力端子のそれぞれが共
通接続されて並列に接続されてなる複数の増幅器ユニッ
トを有する増幅器において、 前記増幅器ユニットは、少なくとも２個のトランジスタ
を用いたシングル・エンデッド・プッシュプル回路と、
前記各トランジスタの各ベース入力端と当該増幅器の信
号入力端との間にそれぞれ介在された差動増幅器と、前
記各トランジスタの電源回路とは別に構成されて前記差
動増幅器に電源電圧を供給する第２の電源回路と、を有
し、前記差動増幅器の２つの入力端のうち、いずれか一
方の入力端が当該増幅器の信号入力端に接続され、他方
の入力端が前記各トランジスタの出力端に接続されて帰
還ループが形成され、前記帰還ループのそれぞれに前記
各差動増幅器の出力を抑制するリミッタ回路が挿入され
ている増幅器であって、 前記各差動増幅器のうち、いずれか一方の差動増幅器の
他方の入力端子と前記第２の電源回路における他方の差
動増幅器に対する電源供給端との間、および他方の差動
増幅器の他方の入力端子と前記第２の電源回路における
一方の差動増幅器に対する電源供給端との間に、それぞ
れ抵抗器または電流源を接続したことを特徴とする増幅
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2407776A JPH0567932A (ja) | 1990-12-27 | 1990-12-27 | 増幅器 |
| US07/811,008 US5216382A (en) | 1990-12-27 | 1991-12-19 | Single ended push pull amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2407776A JPH0567932A (ja) | 1990-12-27 | 1990-12-27 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567932A true JPH0567932A (ja) | 1993-03-19 |
Family
ID=18517327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2407776A Pending JPH0567932A (ja) | 1990-12-27 | 1990-12-27 | 増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5216382A (ja) |
| JP (1) | JPH0567932A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281771A (ja) * | 1994-04-12 | 1995-10-27 | Nemitsuku Ramuda Kk | 電源装置の出力電圧可変回路 |
| JPH1117458A (ja) * | 1997-06-03 | 1999-01-22 | Krohne Messtech Gmbh & Co Kg | 信号電圧増幅用前置増幅器 |
| WO2001093419A1 (en) * | 2000-05-30 | 2001-12-06 | Bumjong Ko | Output stage protection circuit for power amplifier |
| JP2005057744A (ja) * | 2003-07-23 | 2005-03-03 | Nec Corp | 差動増幅器及びデータドライバと表示装置 |
| WO2006085566A1 (ja) * | 2005-02-10 | 2006-08-17 | Advantest Corporation | 電力増幅回路、及び試験装置 |
| JP2010258902A (ja) * | 2009-04-27 | 2010-11-11 | Renesas Electronics Corp | アナログ増幅回路を用いた出力回路 |
| JP2012250386A (ja) * | 2011-06-01 | 2012-12-20 | Ricoh Co Ltd | 画像形成装置および駆動電圧生成回路 |
| JP2013042422A (ja) * | 2011-08-18 | 2013-02-28 | Yokogawa Electric Corp | 電力増幅器のバイアス回路および電力増幅器 |
| JP2014212485A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社エヌエフ回路設計ブロック | 増幅回路 |
| JP2018107644A (ja) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | 増幅器 |
| CN115940848A (zh) * | 2021-09-22 | 2023-04-07 | 株式会社 东芝 | 功率放大装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2695522B1 (fr) * | 1992-09-07 | 1994-12-02 | Sgs Thomson Microelectronics | Circuit convertisseur tension/courant. |
| JPH098566A (ja) * | 1995-06-06 | 1997-01-10 | Sgs Thomson Microelectron Inc | 増幅器出力段 |
| NL1000545C2 (en) * | 1995-06-12 | 1996-12-13 | Eric Van Drecht | Audio amplifier with push-pull output |
| US5786698A (en) * | 1996-03-07 | 1998-07-28 | Ade Corporation | Transducer Bootstrapping apparatus |
| JP3532365B2 (ja) * | 1996-11-15 | 2004-05-31 | 株式会社ルネサステクノロジ | 増幅回路 |
| US5856759A (en) * | 1997-10-06 | 1999-01-05 | Ford Motor Company | Audio output amplifier with parallel class AB stages |
| US6456140B1 (en) * | 2000-01-06 | 2002-09-24 | Thomson Licensing, S.A. | Voltage level translation circuits |
| JP3440917B2 (ja) * | 2000-03-31 | 2003-08-25 | セイコーエプソン株式会社 | 差動増幅装置、半導体装置、電源回路及びそれを用いた電子機器 |
| US6476621B1 (en) | 2001-06-29 | 2002-11-05 | Ade Corporation | Self-bootstrapping transducer interface |
| TWI463792B (zh) | 2009-10-29 | 2014-12-01 | Novatek Microelectronics Corp | 具有過衝抑制功能的放大電路 |
| US9837967B2 (en) * | 2009-10-29 | 2017-12-05 | Novatek Microelectronics Corp. | Amplifier circuit with overshoot suppression |
| FR3022710A1 (fr) * | 2014-06-19 | 2015-12-25 | Devialet | Amplificateur de classe a |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3478275A (en) * | 1966-01-21 | 1969-11-11 | Dana Lab Inc | Amplifier system with power supply control for a balanced power |
| US3988691A (en) * | 1975-04-16 | 1976-10-26 | Kelvin Shih | Power amplifier |
| US4931797A (en) * | 1987-11-11 | 1990-06-05 | Matsushita Electric Industrial Co., Ltd. | Folding circuit and serial-type A/D converter |
| US5075636A (en) * | 1990-12-03 | 1991-12-24 | Tektronix, Inc. | Differential amplifier with fast overdrive recovery |
-
1990
- 1990-12-27 JP JP2407776A patent/JPH0567932A/ja active Pending
-
1991
- 1991-12-19 US US07/811,008 patent/US5216382A/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07281771A (ja) * | 1994-04-12 | 1995-10-27 | Nemitsuku Ramuda Kk | 電源装置の出力電圧可変回路 |
| JPH1117458A (ja) * | 1997-06-03 | 1999-01-22 | Krohne Messtech Gmbh & Co Kg | 信号電圧増幅用前置増幅器 |
| WO2001093419A1 (en) * | 2000-05-30 | 2001-12-06 | Bumjong Ko | Output stage protection circuit for power amplifier |
| JP2005057744A (ja) * | 2003-07-23 | 2005-03-03 | Nec Corp | 差動増幅器及びデータドライバと表示装置 |
| KR101228206B1 (ko) * | 2005-02-10 | 2013-01-30 | 주식회사 아도반테스토 | 전력 증폭 회로 및 시험 장치 |
| WO2006085566A1 (ja) * | 2005-02-10 | 2006-08-17 | Advantest Corporation | 電力増幅回路、及び試験装置 |
| US7477104B2 (en) | 2005-02-10 | 2009-01-13 | Advantest Corporation | Power amplifier circuit and test apparatus |
| JP2010258902A (ja) * | 2009-04-27 | 2010-11-11 | Renesas Electronics Corp | アナログ増幅回路を用いた出力回路 |
| JP2012250386A (ja) * | 2011-06-01 | 2012-12-20 | Ricoh Co Ltd | 画像形成装置および駆動電圧生成回路 |
| JP2013042422A (ja) * | 2011-08-18 | 2013-02-28 | Yokogawa Electric Corp | 電力増幅器のバイアス回路および電力増幅器 |
| JP2014212485A (ja) * | 2013-04-19 | 2014-11-13 | 株式会社エヌエフ回路設計ブロック | 増幅回路 |
| JP2018107644A (ja) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | 増幅器 |
| CN115940848A (zh) * | 2021-09-22 | 2023-04-07 | 株式会社 东芝 | 功率放大装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5216382A (en) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567932A (ja) | 増幅器 | |
| US3961280A (en) | Amplifier circuit having power supply voltage responsive to amplitude of input signal | |
| US3997849A (en) | Push-pull amplifier | |
| US4723111A (en) | Amplifier arrangement | |
| KR860000115B1 (ko) | 출력 증폭 회로 | |
| US3946325A (en) | Transistor amplifier | |
| JPS6212692B2 (ja) | ||
| CA1090433A (en) | Audio-frequency power amplifiers | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| US5157347A (en) | Switching bridge amplifier | |
| US6434243B1 (en) | Power amplifier | |
| US4910477A (en) | Bridge-type linear amplifier with wide dynamic range and high efficiency | |
| US3434066A (en) | Low-distortion bias-controlled transistor amplifier | |
| US6492870B2 (en) | Class AB, high speed, input stage with base current compensation for fast settling time | |
| US20050231277A1 (en) | Amplifier circuit | |
| US5708393A (en) | High voltage operational amplifier output stage | |
| JPS6333755B2 (ja) | ||
| JPS59104808A (ja) | Ａｂ級動作の増幅器にバイアスを与えるために出力デバイスの電圧特性に独立しているバイアス回路 | |
| JPS6119547Y2 (ja) | ||
| JP3682122B2 (ja) | 全波整流回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| US5015887A (en) | A-B buffer circuit with TTL compatible output drive | |
| JPS6034284B2 (ja) | 増幅回路 |