JPH0987100A - 結晶基板の表面平坦化方法 - Google Patents
結晶基板の表面平坦化方法Info
- Publication number
- JPH0987100A JPH0987100A JP7250270A JP25027095A JPH0987100A JP H0987100 A JPH0987100 A JP H0987100A JP 7250270 A JP7250270 A JP 7250270A JP 25027095 A JP25027095 A JP 25027095A JP H0987100 A JPH0987100 A JP H0987100A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- steps
- atomic layer
- heating
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000013078 crystal Substances 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 20
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/901—Levitation, reduced gravity, microgravity, space
- Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 シリコン単結晶表面の予め決められた領域を
原子層レベルで平坦化する。 【解決手段】 真空度調節可能な室内に、表面ステップ
の移動の障害となるような加工を施したシリコン単結晶
の基板を、直接通電加熱によって温度制御可能な状態
で、保持する。直流通電加熱によってシリコン単結晶基
板を高温に保持し、表面ステップを加工部分に集めるこ
とによって、基板表面の所望の領域に原子層レベルで平
坦な表面を形成する。
原子層レベルで平坦化する。 【解決手段】 真空度調節可能な室内に、表面ステップ
の移動の障害となるような加工を施したシリコン単結晶
の基板を、直接通電加熱によって温度制御可能な状態
で、保持する。直流通電加熱によってシリコン単結晶基
板を高温に保持し、表面ステップを加工部分に集めるこ
とによって、基板表面の所望の領域に原子層レベルで平
坦な表面を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、微細な高性能電子
デバイスを作製するためのシリコン単結晶基板の表面を
原子層レベルで平坦にする方法に関するものである。
デバイスを作製するためのシリコン単結晶基板の表面を
原子層レベルで平坦にする方法に関するものである。
【０００２】
【従来の技術】シリコン単結晶基板を用いた電子デバイ
スの微細化が進むに従って、シリコン基板表面の原子層
レベルの凹凸をなくすことが、シリコン電子デバイスの
性能を向上する上で重要である。
スの微細化が進むに従って、シリコン基板表面の原子層
レベルの凹凸をなくすことが、シリコン電子デバイスの
性能を向上する上で重要である。
【０００３】従来、（００１）面を持つシリコン基板を
研磨および水溶液中の化学処理することで鏡面を得てい
たが、原子層レベルでは凹凸の激しい表面しか得られて
いない。
研磨および水溶液中の化学処理することで鏡面を得てい
たが、原子層レベルでは凹凸の激しい表面しか得られて
いない。
【０００４】一方、シリコン基板を超高真空中で［１１
０］方向に通電して加熱処理すると、多数の原子層ステ
ップが集合して巨大ステップを構成し、その巨大ステッ
プの間に数μｍ幅にわたって原子層レベルで平坦なテラ
スが得られることが知られている（M. Ichikawa and T.
Doi: Vaccum., 41 (1990) 933. 参照）。
０］方向に通電して加熱処理すると、多数の原子層ステ
ップが集合して巨大ステップを構成し、その巨大ステッ
プの間に数μｍ幅にわたって原子層レベルで平坦なテラ
スが得られることが知られている（M. Ichikawa and T.
Doi: Vaccum., 41 (1990) 933. 参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の通電加熱によって巨大ステップを形成する方法で
は、基板のどこに巨大ステップが形成されるかを制御す
ることができず、シリコンデバイスを形成する所望の領
域を原子層レベルで平坦にすることができない。
来の通電加熱によって巨大ステップを形成する方法で
は、基板のどこに巨大ステップが形成されるかを制御す
ることができず、シリコンデバイスを形成する所望の領
域を原子層レベルで平坦にすることができない。
【０００６】また、上記従来の［１１０］方向に通電加
熱する方法では、［１１０］方向では多数の原子層ステ
ップが集合して巨大ステップが形成されるが、
熱する方法では、［１１０］方向では多数の原子層ステ
ップが集合して巨大ステップが形成されるが、
【０００７】
【外２】
【０００８】その結果、原子層レベルで平坦な面として
は、数μｍ×数１０ｎｍ程度の帯状の領域でしか得られ
ない。
は、数μｍ×数１０ｎｍ程度の帯状の領域でしか得られ
ない。
【０００９】本発明は、上記従来の問題点を解決するた
めになされたもので、（００１）面を持つシリコン基板
上に原子層レベルで平坦な数μｍ×数μｍ程度の大面積
の表面を所望の領域に形成することができる結晶基板の
表面平坦化方法を提供することを課題とする。
めになされたもので、（００１）面を持つシリコン基板
上に原子層レベルで平坦な数μｍ×数μｍ程度の大面積
の表面を所望の領域に形成することができる結晶基板の
表面平坦化方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】本発明にかかる結晶表面
平坦化方法は、表面ステップの移動の障害となるような
加工を施した（００１）面からのずれが０．１°以下の
表面を持つシリコン単結晶を、真空度の調節可能な室内
に、直流通電加熱によって温度制御可能な状態で、保持
する。
平坦化方法は、表面ステップの移動の障害となるような
加工を施した（００１）面からのずれが０．１°以下の
表面を持つシリコン単結晶を、真空度の調節可能な室内
に、直流通電加熱によって温度制御可能な状態で、保持
する。
【００１１】直流通電加熱により基板を加熱して、基板
表面において生じるステップを、このステップの移動を
阻害する加工部分に集める。また、
表面において生じるステップを、このステップの移動を
阻害する加工部分に集める。また、
【００１２】
【外３】
【００１３】ずらすことにより、
【００１４】
【外４】
【００１５】表面ステップの移動と集合を誘起して、す
べての方向に亘って表面を平坦化する。
べての方向に亘って表面を平坦化する。
【００１６】
【発明の実施の形態】本発明によれば、基板の直流通電
加熱によって表面ステップが移動するが、この表面ステ
ップは、その移動の障害となるような加工を施した位置
に達すると、もはや移動できなくなる。その結果、加工
部分に多数の表面ステップが集合することになり、基板
表面の所望の領域に原子層レベルで平坦な表面が形成さ
れことになる。
加熱によって表面ステップが移動するが、この表面ステ
ップは、その移動の障害となるような加工を施した位置
に達すると、もはや移動できなくなる。その結果、加工
部分に多数の表面ステップが集合することになり、基板
表面の所望の領域に原子層レベルで平坦な表面が形成さ
れことになる。
【００１７】また、
【００１８】
【外５】
【００１９】ずらすことによって、電流が
【００２０】
【外６】
【００２１】その結果、
【００２２】
【外７】
【００２３】誘起することができ、基板表面の所望の領
域のすべての方向にわたって表面を平坦化することが可
能となる。
域のすべての方向にわたって表面を平坦化することが可
能となる。
【００２４】
【実施例】以下、本発明の実施例を図面を参照して説明
するが、本発明は以下の実施例になんら限定されるもの
ではない。
するが、本発明は以下の実施例になんら限定されるもの
ではない。
【００２５】図１に、本発明の結晶基板の表面平坦化方
法に用いる装置の一例を示す。この結晶表面平坦化装置
は、排気装置１により真空度の調節が行われる真空室２
を有し、真空室２内にはシリコン基板３を保持するホル
ダー４が設けられており、このホルダー４を介して、シ
リコン基板３に該シリコン基板を必要な温度に保持する
ために、直流電源５から直流電流が印加できるようにな
っている。
法に用いる装置の一例を示す。この結晶表面平坦化装置
は、排気装置１により真空度の調節が行われる真空室２
を有し、真空室２内にはシリコン基板３を保持するホル
ダー４が設けられており、このホルダー４を介して、シ
リコン基板３に該シリコン基板を必要な温度に保持する
ために、直流電源５から直流電流が印加できるようにな
っている。
【００２６】（実施例１）次に、この発明の結晶基板の
表面平坦化方法の原理について、図２から図５を参照し
て説明する。
表面平坦化方法の原理について、図２から図５を参照し
て説明する。
【００２７】従来の技術では、図２（ａ）、（ｂ）の断
面図に示すように、シリコン基板３を超高真空中で基板
結晶の［１１０］方向に通電して加熱処理すると、通電
加熱前に基板表面に存在していた多数の原子層ステップ
６が集合して、巨大ステップ７を構成し、このような巨
大ステップ７と７の間に数μｍ幅にわたって原子層レベ
ルで平坦な表面領域（テラス状表面）８が得られること
が知られていた。
面図に示すように、シリコン基板３を超高真空中で基板
結晶の［１１０］方向に通電して加熱処理すると、通電
加熱前に基板表面に存在していた多数の原子層ステップ
６が集合して、巨大ステップ７を構成し、このような巨
大ステップ７と７の間に数μｍ幅にわたって原子層レベ
ルで平坦な表面領域（テラス状表面）８が得られること
が知られていた。
【００２８】しかしながら、上記従来の方法では、基板
表面のどこに巨大ステップ７が形成されるかを制御する
ことができない。
表面のどこに巨大ステップ７が形成されるかを制御する
ことができない。
【００２９】また、上記従来の基板結晶の［１１０］方
向に直流電流を印加して加熱する方法では、［１１０］
方向では多数の原子層ステップ６が集合して巨大ステッ
プ７が形成されるが、
向に直流電流を印加して加熱する方法では、［１１０］
方向では多数の原子層ステップ６が集合して巨大ステッ
プ７が形成されるが、
【００３０】
【外８】
【００３１】原子層ステップ６の集合が起こらず、図３
の平面図に示すように、原子層レベルで平坦な数μｍ×
数１０ｎｍ程度の帯状の平坦面９しか得られない。
の平面図に示すように、原子層レベルで平坦な数μｍ×
数１０ｎｍ程度の帯状の平坦面９しか得られない。
【００３２】これに対し、本発明の結晶基板の表面平坦
化方法は、表面ステップの移動の障害となるような加工
を施したシリコン単結晶基板を超高真空中で直流通電加
熱することを特徴とする。表面ステップの移動を阻止す
る加工の一例として、エッチングによって巨大ステップ
７よりも大きな段差１０を作った例を、図４（ａ）
（ｂ）の断面図を用いて説明する。
化方法は、表面ステップの移動の障害となるような加工
を施したシリコン単結晶基板を超高真空中で直流通電加
熱することを特徴とする。表面ステップの移動を阻止す
る加工の一例として、エッチングによって巨大ステップ
７よりも大きな段差１０を作った例を、図４（ａ）
（ｂ）の断面図を用いて説明する。
【００３３】基板３への直流電流の印加による加熱によ
って、基板表面のステップ６が移動するが、表面ステッ
プ６が加工段差１０に達すると、もはや移動できなくな
り、そこに多数の表面ステップ６が集合し、その結果、
予め加工しておいた段差１０と他の段差１０の間に原子
層レベルで平坦な表面１１が形成される。
って、基板表面のステップ６が移動するが、表面ステッ
プ６が加工段差１０に達すると、もはや移動できなくな
り、そこに多数の表面ステップ６が集合し、その結果、
予め加工しておいた段差１０と他の段差１０の間に原子
層レベルで平坦な表面１１が形成される。
【００３４】（実施例２）また、この発明の第２の特徴
である、
である、
【００３５】
【外９】
【００３６】ずらす実施例を図５を用いて説明する。
【００３７】直流通電の方向を
【００３８】
【外１０】
【００３９】電流が
【００４０】
【外１１】
【００４１】持つことになるので、
【００４２】
【外１２】
【００４３】誘起し、すべての方向に亘って表面を平坦
化することができる。
化することができる。
【００４４】（実施例３）表面ステップの移動の障害と
なるような加工方法は、上述の段差加工の他に、シリコ
ン酸化膜やシリコン窒化膜などで表面の一部を覆う方
法、意図的に不純物や表面欠陥を導入する方法などがあ
り、いずれを用いても結晶基板表面の所望の領域に原子
層レベルで平坦な表面を形成することができる。
なるような加工方法は、上述の段差加工の他に、シリコ
ン酸化膜やシリコン窒化膜などで表面の一部を覆う方
法、意図的に不純物や表面欠陥を導入する方法などがあ
り、いずれを用いても結晶基板表面の所望の領域に原子
層レベルで平坦な表面を形成することができる。
【００４５】このうち、シリコン酸化膜を用いた実施例
を、図６、図７および図８に、示した。図に示すよう
に、基板３の表面の所望の領域（平坦面１１としたい領
域）の周囲にシリコン酸化膜１２を積層して覆う。その
後、この基板３に真空室内で直流電流を印加して加熱
し、所望の領域上の多数の原子層ステップ６をシリコン
酸化膜１２との境界縁に移動、集合させる。その結果、
図７および図８に示すように、所望の領域に原子層レベ
ルで平坦な表面１１が形成される。なお、この時、直流
電流の印加方向は、
を、図６、図７および図８に、示した。図に示すよう
に、基板３の表面の所望の領域（平坦面１１としたい領
域）の周囲にシリコン酸化膜１２を積層して覆う。その
後、この基板３に真空室内で直流電流を印加して加熱
し、所望の領域上の多数の原子層ステップ６をシリコン
酸化膜１２との境界縁に移動、集合させる。その結果、
図７および図８に示すように、所望の領域に原子層レベ
ルで平坦な表面１１が形成される。なお、この時、直流
電流の印加方向は、
【００４６】
【外１３】
【００４７】
【発明の効果】以上説明したように、本発明によれば、
結晶基板への直流電流の印加による加熱によって移動す
る表面ステップを、その移動の障害となるような加工を
施した位置に集めることが可能になる。そのため、従来
は困難であった数μｍ×数μｍ程度の大面積の原子層レ
ベルで平坦なシリコン（００１）表面を基板表面の所望
の領域に形成することができる。
結晶基板への直流電流の印加による加熱によって移動す
る表面ステップを、その移動の障害となるような加工を
施した位置に集めることが可能になる。そのため、従来
は困難であった数μｍ×数μｍ程度の大面積の原子層レ
ベルで平坦なシリコン（００１）表面を基板表面の所望
の領域に形成することができる。
【図１】本発明の結晶基板の表面平坦化方法に用いる真
空加熱可能な結晶基板の表面平坦化装置の一例を示す構
成図である。
空加熱可能な結晶基板の表面平坦化装置の一例を示す構
成図である。
【図２】従来の結晶表面に平坦面を形成する方法を説明
するためのもので、（ａ）は基板加熱前の基板表面の断
面構成図であり、（ｂ）は基板加熱後の基板表面の断面
構成図である。
するためのもので、（ａ）は基板加熱前の基板表面の断
面構成図であり、（ｂ）は基板加熱後の基板表面の断面
構成図である。
【図３】従来の結晶表面に平坦面を形成する方法を説明
するためのもので、基板加熱後の基板表面の平面構成図
である。
するためのもので、基板加熱後の基板表面の平面構成図
である。
【図４】本発明の結晶基板の表面平坦化方法を説明する
ためのもので、（ａ）は基板加熱前の基板表面の断面構
成図であり、（ｂ）は基板加熱後の基板表面の断面構成
図である。
ためのもので、（ａ）は基板加熱前の基板表面の断面構
成図であり、（ｂ）は基板加熱後の基板表面の断面構成
図である。
【図５】直流通電の方向を
【外１４】 本発明の第２の実施例を説明するための、基板の平面構
成図である。
成図である。
【図６】表面ステップの移動の障害となるような基板表
面の加工方法として、シリコン酸化膜で基板表面の一部
を覆う方法を示す、本発明の第３の実施例を説明するた
めのもので、基板加熱前の基板表面の断面構成図であ
る。
面の加工方法として、シリコン酸化膜で基板表面の一部
を覆う方法を示す、本発明の第３の実施例を説明するた
めのもので、基板加熱前の基板表面の断面構成図であ
る。
【図７】表面ステップの移動の障害となるような基板表
面の加工方法として、シリコン酸化膜で基板表面の一部
を覆う方法を示す、本発明の第３の実施例を説明するた
めのもので、基板加熱後の基板表面の断面構成図であ
る。
面の加工方法として、シリコン酸化膜で基板表面の一部
を覆う方法を示す、本発明の第３の実施例を説明するた
めのもので、基板加熱後の基板表面の断面構成図であ
る。
【図８】表面ステップの移動の障害となるような基板表
面の加工方法として、シリコン酸化膜で基板表面の一部
を覆う方法を示す、本発明の第３の実施例を説明するた
めのもので、基板加熱後の基板表面の平面構成図であ
る。
面の加工方法として、シリコン酸化膜で基板表面の一部
を覆う方法を示す、本発明の第３の実施例を説明するた
めのもので、基板加熱後の基板表面の平面構成図であ
る。
１ 排気装置 ２ 真空室 ３ 基板 ４ 基板ホルダー ５ 直流電源 ６ 原子層ステップ ７ 巨大ステップ ８ 原子層レベルで平坦な表面領域 ９ 帯状平坦面 １０ 段差（加工部分） １１ 原子層レベルで平坦な表面 １２ シリコン酸化膜
Claims (2)
- 【請求項１】 （００１）面からのずれが０．１°以下
の表面を持つシリコン単結晶基板の表面に、表面ステッ
プの移動の障害となるような加工を施し、 該基板を真空度調節可能な室内に直流通電加熱によって
温度制御可能な状態で保持し、 前記基板を加熱することにより表面ステップを移動させ
て、該表面ステップを前記加工を施した部分に集めて、
前記基板表面の所望の領域に原子層レベルで平坦な表面
を形成することを特徴とする結晶基板の表面平坦化方
法。 - 【請求項２】 前記直流通電の方向を 【外１】 ずらすことによって、前記基板表面のすべての方向にわ
たって前記所望領域の表面を平坦化することを特徴とす
る請求項１に記載の結晶基板の表面平坦化方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250270A JP2710275B2 (ja) | 1995-09-28 | 1995-09-28 | 結晶基板の表面平坦化方法 |
| US08/702,036 US5840117A (en) | 1995-09-28 | 1996-08-23 | Method for surface flattening a crystal substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7250270A JP2710275B2 (ja) | 1995-09-28 | 1995-09-28 | 結晶基板の表面平坦化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0987100A true JPH0987100A (ja) | 1997-03-31 |
| JP2710275B2 JP2710275B2 (ja) | 1998-02-10 |
Family
ID=17205405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7250270A Expired - Lifetime JP2710275B2 (ja) | 1995-09-28 | 1995-09-28 | 結晶基板の表面平坦化方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5840117A (ja) |
| JP (1) | JP2710275B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010018504A (ja) * | 2008-07-14 | 2010-01-28 | Japan Atomic Energy Agency | Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法 |
| JP4681084B1 (ja) * | 2010-02-23 | 2011-05-11 | 株式会社テオス | Ｃｖｄ処理方法およびその方法を使用するｃｖｄ装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060014803A (ko) * | 2004-08-12 | 2006-02-16 | 삼성전자주식회사 | 금속 흡착법을 이용한 고체 결정 표면의 형태 제어 방법 |
| US8465799B2 (en) * | 2008-09-18 | 2013-06-18 | International Business Machines Corporation | Method for preparation of flat step-free silicon carbide surfaces |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0564915B1 (en) * | 1992-03-26 | 2001-10-04 | Canon Kabushiki Kaisha | Methods for growing compound semiconductor layers |
-
1995
- 1995-09-28 JP JP7250270A patent/JP2710275B2/ja not_active Expired - Lifetime
-
1996
- 1996-08-23 US US08/702,036 patent/US5840117A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010018504A (ja) * | 2008-07-14 | 2010-01-28 | Japan Atomic Energy Agency | Ｓｉ（１１０）表面の一次元ナノ構造及びその製造方法 |
| JP4681084B1 (ja) * | 2010-02-23 | 2011-05-11 | 株式会社テオス | Ｃｖｄ処理方法およびその方法を使用するｃｖｄ装置 |
| WO2011104740A1 (ja) * | 2010-02-23 | 2011-09-01 | 株式会社テオス | Ｃｖｄ処理方法およびその方法を使用するｃｖｄ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2710275B2 (ja) | 1998-02-10 |
| US5840117A (en) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227339A (en) | Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate | |
| JPH01185176A (ja) | 静電吸着を用いた処理方法 | |
| JPH0987100A (ja) | 結晶基板の表面平坦化方法 | |
| JPS6378535A (ja) | 半導体装置の製造方法 | |
| JP3570530B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| KR100439364B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| KR20010029456A (ko) | 본딩된 반도체 기판에 대한 평탄화 공정 | |
| JP2535957B2 (ja) | 半導体基板 | |
| JP2541437B2 (ja) | 半導体素子製造用基板及びその半導体素子の製造方法 | |
| JP2003179022A (ja) | 半導体ウェハ反り量の低減方法 | |
| JP3037047B2 (ja) | 半導体製造装置 | |
| JPH0413852B2 (ja) | ||
| JP5103694B2 (ja) | 圧電薄膜の製造方法 | |
| JP2519139B2 (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 | |
| KR20040058477A (ko) | 실리콘 온 절연체 기판의 제조방법 | |
| JP2519138B2 (ja) | Ｓｉ単結晶薄膜の厚さを均一化する方法 | |
| JPS63293813A (ja) | 半導体基板 | |
| JPH06111242A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPS60111411A (ja) | 熱処理方法 | |
| JPH06181193A (ja) | 半導体ウエハの製造方法およびその半導体ウエハを用いた半導体装置 | |
| JPH0483331A (ja) | シリコン結晶表面処理方法 | |
| JP2737141B2 (ja) | 半導体装置およびその製造方法 | |
| JPS627142A (ja) | 半導体装置の製造方法 | |
| JPS6115318A (ja) | Ｓｏｉ結晶形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |