JPH0989941A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH0989941A JPH0989941A JP7239789A JP23978995A JPH0989941A JP H0989941 A JPH0989941 A JP H0989941A JP 7239789 A JP7239789 A JP 7239789A JP 23978995 A JP23978995 A JP 23978995A JP H0989941 A JPH0989941 A JP H0989941A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- operational amplifier
- peak
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 入力信号のピーク値と，ピークホールド値と
の差が小さく，更に入力インピーダンスの大きいピーク
ホールド回路を実現する。 【解決手段】 入力信号を容量１２，抵抗３で直流分を
除去し演算増幅器６の非反転入力端子に入力する。演算
増幅器６の出力でＭＯＳＴｒ７のゲート電極を制御し
て，ホールド用容量１１を充電する。ホールド用容量１
１に充電されている電圧は，抵抗５，４で分圧して演算
増幅器６の反転入力端子に帰還している。演算増幅器６
とＭＯＳＴｒ７と抵抗５，４による帰還で入力信号のピ
ーク値と，ピークホールド値との差が小さくなる。又演
算増幅器の非反転入力端子の入力インピーダンスは大き
い。
の差が小さく，更に入力インピーダンスの大きいピーク
ホールド回路を実現する。 【解決手段】 入力信号を容量１２，抵抗３で直流分を
除去し演算増幅器６の非反転入力端子に入力する。演算
増幅器６の出力でＭＯＳＴｒ７のゲート電極を制御し
て，ホールド用容量１１を充電する。ホールド用容量１
１に充電されている電圧は，抵抗５，４で分圧して演算
増幅器６の反転入力端子に帰還している。演算増幅器６
とＭＯＳＴｒ７と抵抗５，４による帰還で入力信号のピ
ーク値と，ピークホールド値との差が小さくなる。又演
算増幅器の非反転入力端子の入力インピーダンスは大き
い。
Description
【０００１】
【発明の属する技術分野】本発明は，入力信号のピーク
値をホールドして出力とする電気回路に関する。，更に
詳しくは，該電気回路のＭＯＳ型半導体集積回路化に関
する。
値をホールドして出力とする電気回路に関する。，更に
詳しくは，該電気回路のＭＯＳ型半導体集積回路化に関
する。
【０００２】
【従来の技術】先ず，本発明の背景を明らかにする為
に，従来一般的に用いられるピークホールド回路を図３
に示し説明する。図３の回路は，例えば，日本放送協会
編「ＮＨＫテレビ技術教科書（上）」，日本放送出版協
会，１９８９，Ｐ２８９，に検波回路として見られるよ
うに，ダイオード１３の整流特性を利用して，入力信号
のピーク値を容量１１に保持するものである。容量１１
に保持されている電圧よりも，入力信号の方が大きい時
だけ，ダイオード１３が導通し容量１１を充電するの
で，入力信号のピーク値を検出，保持（ホールド）する
ことができる。容量１１に保持された信号は，抵抗１４
を通して放電する。
に，従来一般的に用いられるピークホールド回路を図３
に示し説明する。図３の回路は，例えば，日本放送協会
編「ＮＨＫテレビ技術教科書（上）」，日本放送出版協
会，１９８９，Ｐ２８９，に検波回路として見られるよ
うに，ダイオード１３の整流特性を利用して，入力信号
のピーク値を容量１１に保持するものである。容量１１
に保持されている電圧よりも，入力信号の方が大きい時
だけ，ダイオード１３が導通し容量１１を充電するの
で，入力信号のピーク値を検出，保持（ホールド）する
ことができる。容量１１に保持された信号は，抵抗１４
を通して放電する。
【０００３】
【発明が解決しようとする課題】図３の回路では，ダイ
オード１３の順方向の電圧降下がある為，信号レベルが
小さい時には，入力信号のピーク値と，ホールド値との
差が大きくなる。又容量１１を直接駆動する為，入力イ
ンピーダンスが低い等の課題あるいは，問題点がある。
オード１３の順方向の電圧降下がある為，信号レベルが
小さい時には，入力信号のピーク値と，ホールド値との
差が大きくなる。又容量１１を直接駆動する為，入力イ
ンピーダンスが低い等の課題あるいは，問題点がある。
【０００４】本発明は，微小な入力信号でも，入力のピ
ーク値とホールド値との差が少なく，かつ入力インピー
ダンスが高いピークホールド回路を提供することを目的
とする。
ーク値とホールド値との差が少なく，かつ入力インピー
ダンスが高いピークホールド回路を提供することを目的
とする。
【０００５】
【課題を解決する為の手段】上述した従来の技術の課題
を解決し，本発明の目的を達成するため，本発明におい
ては以下に説明する手段を講じた。入力信号をホールド
する容量の充電を，容量と電源間に挿入したＮチャンネ
ルＭＯＳトランジスタ（以下ＮＭＯＳＴｒ）にて行うこ
ととした。更にホールドした電圧と，入力信号との差を
演算増幅器により増幅して，前記ＮＭＯＳＴｒのゲート
電極を，制御することにより，入力信号と，ピークホー
ルド値との差の低減を計った。
を解決し，本発明の目的を達成するため，本発明におい
ては以下に説明する手段を講じた。入力信号をホールド
する容量の充電を，容量と電源間に挿入したＮチャンネ
ルＭＯＳトランジスタ（以下ＮＭＯＳＴｒ）にて行うこ
ととした。更にホールドした電圧と，入力信号との差を
演算増幅器により増幅して，前記ＮＭＯＳＴｒのゲート
電極を，制御することにより，入力信号と，ピークホー
ルド値との差の低減を計った。
【０００６】又，入力は，演算増幅器の非反転入力端子
に，容量により直流を除去して加える様にした。本発明
によれば，入力信号と，容量にホールドした信号との差
を，演算増幅器により増幅して，ＮＭＯＳＴｒのゲート
電極に加えている。前記ＮＭＯＳＴｒは，ドレイン電極
が電源に接続され，ソース電極がホールド用の容量の一
端に接続されている。従って，ゲート電極に加わる電圧
の大小により，ホールド用の容量の充電電流が大小する
ように制御している。即ち，ホールド用の容量の充電
は，ホールド用の容量の電圧が，入力信号の電圧と等し
いように制御される為，入力信号の電圧とピークホール
ドされた電圧との差は小さい。
に，容量により直流を除去して加える様にした。本発明
によれば，入力信号と，容量にホールドした信号との差
を，演算増幅器により増幅して，ＮＭＯＳＴｒのゲート
電極に加えている。前記ＮＭＯＳＴｒは，ドレイン電極
が電源に接続され，ソース電極がホールド用の容量の一
端に接続されている。従って，ゲート電極に加わる電圧
の大小により，ホールド用の容量の充電電流が大小する
ように制御している。即ち，ホールド用の容量の充電
は，ホールド用の容量の電圧が，入力信号の電圧と等し
いように制御される為，入力信号の電圧とピークホール
ドされた電圧との差は小さい。
【０００７】又，一般的に，演算増幅器の非反転入力端
子は，入力インピーダンスが高い。本発明では，入力信
号の直流分を容量で除去した後，演算増幅器の非反転入
力端子に加えるようにしている為，入力インピーダンス
は高い。
子は，入力インピーダンスが高い。本発明では，入力信
号の直流分を容量で除去した後，演算増幅器の非反転入
力端子に加えるようにしている為，入力インピーダンス
は高い。
【０００８】
【発明の実施の形態】以下図１を参照して，本発明の好
適な実施例を詳細に説明する。容量１２の一端は，入力
端子１に接続されていて，他端は演算増幅器６の非反転
入力端子と抵抗３の一端に共通に接続されている。ＮＭ
ＯＳＴｒ７のドレイン電極は電源１０に，ゲート電極は
前記演算増幅器６の出力に，ソース電極は出力端子２に
接続されている。容量１１の一端は出力端子１２に共通
に接続されていて，容量１１の他端はグランド電位に接
続されている。ＮＭＯＳＴｒ８のドレイン電極は出力端
子２に共通に接続し，ゲート電極は固定電圧９に接続
し，ソース電極はグランド電位に接続している。
適な実施例を詳細に説明する。容量１２の一端は，入力
端子１に接続されていて，他端は演算増幅器６の非反転
入力端子と抵抗３の一端に共通に接続されている。ＮＭ
ＯＳＴｒ７のドレイン電極は電源１０に，ゲート電極は
前記演算増幅器６の出力に，ソース電極は出力端子２に
接続されている。容量１１の一端は出力端子１２に共通
に接続されていて，容量１１の他端はグランド電位に接
続されている。ＮＭＯＳＴｒ８のドレイン電極は出力端
子２に共通に接続し，ゲート電極は固定電圧９に接続
し，ソース電極はグランド電位に接続している。
【０００９】抵抗５の一端は，出力端子２に共通に接続
し，他端は演算増幅器６の非反転入力端子と抵抗４の一
端とに共通に接続している。抵抗４の他端はグランド電
位に接続している。図１の各部の動作波形を図２に示し
ている。以下図２を参照しながら，図１の回路の動作を
説明する。入力端子１に，Ｖ１の振幅を持った図２に示
すような波形が入力されたとする。容量１２と抵抗３と
によって，直流分が除去されるので，電位Ａでは，図２
に示すように，０ｖ（グランド電位）を中心に，Ｖ１／
２から−Ｖ１／２まで振れる波形となる。演算増幅器６
は，出力端子２の電圧を抵抗５と抵抗４で分圧した値
を，反転入力端子に帰還し所謂正相増幅回路を形成して
いる。該帰還は，演算増幅器６の反転入力端子と非反転
入力端子の電圧が等しくなる点で安定するので，ゲイン
（増幅率）は，抵抗４，５の抵抗値をＲ４，Ｒ５とする
と，（１＋Ｒ５／Ｒ４）になる。従って出力端子２の電
圧は，演算増幅器６の非反転入力端子の入力電圧が，正
の方向に振れたときには，演算増幅器６の非反転入力端
子の入力電圧のゲイン倍された電圧になる。逆に演算増
幅器６の非反転入力端子の入力電圧が，負の方向に振れ
たときには，演算増幅器６の出力電位Ｂが直ちにグラン
ド電位になり，ＭＯＳＴｒ７はオフするので出力端子２
の電圧は，容量１１に保持される。つまり，出力端子２
のピーク電圧は，演算増幅器６の非反転入力端子の入力
電圧のピーク電圧（Ｖ１／２）のゲイン（１＋Ｒ５／Ｒ
４）倍の電圧になる。
し，他端は演算増幅器６の非反転入力端子と抵抗４の一
端とに共通に接続している。抵抗４の他端はグランド電
位に接続している。図１の各部の動作波形を図２に示し
ている。以下図２を参照しながら，図１の回路の動作を
説明する。入力端子１に，Ｖ１の振幅を持った図２に示
すような波形が入力されたとする。容量１２と抵抗３と
によって，直流分が除去されるので，電位Ａでは，図２
に示すように，０ｖ（グランド電位）を中心に，Ｖ１／
２から−Ｖ１／２まで振れる波形となる。演算増幅器６
は，出力端子２の電圧を抵抗５と抵抗４で分圧した値
を，反転入力端子に帰還し所謂正相増幅回路を形成して
いる。該帰還は，演算増幅器６の反転入力端子と非反転
入力端子の電圧が等しくなる点で安定するので，ゲイン
（増幅率）は，抵抗４，５の抵抗値をＲ４，Ｒ５とする
と，（１＋Ｒ５／Ｒ４）になる。従って出力端子２の電
圧は，演算増幅器６の非反転入力端子の入力電圧が，正
の方向に振れたときには，演算増幅器６の非反転入力端
子の入力電圧のゲイン倍された電圧になる。逆に演算増
幅器６の非反転入力端子の入力電圧が，負の方向に振れ
たときには，演算増幅器６の出力電位Ｂが直ちにグラン
ド電位になり，ＭＯＳＴｒ７はオフするので出力端子２
の電圧は，容量１１に保持される。つまり，出力端子２
のピーク電圧は，演算増幅器６の非反転入力端子の入力
電圧のピーク電圧（Ｖ１／２）のゲイン（１＋Ｒ５／Ｒ
４）倍の電圧になる。
【００１０】演算増幅器６の出力の電圧，電位Ｂは，図
２のように，Ｖ２の振幅まで振れる。電位Ｂは出力端子
２の電圧よりもＮＭＯＳＴｒ７の所謂閾値電圧（以下Ｖ
ｔｈ）分，高くなっている。出力端子２のピーク電圧を
Ｖ２で表わすと，Ｖ２−Ｖｔｈとなる。
２のように，Ｖ２の振幅まで振れる。電位Ｂは出力端子
２の電圧よりもＮＭＯＳＴｒ７の所謂閾値電圧（以下Ｖ
ｔｈ）分，高くなっている。出力端子２のピーク電圧を
Ｖ２で表わすと，Ｖ２−Ｖｔｈとなる。
【００１１】容量１１の充電は，上述した原理に従い，
入力信号のピーク値をゲイン倍する電圧まで行なわれ
る。一方，容量１１の放電は，入力信号とは無関係に，
ＮＭＯＳＴｒ８に流れるドレイン電流によって行なわれ
ている。ＮＭＯＳＴｒ８は，ゲート・ソース電極間に一
定電圧９が印加されているので，ドレイン・ソース電極
間の電圧にはよらず，ほぼ一定のドレイン電流が流れ
る。該ドレイン電流をＩｄ，容量１１の容量値をＣ１１
とすると，放電によりホールドしていた電圧が減少する
率は，Ｉｄ／Ｃ１１（ｖｏｌｔ／ｓｅｃ）と一定なの
で，出力端子２の波形は，図２に示したように，ピーク
から直線的に減少する。
入力信号のピーク値をゲイン倍する電圧まで行なわれ
る。一方，容量１１の放電は，入力信号とは無関係に，
ＮＭＯＳＴｒ８に流れるドレイン電流によって行なわれ
ている。ＮＭＯＳＴｒ８は，ゲート・ソース電極間に一
定電圧９が印加されているので，ドレイン・ソース電極
間の電圧にはよらず，ほぼ一定のドレイン電流が流れ
る。該ドレイン電流をＩｄ，容量１１の容量値をＣ１１
とすると，放電によりホールドしていた電圧が減少する
率は，Ｉｄ／Ｃ１１（ｖｏｌｔ／ｓｅｃ）と一定なの
で，出力端子２の波形は，図２に示したように，ピーク
から直線的に減少する。
【００１２】図４には，本発明のピークホールド回路
を，所謂検波回路として実施した例を示す。図４はリモ
コン信号受信回路の一例を示している。数１０ｋＨｚの
発光周期をもつ赤外光１５はフォトダイオード等の光電
変換素子１６により電気信号に変換され，入力端子２６
を通して，リモコン受信回路２１に入力される。リモコ
ン受信回路２１では，数１０ｋＨｚの発光周期を持つ赤
外光が，入射しているか，全く入射していないかを検出
する。一般に入力端子２６の信号レベルは最少５０μＶ
と微小である。リモコン受信回路２１の内部では，入力
信号を低雑音増幅器２０で増幅し，次にリミッタ２２
で，振幅を一定値に制限し，前記発光周期に同調したバ
ンドパスフィルタ２３で信号成分のみを取り出し，本発
明のピークホールド回路を使用した検波回路２４で検波
を行い，検波後の直流レベルを一定の閾値と比較してＨ
ｉｇｈ又はＬｏｗレベルを出力する比較回路２５を通
し，出力端子２７に出力する。
を，所謂検波回路として実施した例を示す。図４はリモ
コン信号受信回路の一例を示している。数１０ｋＨｚの
発光周期をもつ赤外光１５はフォトダイオード等の光電
変換素子１６により電気信号に変換され，入力端子２６
を通して，リモコン受信回路２１に入力される。リモコ
ン受信回路２１では，数１０ｋＨｚの発光周期を持つ赤
外光が，入射しているか，全く入射していないかを検出
する。一般に入力端子２６の信号レベルは最少５０μＶ
と微小である。リモコン受信回路２１の内部では，入力
信号を低雑音増幅器２０で増幅し，次にリミッタ２２
で，振幅を一定値に制限し，前記発光周期に同調したバ
ンドパスフィルタ２３で信号成分のみを取り出し，本発
明のピークホールド回路を使用した検波回路２４で検波
を行い，検波後の直流レベルを一定の閾値と比較してＨ
ｉｇｈ又はＬｏｗレベルを出力する比較回路２５を通
し，出力端子２７に出力する。
【００１３】太陽光下のような直流的な入力光が有る場
合には，直流レベル設定回路１７が作動し入力端子２６
の直流レベルの変動をおさえている。バンドパスフィル
タ２３の共振周波数は，赤外光の発光周期に同調してい
て，狭い帯域の周波数しか通さないので，バンドパスフ
ィルタ２３の出力波形は，ほぼ正弦波になる。該正弦波
が，検波回路２４の入力波形となる。即ち，図２の入力
の波形のようになる。検波回路２４の出力波形は，図２
の出力と同様に，正弦波入力がある期間はピーク値が保
持されて，無い期間はグランド電位に近づく波形とな
る。図２の出力を一定の閾値，例えば点線で示した（Ｖ
２−Ｖｔｈ）／２等の閾値で比較回路２５で比較すれ
ば，入力の赤外光の有無を検出できる。
合には，直流レベル設定回路１７が作動し入力端子２６
の直流レベルの変動をおさえている。バンドパスフィル
タ２３の共振周波数は，赤外光の発光周期に同調してい
て，狭い帯域の周波数しか通さないので，バンドパスフ
ィルタ２３の出力波形は，ほぼ正弦波になる。該正弦波
が，検波回路２４の入力波形となる。即ち，図２の入力
の波形のようになる。検波回路２４の出力波形は，図２
の出力と同様に，正弦波入力がある期間はピーク値が保
持されて，無い期間はグランド電位に近づく波形とな
る。図２の出力を一定の閾値，例えば点線で示した（Ｖ
２−Ｖｔｈ）／２等の閾値で比較回路２５で比較すれ
ば，入力の赤外光の有無を検出できる。
【００１４】本発明によるピークホールド回路は，特に
ゲインを抵抗比の設定により変えることが出来るので，
信号レベルが比較的小さく，初段の低雑音増幅器２０だ
けではゲインが不足する可能性のあるリモコン受信回路
２１には最適である。
ゲインを抵抗比の設定により変えることが出来るので，
信号レベルが比較的小さく，初段の低雑音増幅器２０だ
けではゲインが不足する可能性のあるリモコン受信回路
２１には最適である。
【００１５】
【発明の効果】以上説明したように，本発明によれば，
演算増幅器とピークホールド用の容量を充電するＭＯＳ
Ｔｒと抵抗とで負帰還をかけているので，入力信号のピ
ーク値とピークホールド値の差が小さい。また演算増幅
器の非反転入力端子に信号を入力しているので，演算増
幅器の大きな入力インピーダンスを利用できる。
演算増幅器とピークホールド用の容量を充電するＭＯＳ
Ｔｒと抵抗とで負帰還をかけているので，入力信号のピ
ーク値とピークホールド値の差が小さい。また演算増幅
器の非反転入力端子に信号を入力しているので，演算増
幅器の大きな入力インピーダンスを利用できる。
【図１】本発明の実施例を示す回路図。
【図２】図１の各部の動作波形を示すタイミングチャー
ト。
ト。
【図３】従来の技術を示す回路図。
【図４】本発明の応用例を示す回路図。
１ 入力端子 ２ 出力端子 ３，４，５，１４ 抵抗 ６ 演算増幅器 ７，８ ＮチャンネルＭＯＳトランジスタ ９ 定電圧源 １０ 電源 １１，１２ 容量 １３ ダイオード １５ 赤外光 １６ 光電変換素子 １７ 直流レベル設定回路 ２０ 低雑音増幅器 ２１ リモコン受信回路 ２２ リミッタ ２３ バンドパスフィルタ ２４ 検波回路 ２５ 比較回路 ２６ リモコン受信回路の入力端子 ２７ リモコン受信回路の出力端子
Claims (1)
- 【請求項１】非反転入力端子と反転入力端子の差を増幅
して出力する増幅回路と，入力端子と前記増幅回路の非
反転入力端子との間に配した第１の容量と，前記増幅回
路の非反転入力端子とグランド電位との間に配した第１
の抵抗と，前記増幅回路の反転入力端子とグランド電位
との間に配した第２の抵抗と，ドレイン電極が電源端子
にゲート電極が前記増幅回路の出力にソース電極が出力
端子に接続された第１のＭＯＳトランジスタと，出力端
子と前記増幅回路の反転入力端子の間に配した第３の抵
抗と，出力端子とグランド電位の間に配した第２の容量
と，ドレイン電極が出力端子にゲート電極が固定電位に
ソース電極がグランド電位に接続された第２のＭＯＳト
ランジスタとで構成されたピークホールド回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239789A JPH0989941A (ja) | 1995-09-19 | 1995-09-19 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7239789A JPH0989941A (ja) | 1995-09-19 | 1995-09-19 | ピークホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0989941A true JPH0989941A (ja) | 1997-04-04 |
Family
ID=17049909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7239789A Pending JPH0989941A (ja) | 1995-09-19 | 1995-09-19 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0989941A (ja) |
-
1995
- 1995-09-19 JP JP7239789A patent/JPH0989941A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6476673B2 (en) | Class D audio amplifier | |
| US7425864B2 (en) | Recovery from clipping events in a class D amplifier | |
| JPH0785525B2 (ja) | パルス幅変調増幅回路 | |
| US6563376B2 (en) | Mute circuit and digital audio amplifier circuit | |
| US6417725B1 (en) | High speed reference buffer | |
| KR970013821A (ko) | 고이득 증폭 회로(high-gain amplifier circuit) | |
| US6396334B1 (en) | Charge pump for reference voltages in analog to digital converter | |
| JP2009060466A (ja) | Ｄ級増幅装置 | |
| US6420930B1 (en) | Class D audio amplifier | |
| US6400214B1 (en) | Switched capacitor filter for reference voltages in analog to digital converter | |
| US20060109049A1 (en) | Low noise audio amplifier | |
| EP1184973A1 (en) | Power amplification equipment | |
| JPH06303049A (ja) | Ｐｗｍ増幅器 | |
| JP3534209B2 (ja) | 受光回路 | |
| JP3908508B2 (ja) | 自動利得制御回路 | |
| JPH0989941A (ja) | ピークホールド回路 | |
| US5497201A (en) | Sync chip clamping/sync separator circuit | |
| JPH11284444A (ja) | プリアンプ回路およびプリアンプ方法 | |
| JPH0671181B2 (ja) | Ａｇｃ回路 | |
| JP3263000B2 (ja) | リミッタ回路 | |
| JPH07303051A (ja) | 受信機装置 | |
| US20250300611A1 (en) | Peak current measurement of class-d amplifier driver utilizing charge accumulation | |
| US9065398B2 (en) | Amplifying circuit capable of suppressing spikes of an audio signal | |
| JP3008093B2 (ja) | リミッタ回路 | |
| JPH0983280A (ja) | リミッタ回路 |