JPH099168A - 画像表示用同期信号変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 画像表示用の同期信号の位相を変化させるこ
とにより、画像の表示位置を補正できるようにする。 【構成】 インタレ−ス判定回路７は水平および垂直同
期信号に基づいて、表示形式がインタレ−スとノンイン
タレ−スのいずれであるかを判定する。セレクタ回路１
０はこの判定結果に応じて、インタレ−ス時はＰＬＬ回
路８が生成した信号２fHを、ノンインタレ−ス時は水平
同期信号をカウンタ回路９，１１に供給し、各カウンタ
回路は供給された信号を垂直同期信号に同期してカウン
トする。カウンタ回路１１は位相設定回路１３の設定値
に応じてカウントを行い、位相の調整された垂直同期信
号を生成する。モノマルチ回路１５は、入力された水平
同期信号に同期して、可変抵抗１６の操作量に応じた幅
の基準信号を生成し、モノマルチ回路１７が基準信号の
幅だけの位相を持った水平同期信号を生成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像表示用の同期信号
を変換する回路に関し、特に、多管式のディスプレイに
おいて表示画像のセンタリングを可能にする画像表示用
同期信号変換回路に関するものである。

【０００２】

【従来の技術】業務用のゲーム機には、臨場感を上げる
ために、多管式のリアプロジェクション方式のディスプ
レイを用いて大画面にグラフィック表示を行うものがあ
る。この種のゲーム機は、表示部と画像処理制御部を持
ち、画像処理制御部を交換することにより、ゲームの種
類を替えることができるようになっている。この画像処
理制御部では、画像表示用の垂直同期信号と水平同期信
号が多重された複合同期信号が生成され、同時に、ゲー
ム中に表示される画像を表す画像信号が複合同期信号に
同期して生成される。表示部では、画像信号の表す画像
が複合同期信号に同期して多管式のディスプレイに表示
される。

【０００３】

【発明が解決しようとする課題】ところで、ゲーム機に
利用される複合同期信号には標準的な規格がないため、
ゲーム機の機種等により、複合同期信号の形式が異なる
場合がある。例えば、画像の表示方式としては、インタ
ーレース方式とノンインターレース方式の２種類があ
り、インターレースとノンインターレースとでは、使用
される水平同期信号の周波数や位相が異なる。

【０００４】また、各同期信号の同期パルスが立ってか
ら、画像信号の出力が開始されるまでの間隔（バックポ
ーチの長さ）にも、ばらつきがある。このため、画像処
理制御部を交換した場合には、各同期信号と画像信号間
の位相が変化することにより、画像信号が表す画像が表
示部の画面の中央に表示されない、いわゆる画面欠けが
生じることがある。

【０００５】ブラウン管のように１管式のものでは、画
像の表示位置の補正はラスターの位置の修正により容易
に行うことができる。しかし、多管式のディスプレイで
は、１管式のものと同様に調整を行うと、コンバーゼン
スがずれ、表示画像に歪み等が生じてしまう。

【０００６】そこで、本発明は、画像表示用の同期信号
の位相を変化させることにより、画像の表示位置を補正
することができる画像表示用同期信号変換装置を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
め、本発明は、入力した水平同期信号と垂直同期信号
を、位相の制御された水平同期信号と垂直同期信号に変
換する画像表示用同期信号変換回路であって、前記入力
した水平同期信号の２倍の周波数の信号を生成する位相
同期ループ回路と、前記入力した水平同期信号と垂直同
期信号間の位相差の変動に基づいて、表示形式がインタ
ーレースとノンインターレースのいずれであるかを判定
するインターレース判定回路と、供給されるクロック信
号をカウントし、当該カウント値が第１のカウント値に
達した場合に第１のパルス信号を出力し、かつ、第２の
カウント値に達した場合に第２のパルス信号を出力する
カウンタ回路と、前記インターレース判定回路がインタ
ーレースと判定した場合に、前記位相同期ループ回路の
生成した信号をクロック信号として前記カウンタ回路に
供給すると共に、前記変換した垂直同期信号として前記
第２のパルス信号を出力し、かつ、前記インターレース
判定回路がノンインターレースと判定した場合に、前記
水平同期信号をクロック信号として前記カウンタ回路に
供給すると共に、前記変換した垂直同期信号として前記
第１のパルス信号を出力するセレクタ回路とから構成さ
れる垂直同期信号位相調整回路を有する。

【０００８】また、上記の垂直同期信号位相調整回路
に、前記カウンタ回路のカウント値を設定する位相設定
回路を備え、前記カウント値を任意の値に変更できるよ
うにした。

【０００９】また、本発明は、入力した水平同期信号と
垂直同期信号を、位相の制御された水平同期信号と垂直
同期信号に変換する画像表示用同期信号変換回路であっ
て、入力した水平同期信号に同期して、所定の信号幅を
持った基準信号を生成する第１のモノマルチ回路と、前
記基準信号の信号幅に応じた位相と所定の信号幅とを持
った信号を生成し、生成した信号を前記変換した水平同
期信号として出力する第２のモノマルチ回路とから構成
される水平同期信号位相調整回路を有する。

【００１０】さらに、上記の水平同期信号位相調整回路
に、第１のモノマルチ回路に接続される可変抵抗器を備
え、当該可変抵抗器の操作により基準信号の位相を任意
に変更できるようにした。

【００１１】なお、本発明と関連するものとしては、イ
ンターレース判定回路を開示した特開昭６３−３１８８
７９号公報や、画像の表示位置を垂直方向に調整する回
路を開示した特開平４−３５３６６号公報等が挙げられ
る。

【００１２】

【作用】本発明では、同期信号の位相を制御することに
より画像の表示位置を補正するようにしている。このた
め、コンバーゼンスのずれ等を生じることなしに画像の
センタリングを行うことができる。

【００１３】また、同期信号の位相量を任意に変更でき
るようにしているため、供給される同期信号の位相の変
化に対し容易に対応できる。

【００１４】

【実施例】以下で、本発明の一実施例に係る画像用同期
信号変換回路の説明を行う。図１は、本実施例の構成要
素の１つであるインターレース判定回路の構成を示す図
であり、図２は、インターレース判定回路の動作波形を
示す図である。図１において、端子Ａには垂直同期信
号、端子Ｃには後述するＰＬＬで生成した、水平同期信
号の２倍の周波数を有する信号２fH 、端子Ｂには信号
２fH を２分周することにより得られた信号fHがそれぞ
れ供給される。Ｄフリップフロップ１は、垂直同期信号
を反転させたものを信号２fHの立ち上がりエッジでラッ
チし、ラッチ結果を信号Ｄとして出力する。インターレ
ースの場合、垂直同期信号と水平同期信号間の位相は、
奇数フィールドと偶数フィールドとでは異なるため、こ
の場合には、信号Ｄと水平同期信号間の位相もフィール
ド毎に異なるようになる。Ｄフリップフロップ２は、信
号Ｄの立ち上がりエッジで信号fHをラッチし、その結果
を信号Ｅとして出力する。この信号Ｅは、供給される画
像信号が奇数フィールドと偶数フィールドのいずれに対
応するものであるか（フィールド判定結果）を示す。保
持回路３は、端子Ａから供給される垂直同期信号の立ち
下がりエッジで信号Ｅをラッチし、１フィールド前のフ
ィールド判別結果を示す信号Ｆを出力する。一致不一致
回路６は、フィールド判別回路４の出力信号Ｅと保持回
路３の出力信号Ｆを比較し、信号Ａの立ち上がりエッジ
において両者の不一致が検出された場合には“Ｈ”レベ
ルの信号Ｈを出力し、他の場合には“Ｌ”レベルの信号
Ｈを出力する。すなわち、信号Ｈは、表示形式がインタ
ーレースの場合には“Ｈ”レベルとなり、ノンインター
レースの場合には“Ｌ”レベルとなる。

【００１５】このインターレース判定回路により、垂直
同期信号および水平同期信号から、表示形式がインター
レースとノンインターレースのいずれであるかを自動的
に判定することができる。

【００１６】図３は本発明の一実施例に係る画像表示用
同期信号変換回路の構成を示すブロック図であり、図４
はこの変換回路における各部の波形を示した図である。
画像用同期信号変換回路は、垂直同期信号位相調整回路
１４と、水平同期信号位相調整回路１８とから構成され
る。

【００１７】図３において、入力端子Ｊには、図示しな
い同期分離回路で複合同期信号から分離された垂直同期
信号が印可される。入力端子Ｉには、同じく複合同期信
号から分離され、垂直同期期間の等価信号の除去された
水平同期信号が印加される。ＰＬＬ回路８は水平同期信
号を入力し、その信号の２倍の周波数を有する信号２fH
を生成する。また、ＰＬＬ回路８は、信号２fHを２分周
した信号fHを出力する。インターレース判定回路７は、
図１および図２で説明したものであり、信号fH、信号２
fH、および垂直同期信号を入力し、表示形式がインタレ
ースの時に“Ｈ”レベルとなり、ノンインターレースの
時に“Ｌ”レベルとなる信号Ｈを出力する。

【００１８】カウンタ回路９は、垂直同期信号に対して
特定量の位相を持った基準信号を生成する回路であり、
直列に接続された１６進カウンタＩＣ９ａ，９ｂ，９ｃ
から構成される。各カウンタＩＣは、カウント対象のク
ロックを入力する端子ＣＫと、クロックをカウントする
期間を入力する端子ＬＤと、設定されたカウント数を入
力する端子Ａ〜Ｄと、カウント結果を出力する端子ＲＣ
とを有し、設定されたカウント数だけのクロックをカウ
ント期間中にカウントした時点で、端子ＲＣからパルス
を出力する。ここで、各カウンタＩＣのＬＤ端子には、
表示形式に関わらず常に垂直同期信号が入力されるよう
になっている。また、各カウンタＩＣの端子Ａ〜Ｄには
固定的に“Ｈ”または“Ｌ”レベルの電圧が供給されて
おり、カウンタＩＣ９ｂはカウンタ回路９に２１９個の
クロックが入力された時点、カウンタＩＣ９ｃはカウン
タ回路９に４７５個のクロックが入力された時点で、そ
れぞれカウント出力を行う。

【００１９】セレクタ回路１０は、インターレース判定
回路７の出力信号Ｈに応じてカウンタ回路９の入出力信
号の切り替えを行うものであり、アナログスイッチによ
り構成される。具体的には、セレクタ回路１０は、カウ
ンタ回路９の各カウンタＩＣの端子ＣＫに対し、インタ
ーレース時は信号２fHを入力し、ノンインターレース時
は端子Ｉからの水平同期信号を入力する。このようにノ
ンインターレースの時には、水平同期信号が直接カウン
タ回路に供給されることから、垂直同期信号の周期が不
規則である等の理由でＰＬＬ回路８の動作が不安定にな
っても、他の回路が誤動作することはない。また、セレ
クタ回路１０は、インターレース時にはカウンタＩＣ９
ｃの出力を、ノンインターレース時にはカウンタＩＣ９
ｂの出力をそれぞれ選択し、選択した出力を信号Ｋとし
てモノマルチ回路１２へ供給する。なお、図３のセレク
タ回路１０の各スイッチはインターレース時の設定を示
している。モノマルチ回路１２は、設定された時定数に
応じて、供給された信号Ｋの立ち上がりから所定の幅Ｔ
１だけ“Ｈ”レベルとなる信号Ｌを出力する。

【００２０】位相設定回路１３は抵抗とスイッチとによ
り構成され、スイッチの設定状態に応じて“Ｈ”または
“Ｌ”レベルの電圧をカウンタ回路１１へ出力する。操
作者は、このスイッチの設定状態を替えることにより、
カウンタ回路１１のカウント値（プリセット値）を変更
することができる。カウンタ回路１１は、位相の調整さ
れた垂直同期信号を生成する回路であり、直列に接続さ
れた１６進カウンタＩＣ１１ａ，１１ｂを有する。これ
らのカウンタＩＣは上述したカウンタ回路９のカウンタ
ＩＣと同じものである。各カウンタＩＣ１１ａ，１１ｂ
の端子ＣＫには、インターレース時には信号２fHが、ノ
ンインターレース時には水平同期信号が入力され、端子
ＬＤには信号Ｌが入力される。また、端子Ａ〜Ｄにはプ
リセット値を示す電圧が供給され、その一部は位相設定
回路１３より供給される。カウンタ回路１１は、信号Ｌ
の立ち上がりエッジからカウントを開始し、プリセット
値の示すカウント数（ここでは、１６クロック）だけク
ロックをカウントした時点でパルス信号を出力する。こ
の出力信号は垂直同期信号として端子Ｍを介して出力さ
れる。なお、本実施例においては、信号Ｌの立ち上がり
からカウント出力がなされるまでの時間Ｔ２（図４参
照）に対して、信号Ｌの幅Ｔ１が十分に長くなるよう
に、モノマルチ回路１２の時定数を設定している。

【００２１】水平同期信号位相調整回路１８は、位相の
調整された水平同期信号を生成するものであり、直列に
接続された２つのモノマルチ回路１５，１７により構成
される。モノマルチ回路１５は、位相の変化量を調整す
るためのもので、端子Ｉから入力される水平同期信号の
立ち下がりエッジから時間Ｔ３だけ“Ｈ”レベルとなる
信号Ｎを出力する。ここで、モノマルチ回路１５には可
変抵抗１６が接続されており、この可変抵抗１６を操作
することにより信号Ｎの幅Ｔ３を調整できるようになっ
ている。ここでは、幅Ｔ３は５０μｓに設定されてい
る。モノマルチ回路１７は、水平同期信号と同じ幅（Ｔ
４）の信号を生成するためのものであり、信号Ｎの立ち
下がりから例えば５μｓだけ“Ｌ”レベルとなる信号を
出力する。この出力信号は、位相の調整された水平同期
信号として端子Ｏを介して出力される。

【００２２】次に、以上の構成を有した画像表示用同期
信号変換回路の動作について説明する。まず、垂直同期
信号位相調整回路１４の動作から説明する。

【００２３】表示形式がインターレースである場合、イ
ンターレース判定回路７は、供給された垂直同期信号と
水平同期信号間の位相から、表示形式がインターレース
であると判定して“Ｈ”レベルの信号Ｈを出力する。こ
の信号Ｈにより、セレクタ１０はインターレースの状態
（図３参照）に設定される。カウンタ回路９は垂直同期
信号が“Ｈ”レベルになると、信号２fHをクロックとし
てカウントアップを開始し、４７５クロックをカウント
した時点で“Ｈ”レベルの基準信号Ｋを出力する。モノ
マルチ回路１２は、基準信号Ｋをトリガとして幅Ｔ１だ
け“Ｈ”レベルとなるタイミング信号Ｌを生成する。カ
ウンタ回路１１は信号Ｌが“Ｈ”レベルとなると、信号
２fHをクロックとしてカウントアップを開始し、信号Ｌ
の立上りから、１６クロックをカウントした時点で
“Ｈ”レベルの垂直同期信号を出力する。こうして、端
子Ｊに入力された垂直同期信号に対して４９１クロック
タイムだけ遅延した垂直同期信号が、端子Ｍを介して出
力される。

【００２４】一方、表示形式がノンインターレースであ
る場合には、インターレース判定回路７は“Ｌ”レベル
の信号Ｈを出力する。この信号Ｈにより、セレクタ１０
の各スイッチは図３に示す接続と逆の接続を行う。これ
によりカウンタ回路９は、水平同期信号をクロックとし
て、２１９クロックをカウントした時点で“Ｈ”レベル
の基準信号Ｋを出力する。こうして、端子Ｊに入力され
た垂直同期信号に対して２３５クロックタイムだけ遅延
した垂直同期信号が、端子Ｍを介して出力される。

【００２５】次に、水平同期信号位相調整回路１８の動
作について説明する。モノマルチ回路１５は端子Ｉより
供給された水平同期信号の立ち下がりエッジから５０μ
ｓの幅で“Ｈ”レベルとなる基準信号Ｎを生成し、モノ
マルチ回路１７は信号Ｎの立ち下がりエッジから幅５μ
ｓだけ“Ｌ”レベルとなる信号を生成する。これによ
り、端子Ｉに入力された水平同期信号に対して５０μｓ
だけ遅れた（すなわち、１３．５μｓ進んだ）水平同期
信号が、端子Ｏを介して出力される。

【００２６】以上で説明したように、本実施例では、垂
直同期信号および水平同期信号の位相を制御することに
より、画像の表示位置を補正するため、表示画像のコン
バーゼンスのずれ等を生じることなく表示画像のセンタ
リングを行うことができる。また、垂直同期信号位相調
整回路１４は、表示形式（インターレース／ノンインタ
ーレース）に応じて、垂直同期信号位相量の調整を行う
ことができる。さらに、画像処理制御部の交換などによ
り、各同期信号の位相が変化した場合にも、位相設定回
路１３および可変抵抗１６の設定を変えることにより、
画像の表示位置を容易に補正することができる。

【００２７】なお、以上で説明した実施例においては、
位相設定回路１３を抵抗とスイッチにより構成したが、
ボリュームとＡＤ変換器により構成してもよい。この場
合、ボリュームがその操作に応じてリニアに変化する電
圧を出力し、その出力電圧をＡＤ変換器でビット電圧に
変換し、変換結果をカウンタ回路１１に供給するように
構成する。こうすることで、垂直同期信号の位相の調整
が、より簡単に行えるようになる。

【００２８】

【発明の効果】本発明によれば、コンバーゼンスのずれ
等を生じることなしに、画像の表示位置を補正できるよ
うになる。

【００２９】また、供給される同期信号の位相の変化に
容易に対応できるようになる。

【図面の簡単な説明】

【図１】 本実施例のインタレ−ス判別回路の構成を示
すブロック図である。

【図２】 図１に示すインタレ−ス判別回路のタイミン
グチャ−トである。

【図３】 本実施例の画像表示用同期信号変換回路の構
成を示すブロック図である。

【図４】 図３に示す画像表示用同期信号変換回路のタ
イミングチャ−トである。

【符号の説明】

１，２，３：Ｄフリップフロップ、４：フィ−ルド判別
回路、６：一致不一致回路、７：インタレ−ス判定回
路、８：ＰＬＬ回路、９，１１：カウンタ回路、９ａ，
９ｂ，９ｃ，１１ａ，１１ｂ：カウンタＩＣ、１０：セ
レクタ回路、１２，１５，１７：モノマルチ回路、１
３：位相設定回路、１６：可変抵抗、１４：垂直同期信
号位相調整回路、１８：水平同期信号位相調整回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】入力した水平同期信号と垂直同期信号を、
   位相の制御された水平同期信号と垂直同期信号に変換す
   る画像表示用同期信号変換回路であって、 前記入力した水平同期信号の２倍の周波数の信号を生成
   する位相同期ループ回路と、 前記入力した水平同期信号と垂直同期信号間の位相差の
   変動に基づいて、表示形式がインターレースとノンイン
   ターレースのいずれであるかを判定するインターレース
   判定回路と、 供給されるクロック信号をカウントし、当該カウント値
   が第１のカウント値に達した場合に第１のパルス信号を
   出力し、かつ、第２のカウント値に達した場合に第２の
   パルス信号を出力するカウンタ回路と、 前記インターレース判定回路がインターレースと判定し
   た場合に、前記位相同期ループ回路の生成した信号をク
   ロック信号として前記カウンタ回路に供給すると共に、
   前記変換した垂直同期信号として前記第２のパルス信号
   を出力し、かつ、前記インターレース判定回路がノンイ
   ンターレースと判定した場合に、前記水平同期信号をク
   ロック信号として前記カウンタ回路に供給すると共に、
   前記変換した垂直同期信号として前記第１のパルス信号
   を出力するセレクタ回路とから構成される垂直同期信号
   位相調整回路を具備することを特徴とする画像表示用同
   期信号変換回路。
2. 【請求項２】請求項１記載の画像表示用同期信号変換回
   路であって、前記カウンタ回路のカウント値を設定する
   位相設定回路を有し、前記カウント値が任意の値に変更
   可能であることを特徴とする画像表示用同期信号変換回
   路。
3. 【請求項３】請求項１記載の画像表示用同期信号変換回
   路であって、 前記変換した水平同期信号の位相量を任意に変更可能な
   水平同期信号位相調整回路を有することを特徴とする画
   像表示用同期信号変換回路。
4. 【請求項４】入力した水平同期信号と垂直同期信号を、
   位相の制御された水平同期信号と垂直同期信号に変換す
   る画像表示用同期信号変換回路であって、入力した水平
   同期信号に同期して、所定の信号幅を持った基準信号を
   生成する第１のモノマルチ回路と、前記基準信号の信号
   幅に応じた位相と所定の信号幅とを持った信号を生成
   し、生成した信号を前記変換した水平同期信号として出
   力する第２のモノマルチ回路とから構成される水平同期
   信号位相調整回路を有することを特徴とする画像表示用
   同期信号変換回路。
5. 【請求項５】請求項４記載の画像表示用同期信号変換回
   路であって、前記第１のモノマルチ回路に接続される可
   変抵抗器を有し、当該可変抵抗器の操作により、前記基
   準信号の信号幅が任意に変更可能であることを特徴とす
   る画像表示用同期信号変換回路。
6. 【請求項６】請求項１記載の画像表示用同期信号変換回
   路であって、 入力した水平同期信号に同期して、所定の信号幅を持っ
   た基準信号を生成する第１のモノマルチ回路と、前記基
   準信号の信号幅に応じた位相と所定の信号幅とを持った
   信号を生成し、生成した信号を前記変換した水平同期信
   号として出力する第２のモノマルチ回路とから構成され
   る水平同期信号位相調整回路を有することを特徴とする
   画像表示用同期信号変換回路。
7. 【請求項７】請求項２記載の画像表示用同期信号変換回
   路であって、 入力した水平同期信号に同期して、所定の信号幅を持っ
   た基準信号を生成する第１のモノマルチ回路と、前記基
   準信号の信号幅に応じた位相と所定の信号幅とを持った
   信号を生成し、生成した信号を、変換した水平同期信号
   として出力する第２のモノマルチ回路と、前記第１のモ
   ノマルチ回路に接続される可変抵抗器とから構成される
   水平同期信号位相調整回路を有し、前記可変抵抗器の操
   作により、前記基準信号の信号幅が任意に変更可能であ
   ることを特徴とする画像表示用同期信号変換回路。