JPH05252438A - 映像信号サンプリング制御回路 - Google Patents
映像信号サンプリング制御回路Info
- Publication number
- JPH05252438A JPH05252438A JP27513091A JP27513091A JPH05252438A JP H05252438 A JPH05252438 A JP H05252438A JP 27513091 A JP27513091 A JP 27513091A JP 27513091 A JP27513091 A JP 27513091A JP H05252438 A JPH05252438 A JP H05252438A
- Authority
- JP
- Japan
- Prior art keywords
- supplied
- clock
- division ratio
- converter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 46
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換器へ供給すべきサンプリングクロ
ックの周波数を瞬時に切り換えることが出来るサンプリ
ング制御回路を提供する。 【構成】 サンプリング制御回路は、サンプリングクロ
ックを発生する複数のＰＬＬ回路(６)(７)と、前記複数
のＰＬＬ回路へ夫々分周比データを供給すると共に、非
使用状態のＰＬＬ回路に対して新たな分周比データを設
定するための分周比切換え器(８)(９)と、１つのＰＬＬ
回路の出力をＡ／Ｄ変換器(１)へ供給するためのクロッ
ク切換えスイッチ(５)と、新たに分周比データが設定さ
れたＰＬＬ回路の位相ロック状態を検知して、該ＰＬＬ
回路の出力をＡ／Ｄ変換器(１)へ供給する様に前記スイ
ッチ(５)を切換え制御するクロック切換え器(４)とを具
えている。
ックの周波数を瞬時に切り換えることが出来るサンプリ
ング制御回路を提供する。 【構成】 サンプリング制御回路は、サンプリングクロ
ックを発生する複数のＰＬＬ回路(６)(７)と、前記複数
のＰＬＬ回路へ夫々分周比データを供給すると共に、非
使用状態のＰＬＬ回路に対して新たな分周比データを設
定するための分周比切換え器(８)(９)と、１つのＰＬＬ
回路の出力をＡ／Ｄ変換器(１)へ供給するためのクロッ
ク切換えスイッチ(５)と、新たに分周比データが設定さ
れたＰＬＬ回路の位相ロック状態を検知して、該ＰＬＬ
回路の出力をＡ／Ｄ変換器(１)へ供給する様に前記スイ
ッチ(５)を切換え制御するクロック切換え器(４)とを具
えている。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ映像信号をＡ
／Ｄ変換する際のサンプリング周期を変化させることに
よって、所望の映像処理を行なう映像処理装置に関する
ものである。
／Ｄ変換する際のサンプリング周期を変化させることに
よって、所望の映像処理を行なう映像処理装置に関する
ものである。
【０００２】
【従来の技術】従来、ＣＲＴ等の画像表示装置に映出さ
れる画像の拡大、縮小処理を行なうために、図２に示す
如き映像処理装置が用いられている。該装置は、アナロ
グ映像信号をＡ／Ｄ変換器(１)にてＡ／Ｄ変換する際の
サンンプリング周期を画像拡大率に応じて切り換えるも
のであって、Ａ／Ｄ変換器(１)の出力は映像処理部(２)
にてＤ／Ａ変換を含む必要な信号処理を受けた後、映像
表示部(３)へ供給されて、画面表示される。
れる画像の拡大、縮小処理を行なうために、図２に示す
如き映像処理装置が用いられている。該装置は、アナロ
グ映像信号をＡ／Ｄ変換器(１)にてＡ／Ｄ変換する際の
サンンプリング周期を画像拡大率に応じて切り換えるも
のであって、Ａ／Ｄ変換器(１)の出力は映像処理部(２)
にてＤ／Ａ変換を含む必要な信号処理を受けた後、映像
表示部(３)へ供給されて、画面表示される。
【０００３】例えば画像を２倍に拡大する場合は、Ａ／
Ｄ変換器(１)へ供給すべきサンプリングクロックＳＣの
周波数を標準値の２倍に設定し、画像を１／２に縮小す
る場合は、サンプリングクロックの周波数を標準値の１
／２倍に設定するのである。
Ｄ変換器(１)へ供給すべきサンプリングクロックＳＣの
周波数を標準値の２倍に設定し、画像を１／２に縮小す
る場合は、サンプリングクロックの周波数を標準値の１
／２倍に設定するのである。
【０００４】一般にＡ／Ｄ変換器(１)へ供給すべきサン
プリングクロックＳＣは、図示の如く位相比較器(61)、
ループフィルタ(62)、電圧制御発振器ＶＣＯ(63)、及び
分周器(64)から構成される周知のＰＬＬ(Phase-Locked
Loop)回路(60)によって生成される。ＰＬＬ回路(60)の
位相比較器(61)には、処理すべき映像信号から抽出した
水平同期信号が供給され、これによって水平同期信号の
位相に一致したサンプリングクロックが作成される。
プリングクロックＳＣは、図示の如く位相比較器(61)、
ループフィルタ(62)、電圧制御発振器ＶＣＯ(63)、及び
分周器(64)から構成される周知のＰＬＬ(Phase-Locked
Loop)回路(60)によって生成される。ＰＬＬ回路(60)の
位相比較器(61)には、処理すべき映像信号から抽出した
水平同期信号が供給され、これによって水平同期信号の
位相に一致したサンプリングクロックが作成される。
【０００５】又、ＰＬＬ回路(60)の分周器(64)には、分
周比切換え器(80)から分周比データが供給され、これに
よって分周器(64)の分周比Ｎが規定され、該分周比Ｎと
水平同期周波数fHの積(fH×Ｎ)に一致するサンプリング
クロックが作成されることになる。
周比切換え器(80)から分周比データが供給され、これに
よって分周器(64)の分周比Ｎが規定され、該分周比Ｎと
水平同期周波数fHの積(fH×Ｎ)に一致するサンプリング
クロックが作成されることになる。
【０００６】従って、分周比切換え器(80)に接続した拡
大率設定器(10)によって、分周比の値Ｎを変更すれば、
サンプリングクロックの周波数、即ち画像の拡大率を変
更することが可能となる。
大率設定器(10)によって、分周比の値Ｎを変更すれば、
サンプリングクロックの周波数、即ち画像の拡大率を変
更することが可能となる。
【０００７】尚、映像信号の垂直帰線期間内にサンプリ
ングクロックの周波数を切り換えるべく、分周比切換え
器(80)には垂直同期信号が供給され、これによって分周
比切換えのタイミングを垂直同期信号に一致させてい
る。
ングクロックの周波数を切り換えるべく、分周比切換え
器(80)には垂直同期信号が供給され、これによって分周
比切換えのタイミングを垂直同期信号に一致させてい
る。
【０００８】
【発明が解決しようとする課題】しかしながら、図２に
示す従来の装置では、画像の拡大率を大きく変化させた
場合、垂直帰線期間内にＰＬＬ回路(60)の位相ロックが
完了せず、画像が乱れる問題があった。即ち、ＰＬＬ回
路(60)の位相比較器(61)へ入力される水平同期信号パル
スの周波数と分周器(64)の出力パルスの周波数とが大き
く異なった場合、両パルスの周波数と位相とが互いに一
致するまでには長い時間を必要とするから、垂直帰線期
間内にＶＣＯ(63)の出力パルス(サンプリングクロック)
の周波数が安定せず、映像表示期間にサンプリングクロ
ックの周波数が変化することによって、該周波数変化の
発生期間に対応した画像の一部に乱れが生じるのであ
る。
示す従来の装置では、画像の拡大率を大きく変化させた
場合、垂直帰線期間内にＰＬＬ回路(60)の位相ロックが
完了せず、画像が乱れる問題があった。即ち、ＰＬＬ回
路(60)の位相比較器(61)へ入力される水平同期信号パル
スの周波数と分周器(64)の出力パルスの周波数とが大き
く異なった場合、両パルスの周波数と位相とが互いに一
致するまでには長い時間を必要とするから、垂直帰線期
間内にＶＣＯ(63)の出力パルス(サンプリングクロック)
の周波数が安定せず、映像表示期間にサンプリングクロ
ックの周波数が変化することによって、該周波数変化の
発生期間に対応した画像の一部に乱れが生じるのであ
る。
【０００９】本発明の目的は、Ａ／Ｄ変換器へ供給すべ
きサンプリングクロックの周波数を瞬時にして切り換え
ることが出来るサンプリング制御回路を提供することで
ある。
きサンプリングクロックの周波数を瞬時にして切り換え
ることが出来るサンプリング制御回路を提供することで
ある。
【００１０】
【課題を解決する為の手段】本発明に係る映像処理装置
におけるサンプリング制御回路は、処理すべき映像信号
の水平同期信号に位相が一致したサンプリングクロック
を発生する複数のＰＬＬ回路(６)(７)と、前記複数のＰ
ＬＬ回路(６)(７)へ夫々分周比データを供給すると共
に、Ａ／Ｄ変換器(１)へサンプリングクロックを供給し
ていないＰＬＬ回路に対して、分周比データを新たなデ
ータに切換え設定するための分周比設定手段と、前記複
数のＰＬＬ回路(６)(７)の内、１つのＰＬＬ回路の出力
を選択的にＡ／Ｄ変換器(１)へ供給するクロック切換え
手段と、前記分周比設定手段によって分周比データが切
り換えられたＰＬＬ回路の位相ロック状態を検知して、
該ＰＬＬ回路の出力をＡ／Ｄ変換器(１)へ供給する様に
前記クロック切換え手段を切り換える切換え制御手段と
を具えている。
におけるサンプリング制御回路は、処理すべき映像信号
の水平同期信号に位相が一致したサンプリングクロック
を発生する複数のＰＬＬ回路(６)(７)と、前記複数のＰ
ＬＬ回路(６)(７)へ夫々分周比データを供給すると共
に、Ａ／Ｄ変換器(１)へサンプリングクロックを供給し
ていないＰＬＬ回路に対して、分周比データを新たなデ
ータに切換え設定するための分周比設定手段と、前記複
数のＰＬＬ回路(６)(７)の内、１つのＰＬＬ回路の出力
を選択的にＡ／Ｄ変換器(１)へ供給するクロック切換え
手段と、前記分周比設定手段によって分周比データが切
り換えられたＰＬＬ回路の位相ロック状態を検知して、
該ＰＬＬ回路の出力をＡ／Ｄ変換器(１)へ供給する様に
前記クロック切換え手段を切り換える切換え制御手段と
を具えている。
【００１１】
【作用】サンプリングクロックの周波数を切り換える際
には、分周比設定手段の動作によって、複数のＰＬＬ回
路(６)(７)の内、Ａ／Ｄ変換器(１)へサンプリングクロ
ックを供給していないＰＬＬ回路に対して、新たに設定
すべきサンプリングクロックの周波数に応じた分周比デ
ータを供給する。
には、分周比設定手段の動作によって、複数のＰＬＬ回
路(６)(７)の内、Ａ／Ｄ変換器(１)へサンプリングクロ
ックを供給していないＰＬＬ回路に対して、新たに設定
すべきサンプリングクロックの周波数に応じた分周比デ
ータを供給する。
【００１２】該分周比データの供給を受けたＰＬＬ回路
は、一定期間の位相ロック動作を経て、新たな周波数の
サンプリングクロックを発生する。この過程で、切換え
制御手段は、該ＰＬＬ回路の位相ロックの完了を検知
し、該検知に応答して、映像信号の垂直帰線期間内にク
ロック切換え手段を切り換えて、該ＰＬＬ回路の出力
(サンプリングクロック)をＡ／Ｄ変換器(１)へ供給す
る。
は、一定期間の位相ロック動作を経て、新たな周波数の
サンプリングクロックを発生する。この過程で、切換え
制御手段は、該ＰＬＬ回路の位相ロックの完了を検知
し、該検知に応答して、映像信号の垂直帰線期間内にク
ロック切換え手段を切り換えて、該ＰＬＬ回路の出力
(サンプリングクロック)をＡ／Ｄ変換器(１)へ供給す
る。
【００１３】このとき、該サンプリングクロックの周波
数は安定しているから、映像信号の垂直帰線期間内にＡ
／Ｄ変換器(１)のサンプリング周期の切換えは完了する
ことになる。
数は安定しているから、映像信号の垂直帰線期間内にＡ
／Ｄ変換器(１)のサンプリング周期の切換えは完了する
ことになる。
【００１４】
【発明の効果】本発明に係る映像信号サンプリング制御
回路によれば、Ａ／Ｄ変換器のサンプリング周期を切り
換えて、例えば画像を拡大、縮小する場合、画面に現わ
れない垂直帰線期間内に画像処理が完了し、画像が乱れ
ることはない。
回路によれば、Ａ／Ｄ変換器のサンプリング周期を切り
換えて、例えば画像を拡大、縮小する場合、画面に現わ
れない垂直帰線期間内に画像処理が完了し、画像が乱れ
ることはない。
【００１５】
【実施例】以下、図１に基づいて本発明を画像の拡大、
縮小処理に実施した一例を具体的に説明する。尚、図２
に示す従来回路と同一構成部分については、同一符号を
付して重複説明を省略する。
縮小処理に実施した一例を具体的に説明する。尚、図２
に示す従来回路と同一構成部分については、同一符号を
付して重複説明を省略する。
【００１６】サンプリング制御回路は第１及び第２ＰＬ
Ｌ回路(６)(７)を具えている。両ＰＬＬ回路(６)(７)は
従来と同様に、位相比較器(61)(71)、ループフィルタ(6
2)(72)、ＶＣＯ(63)(73)、及び分周器(64)(74)から構成
され、各ＰＬＬ回路(６)(７)の出力ＳＣ１、ＳＣ２はク
ロック切換えスイッチ(５)の各入力端子へ接続されてい
る。
Ｌ回路(６)(７)を具えている。両ＰＬＬ回路(６)(７)は
従来と同様に、位相比較器(61)(71)、ループフィルタ(6
2)(72)、ＶＣＯ(63)(73)、及び分周器(64)(74)から構成
され、各ＰＬＬ回路(６)(７)の出力ＳＣ１、ＳＣ２はク
ロック切換えスイッチ(５)の各入力端子へ接続されてい
る。
【００１７】クロック切換えスイッチ(５)は、クロック
切換え器(４)から送られてくる制御信号によって切換え
制御され、これによって選択された１つのサンプリング
クロックＳＣがＡ／Ｄ変換器(１)へ供給される。
切換え器(４)から送られてくる制御信号によって切換え
制御され、これによって選択された１つのサンプリング
クロックＳＣがＡ／Ｄ変換器(１)へ供給される。
【００１８】クロック切換え器(４)には、映像信号から
抽出した垂直同期信号が供給されると共に、第１及び第
２ＰＬＬ回路(６)(７)の位相比較器(61)(71)からは、各
ＰＬＬ回路の位相ロック状態を表わす位相ロック信号が
供給される。
抽出した垂直同期信号が供給されると共に、第１及び第
２ＰＬＬ回路(６)(７)の位相比較器(61)(71)からは、各
ＰＬＬ回路の位相ロック状態を表わす位相ロック信号が
供給される。
【００１９】又、両ＰＬＬ回路(６)(７)の分周器(64)(7
4)には、夫々分周比切換え器(８)(９)を介して拡大率設
定器(10)が接続されている。拡大率設定器(10)は、画像
の拡大率を設定するものであって、これによって第１及
び第２分周比切換え器(８)(９)へ拡大率データＺ１、Ｚ
２が供給される。各分周比切換え器(８)(９)は、該拡大
率データに応じた分周比データＤ１、Ｄ２を作成し、第
１及び第２ＰＬＬ回路(６)(７)の分周器(64)(74)へ供給
するのである。
4)には、夫々分周比切換え器(８)(９)を介して拡大率設
定器(10)が接続されている。拡大率設定器(10)は、画像
の拡大率を設定するものであって、これによって第１及
び第２分周比切換え器(８)(９)へ拡大率データＺ１、Ｚ
２が供給される。各分周比切換え器(８)(９)は、該拡大
率データに応じた分周比データＤ１、Ｄ２を作成し、第
１及び第２ＰＬＬ回路(６)(７)の分周器(64)(74)へ供給
するのである。
【００２０】上記サンプリング制御回路において、例え
ばクロック切換えスイッチ(５)が第１ＰＬＬ回路(６)側
へ切換えられて、第１ＰＬＬ回路(６)からのサンプリン
グクロックＳＣがＡ／Ｄ変換器(１)へ供給され、ある拡
大率にて画像が映像表示部(３)に表示されている場合、
画像の水平方向の拡大率を変更せんとするときは、拡大
率設定器(10)を操作して、新たな拡大率を設定する。
ばクロック切換えスイッチ(５)が第１ＰＬＬ回路(６)側
へ切換えられて、第１ＰＬＬ回路(６)からのサンプリン
グクロックＳＣがＡ／Ｄ変換器(１)へ供給され、ある拡
大率にて画像が映像表示部(３)に表示されている場合、
画像の水平方向の拡大率を変更せんとするときは、拡大
率設定器(10)を操作して、新たな拡大率を設定する。
【００２１】これによって、拡大率設定器(10)から第２
分周比切換え器(９)へ新たな拡大率データＺ２が供給さ
れ、該第２分周比切換え器(９)によって作成された分周
比データＤ２が第２ＰＬＬ回路(７)の分周器(74)へ供給
され、分周器(74)の分周比が前記新たな拡大率に応じた
値に設定される。
分周比切換え器(９)へ新たな拡大率データＺ２が供給さ
れ、該第２分周比切換え器(９)によって作成された分周
比データＤ２が第２ＰＬＬ回路(７)の分周器(74)へ供給
され、分周器(74)の分周比が前記新たな拡大率に応じた
値に設定される。
【００２２】これに応じて、第２ＰＬＬ回路(７)は、映
像信号から抽出された水平同期信号パルスと分周器(74)
の出力パルスに基づいて、分周器(74)の分周比に応じた
周波数と水平同期信号と同期した位相を有するサンプリ
ングクロックＳＣ２を生成して、ＶＣＯ(73)から出力す
る動作を行なう。
像信号から抽出された水平同期信号パルスと分周器(74)
の出力パルスに基づいて、分周器(74)の分周比に応じた
周波数と水平同期信号と同期した位相を有するサンプリ
ングクロックＳＣ２を生成して、ＶＣＯ(73)から出力す
る動作を行なう。
【００２３】この過程で、第２ＰＬＬ回路(７)が位相ロ
ックすると、これを表わす位相ロック信号が位相比較器
(71)からクロック切換え器(４)へ送られる。クロック切
換え器(４)は、位相ロック信号に基づいて第２ＰＬＬ回
路(７)の位相ロックを検知した後、垂直同期信号と同期
して、クロック切換えスイッチ(５)へ制御信号を送る。
ックすると、これを表わす位相ロック信号が位相比較器
(71)からクロック切換え器(４)へ送られる。クロック切
換え器(４)は、位相ロック信号に基づいて第２ＰＬＬ回
路(７)の位相ロックを検知した後、垂直同期信号と同期
して、クロック切換えスイッチ(５)へ制御信号を送る。
【００２４】これに応じてクロック切換えスイッチ(５)
が第２ＰＬＬ回路(７)側へ切り換わり、第２ＰＬＬ回路
(７)からのサンプリングクロックＳＣがＡ／Ｄ変換器
(１)へ供給されるのである。
が第２ＰＬＬ回路(７)側へ切り換わり、第２ＰＬＬ回路
(７)からのサンプリングクロックＳＣがＡ／Ｄ変換器
(１)へ供給されるのである。
【００２５】その後、画像の拡大率を再度、切り換えた
ときには、拡大率設定器(10)からの新たな拡大率データ
Ｚ１が第１分周比切換え器(８)へ送られて、第１分周比
切換え器(８)が作成する分周比データＤ２に基づいて、
第１ＰＬＬ回路(６)が動作することになる。そして、第
１ＰＬＬ回路(６)が位相ロックした状態で、垂直同期信
号に同期してクロック切換えスイッチ(５)が切り換えら
れ、第１ＰＬＬ回路(６)のサンプリングクロックがＡ／
Ｄ変換器(１)へ供給される。
ときには、拡大率設定器(10)からの新たな拡大率データ
Ｚ１が第１分周比切換え器(８)へ送られて、第１分周比
切換え器(８)が作成する分周比データＤ２に基づいて、
第１ＰＬＬ回路(６)が動作することになる。そして、第
１ＰＬＬ回路(６)が位相ロックした状態で、垂直同期信
号に同期してクロック切換えスイッチ(５)が切り換えら
れ、第１ＰＬＬ回路(６)のサンプリングクロックがＡ／
Ｄ変換器(１)へ供給される。
【００２６】上述の如く、画像の拡大率を変更する際に
は、２つのＰＬＬ回路(６)(７)の内、非使用状態のＰＬ
Ｌ回路を利用して、新たなサンプリングクロック生成動
作が開始され、該ＰＬＬ回路が位相ロックした時点で初
めてサンプリングクロックが切り換えられ、常に安定し
たサンプリングクロックによってＡ／Ｄ変換が行なわれ
るから、画像に乱れが生じることはない。
は、２つのＰＬＬ回路(６)(７)の内、非使用状態のＰＬ
Ｌ回路を利用して、新たなサンプリングクロック生成動
作が開始され、該ＰＬＬ回路が位相ロックした時点で初
めてサンプリングクロックが切り換えられ、常に安定し
たサンプリングクロックによってＡ／Ｄ変換が行なわれ
るから、画像に乱れが生じることはない。
【００２７】尚、上記実施例では、水平方向の画像の拡
大、縮小について述べたが、映像処理部(２)の周知の回
路構成によって、垂直方向の拡大、縮小処理も同時に行
なうことが可能である。
大、縮小について述べたが、映像処理部(２)の周知の回
路構成によって、垂直方向の拡大、縮小処理も同時に行
なうことが可能である。
【００２８】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
【００２９】例えば、本発明は、画像の拡大、縮小処理
のみならず、例えば異なるフォーマットを有する複数種
類の映像信号を切換え画像表示する場合に、映像信号毎
にサンプリング周期を切り換えるための制御回路にも応
用可能である。
のみならず、例えば異なるフォーマットを有する複数種
類の映像信号を切換え画像表示する場合に、映像信号毎
にサンプリング周期を切り換えるための制御回路にも応
用可能である。
【図面の簡単な説明】
【図１】本発明に係るサンプリング制御回路を示すブロ
ック図である。
ック図である。
【図２】従来のサンプリング制御回路を示すブロック図
である。
である。
(１) Ａ／Ｄ変換器 (４) クロック切換え器 (５) クロック切換えスイッチ (６) 第１ＰＬＬ回路 (７) 第２ＰＬＬ回路 (８) 第１分周比切換え器 (９) 第２分周比切換え器 (10) 拡大率設定器
【手続補正書】
【提出日】平成４年１０月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】従来、ＣＲＴ等の画像表示装置に映出さ
れる画像の拡大、縮小処理を行なう１手法として、図２
に示す如き映像処理装置が用いられている。該装置は、
アナログ映像信号をＡ／Ｄ変換器(１)にてＡ／Ｄ変換す
る際のサンプリング周期を画像拡大率に応じて切り換え
るものであって、Ａ／Ｄ変換器(１)の出力は映像処理部
(２)にてＤ／Ａ変換を含む必要な信号処理を受けた後、
映像表示部(３)へ供給されて、画像表示される。
れる画像の拡大、縮小処理を行なう１手法として、図２
に示す如き映像処理装置が用いられている。該装置は、
アナログ映像信号をＡ／Ｄ変換器(１)にてＡ／Ｄ変換す
る際のサンプリング周期を画像拡大率に応じて切り換え
るものであって、Ａ／Ｄ変換器(１)の出力は映像処理部
(２)にてＤ／Ａ変換を含む必要な信号処理を受けた後、
映像表示部(３)へ供給されて、画像表示される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 11/04 Ｄ 9187−5Ｃ (72)発明者 山田 晃弘 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内
Claims (1)
- 【請求項１】 アナログ映像信号をＡ／Ｄ変換器(１)に
入力してデジタル映像信号に変換し、該Ａ／Ｄ変換の際
のサンプリング周期を変化させることによって、所望の
映像処理を行なう映像処理装置に於いて、 処理すべき映像信号の水平同期信号に位相が一致したサ
ンプリングクロックを発生する複数のＰＬＬ回路(６)
(７)と、 前記複数のＰＬＬ回路(６)(７)へ夫々分周比データを供
給すると共に、Ａ／Ｄ変換器(１)へサンプリングクロッ
クを供給していないＰＬＬ回路に対して、分周比データ
を新たなデータに切換え設定するための分周比設定手段
と、 前記複数のＰＬＬ回路(６)(７)の内、１つのＰＬＬ回路
の出力を選択的にＡ／Ｄ変換器(１)へ供給するクロック
切換え手段と、 前記分周比設定手段によって分周比データが切り換えら
れたＰＬＬ回路の位相ロック状態を検知して、該ＰＬＬ
回路の出力をＡ／Ｄ変換器(１)へ供給する様に前記クロ
ック切換え手段を切り換える切換え制御手段とを具えた
ことを特徴とする映像信号サンプリング制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27513091A JPH05252438A (ja) | 1991-10-23 | 1991-10-23 | 映像信号サンプリング制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27513091A JPH05252438A (ja) | 1991-10-23 | 1991-10-23 | 映像信号サンプリング制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05252438A true JPH05252438A (ja) | 1993-09-28 |
Family
ID=17551120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27513091A Withdrawn JPH05252438A (ja) | 1991-10-23 | 1991-10-23 | 映像信号サンプリング制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05252438A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05227024A (ja) * | 1992-02-12 | 1993-09-03 | Sony Tektronix Corp | Ｐｌｌ発振装置 |
| JP2012147153A (ja) * | 2011-01-11 | 2012-08-02 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
-
1991
- 1991-10-23 JP JP27513091A patent/JPH05252438A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05227024A (ja) * | 1992-02-12 | 1993-09-03 | Sony Tektronix Corp | Ｐｌｌ発振装置 |
| JP2012147153A (ja) * | 2011-01-11 | 2012-08-02 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08116470A (ja) | 映像信号取り込み装置 | |
| JP3357028B2 (ja) | デジタル映像機器のためのクロック供給装置 | |
| JPH07184137A (ja) | テレビジョン受像装置 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| US4468687A (en) | Television synchronizing signal reproducing apparatus | |
| US5315387A (en) | Horizontal synchronization circuit | |
| EP0358275B1 (en) | Pseudo line locked write clock for picture-in-picture video applications | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| US5534939A (en) | Digital video clock generation system | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| KR930000979B1 (ko) | 디지탈 텔레비젼 수상기의 메인클럭 발생회로 | |
| JP3117046B2 (ja) | Ｐｌｌ回路 | |
| JP2877683B2 (ja) | ビデオカメラの外部同期方法 | |
| KR100907100B1 (ko) | 영상 수평 동기신호에 대한 도트 클록신호 발생장치 | |
| KR970011589B1 (ko) | 동기신호 발생장치 | |
| JPH099168A (ja) | 画像表示用同期信号変換回路 | |
| JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JPH10290378A (ja) | クロック発生装置 | |
| GB2309841A (en) | HSYNC pulse synchronisation to local clock without a PLL | |
| JPH04360194A (ja) | 表示メモリ制御装置 | |
| JPH06268887A (ja) | 外部同期装置 | |
| JPH05207395A (ja) | 映像表示装置 | |
| JPH08336061A (ja) | Ｐｌｌ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |