JPH0992769A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0992769A JPH0992769A JP7244205A JP24420595A JPH0992769A JP H0992769 A JPH0992769 A JP H0992769A JP 7244205 A JP7244205 A JP 7244205A JP 24420595 A JP24420595 A JP 24420595A JP H0992769 A JPH0992769 A JP H0992769A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- semiconductor device
- leads
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】取扱いが容易で、多段構造化に対応させる。
【解決手段】リード４はインナリード１０をアウタリー
ド１１より一段低く凹ませる。リード４を半導体チップ
表面１ａに両面接着テープ３を介して貼合わせる。イン
ナリード１０と半導体チップ表面１ａとをワイヤ６で接
続する。半導体チップ表面側に位置する表面側アウタリ
ード部１１ａがワイヤ６の最高点よりも高い位置にくる
ようにする。リード４、ワイヤ６、半導体チップ１を含
む領域をモールド樹脂５で封止する。半導体装置表面で
外部回路と直接接続できるようにするため、半導体チッ
プ表面側に位置する表面側アウタリード部１１ａの表面
１２を樹脂表面５ａに露出させる。半導体チップ裏面１
ｃ側でも外部回路と直接接続できるようにするため、モ
ールド樹脂５に覆われていない裏面側アウタリード部１
１ｂをチップ表面１ａから裏面１ｃ側に折曲げてＪ字形
とする。
ド１１より一段低く凹ませる。リード４を半導体チップ
表面１ａに両面接着テープ３を介して貼合わせる。イン
ナリード１０と半導体チップ表面１ａとをワイヤ６で接
続する。半導体チップ表面側に位置する表面側アウタリ
ード部１１ａがワイヤ６の最高点よりも高い位置にくる
ようにする。リード４、ワイヤ６、半導体チップ１を含
む領域をモールド樹脂５で封止する。半導体装置表面で
外部回路と直接接続できるようにするため、半導体チッ
プ表面側に位置する表面側アウタリード部１１ａの表面
１２を樹脂表面５ａに露出させる。半導体チップ裏面１
ｃ側でも外部回路と直接接続できるようにするため、モ
ールド樹脂５に覆われていない裏面側アウタリード部１
１ｂをチップ表面１ａから裏面１ｃ側に折曲げてＪ字形
とする。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に半導体チップ上にリードを載せ、そのリード端を半
導体チップの裏面に折曲げたものに関する。
特に半導体チップ上にリードを載せ、そのリード端を半
導体チップの裏面に折曲げたものに関する。
【０００２】
【従来の技術】大容量のＤＲＡＭ（Dynamic Random Acc
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されている。
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されている。
【０００３】従来、このＬＯＣ構造の半導体装置は、図
５に示すように、半導体チップ２１の表面２１ａにリー
ド２４を両面接着テープ２３で貼付ける。リード２４の
インナリード２４ａと、半導体チップ２１のボンディン
グパッド２２とをボンディングワイヤ２６で接続する。
このときインナリード２４ａはアウタリード２４ｂに対
して段差を設けていないため、ボンディングワイヤ２６
のループの最高点は、リード２４よりも高くなる。
５に示すように、半導体チップ２１の表面２１ａにリー
ド２４を両面接着テープ２３で貼付ける。リード２４の
インナリード２４ａと、半導体チップ２１のボンディン
グパッド２２とをボンディングワイヤ２６で接続する。
このときインナリード２４ａはアウタリード２４ｂに対
して段差を設けていないため、ボンディングワイヤ２６
のループの最高点は、リード２４よりも高くなる。
【０００４】ボンディングワイヤ２６の接続後、インナ
リード２４ａ、アウタリード２４ｂの一部、ボンディン
グワイヤ２６、半導体チップ２１全体を含めた領域をモ
ールド樹脂２５で封止する。このときアウタリード２４
ｂの大部分はモールド樹脂側面２５ｂから露出させる
が、半導体チップ表面２１ａ側に位置する一部はモール
ド樹脂２５内に埋められる。したがって、モールド樹脂
表面５ａにアウタリード２４ｂは露出していない。封止
後、モールド樹脂２５の側面２５ｂから露出させたアウ
タリード２４ｂを、モールド樹脂２５の側面２５ｂから
裏面２５ｃにかけて折曲げてＪ字形としたものである。
リード２４ａ、アウタリード２４ｂの一部、ボンディン
グワイヤ２６、半導体チップ２１全体を含めた領域をモ
ールド樹脂２５で封止する。このときアウタリード２４
ｂの大部分はモールド樹脂側面２５ｂから露出させる
が、半導体チップ表面２１ａ側に位置する一部はモール
ド樹脂２５内に埋められる。したがって、モールド樹脂
表面５ａにアウタリード２４ｂは露出していない。封止
後、モールド樹脂２５の側面２５ｂから露出させたアウ
タリード２４ｂを、モールド樹脂２５の側面２５ｂから
裏面２５ｃにかけて折曲げてＪ字形としたものである。
【０００５】
【発明が解決しようとする課題】しかし、上述した従来
の半導体装置には次のような問題点があった。
の半導体装置には次のような問題点があった。
【０００６】(1) ボンディングワイヤはリードより高い
位置にあるので、樹脂封止されていても外部からの衝撃
を直接受けることになる。したがって、わずかな衝撃で
もループが乱れて短絡、断線等の不良が生じるため、取
扱いが難しい。
位置にあるので、樹脂封止されていても外部からの衝撃
を直接受けることになる。したがって、わずかな衝撃で
もループが乱れて短絡、断線等の不良が生じるため、取
扱いが難しい。
【０００７】(2) 半導体装置の裏面側のアウタリードは
露出しているが、半導体装置の表面側にアウタリードが
露出していないので、半導体装置を段積みして上下のリ
ード間を接続することができない。このため半導体装置
の多段構造化に対応できない。
露出しているが、半導体装置の表面側にアウタリードが
露出していないので、半導体装置を段積みして上下のリ
ード間を接続することができない。このため半導体装置
の多段構造化に対応できない。
【０００８】本発明の目的は、上述した従来技術の問題
点を解消して、取扱いが容易で、多段構造化に対応した
半導体装置を提供することにある。
点を解消して、取扱いが容易で、多段構造化に対応した
半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】第１の発明は、インナリ
ードとアウタリードとを有するリードを半導体チップの
表面に接着剤を介して貼合わせ、インナリードと半導体
チップ表面とをボンディングワイヤで接続し、半導体チ
ップ表面から裏面にかけてアウタリードを折曲げて露出
させた半導体装置において、半導体チップ表面とボンデ
ィングワイヤで接続されるインナリードを半導体チップ
表面側に位置する表面側アウタリード部より一段低く凹
ませて、半導体チップ表面側に位置する表面側アウタリ
ード部をボンディングワイヤの最高点よりも高くした半
導体装置である。したがって衝撃に弱いボンディングワ
イヤがアウタリード部よりも低い部分に来るので、外部
からの衝撃は表面側アウタリード部により緩和されるた
め、ボンディングワイヤが乱れることがなく、短絡、断
線等の不良を有効に防止することができる。
ードとアウタリードとを有するリードを半導体チップの
表面に接着剤を介して貼合わせ、インナリードと半導体
チップ表面とをボンディングワイヤで接続し、半導体チ
ップ表面から裏面にかけてアウタリードを折曲げて露出
させた半導体装置において、半導体チップ表面とボンデ
ィングワイヤで接続されるインナリードを半導体チップ
表面側に位置する表面側アウタリード部より一段低く凹
ませて、半導体チップ表面側に位置する表面側アウタリ
ード部をボンディングワイヤの最高点よりも高くした半
導体装置である。したがって衝撃に弱いボンディングワ
イヤがアウタリード部よりも低い部分に来るので、外部
からの衝撃は表面側アウタリード部により緩和されるた
め、ボンディングワイヤが乱れることがなく、短絡、断
線等の不良を有効に防止することができる。
【００１０】第２の発明は、インナリードとアウタリー
ドとを有するリードを半導体チップの表面に接着剤を介
して貼合わせ、インナリードと半導体チップ表面とをボ
ンディングワイヤで接続し、半導体チップとワイヤボン
ディング部とをモールド樹脂で封止し、半導体チップ表
面側から裏面にかけてアウタリードを折曲げた半導体装
置において、半導体チップ表面とボンディングワイヤで
接続されるインナリードを半導体チップ表面側に位置す
る表面側アウタリード部より一段低く凹ませて、半導体
チップの表面側に位置する表面側アウタリード部をボン
ディングワイヤの最高点よりも高くし、半導体チップ表
面側から裏面にかけて折曲げたアウタリードをモールド
樹脂から露出させた半導体装置である。したがってモー
ルド樹脂から露出しているアウタリード部の表面に、外
部回路を直接かつ容易に接続することができる。
ドとを有するリードを半導体チップの表面に接着剤を介
して貼合わせ、インナリードと半導体チップ表面とをボ
ンディングワイヤで接続し、半導体チップとワイヤボン
ディング部とをモールド樹脂で封止し、半導体チップ表
面側から裏面にかけてアウタリードを折曲げた半導体装
置において、半導体チップ表面とボンディングワイヤで
接続されるインナリードを半導体チップ表面側に位置す
る表面側アウタリード部より一段低く凹ませて、半導体
チップの表面側に位置する表面側アウタリード部をボン
ディングワイヤの最高点よりも高くし、半導体チップ表
面側から裏面にかけて折曲げたアウタリードをモールド
樹脂から露出させた半導体装置である。したがってモー
ルド樹脂から露出しているアウタリード部の表面に、外
部回路を直接かつ容易に接続することができる。
【００１１】第３の発明は、第２の発明において、半導
体チップの裏面がモールド樹脂から露出しており、半導
体チップ裏面側に折曲げた裏面側アウタリード部と半導
体チップ裏面との間に電気絶縁性の接着剤を介在させた
半導体装置である。したがって半導体チップ裏面にモー
ルド樹脂が回り込まないため、半導体装置の厚さを薄く
することができる。また、半導体チップの裏面に曲げ込
んだアウタリード部と半導体チップの裏面との間に電気
絶縁性の接着剤を介在させたので、アウタリードと半導
体チップ間を電気的に絶縁することができる。
体チップの裏面がモールド樹脂から露出しており、半導
体チップ裏面側に折曲げた裏面側アウタリード部と半導
体チップ裏面との間に電気絶縁性の接着剤を介在させた
半導体装置である。したがって半導体チップ裏面にモー
ルド樹脂が回り込まないため、半導体装置の厚さを薄く
することができる。また、半導体チップの裏面に曲げ込
んだアウタリード部と半導体チップの裏面との間に電気
絶縁性の接着剤を介在させたので、アウタリードと半導
体チップ間を電気的に絶縁することができる。
【００１２】第４の発明は、インナリードとアウタリー
ドとを有するリードを半導体チップの表面に接着剤を介
して貼合わせ、インナリードと半導体チップ表面とをボ
ンディングワイヤで接続し、半導体チップ表面から裏面
にかけてアウタリードを折曲げて露出させた半導体装置
において、半導体チップ表面とボンディングワイヤで接
続されるインナリードを半導体チップ表面側に位置する
アウタリード部より一段低く凹ませて、半導体チップ表
面側に位置するアウタリード部をボンディングワイヤの
最高点よりも高くし、半導体チップ表面上のワイヤボン
ディング部を含む領域のみに封止樹脂をポッティングし
て、ポッティングされた封止樹脂の表面を半導体チップ
表面側に位置する表面側アウタリード部よりも低くした
半導体装置である。このように樹脂封止は液状樹脂を滴
下して加熱硬化させるポッティング方式であるため、成
形用金型を使って樹脂モールドする方法のように、成形
用金型に樹脂が付着しないように離型材を混入させる必
要がなくなり、リードやチップとの密着力が強く、水の
侵入を有効に防止することができる。
ドとを有するリードを半導体チップの表面に接着剤を介
して貼合わせ、インナリードと半導体チップ表面とをボ
ンディングワイヤで接続し、半導体チップ表面から裏面
にかけてアウタリードを折曲げて露出させた半導体装置
において、半導体チップ表面とボンディングワイヤで接
続されるインナリードを半導体チップ表面側に位置する
アウタリード部より一段低く凹ませて、半導体チップ表
面側に位置するアウタリード部をボンディングワイヤの
最高点よりも高くし、半導体チップ表面上のワイヤボン
ディング部を含む領域のみに封止樹脂をポッティングし
て、ポッティングされた封止樹脂の表面を半導体チップ
表面側に位置する表面側アウタリード部よりも低くした
半導体装置である。このように樹脂封止は液状樹脂を滴
下して加熱硬化させるポッティング方式であるため、成
形用金型を使って樹脂モールドする方法のように、成形
用金型に樹脂が付着しないように離型材を混入させる必
要がなくなり、リードやチップとの密着力が強く、水の
侵入を有効に防止することができる。
【００１３】第５の発明は、第１ないし第４の発明の半
導体装置を複数個段積みし、下側に位置する半導体装置
の半導体チップ表面側の露出した表面側アウタリード部
と、上側に位置する半導体装置の半導体チップ裏面側の
露出した裏面側アウタリード部とを電気的に接続した半
導体装置である。このように半導体装置の表面側および
裏面側の両方にアウタリードの露出部を作ってあるの
で、複数の半導体素子を容易に多段構造とすることがで
きる。
導体装置を複数個段積みし、下側に位置する半導体装置
の半導体チップ表面側の露出した表面側アウタリード部
と、上側に位置する半導体装置の半導体チップ裏面側の
露出した裏面側アウタリード部とを電気的に接続した半
導体装置である。このように半導体装置の表面側および
裏面側の両方にアウタリードの露出部を作ってあるの
で、複数の半導体素子を容易に多段構造とすることがで
きる。
【００１４】
【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。図１は本実施の形態の半導体
装置の断面図である。
を用いて詳細に説明する。図１は本実施の形態の半導体
装置の断面図である。
【００１５】リード４は、半導体チップ１と接続される
インナリード１０と、外部端子となって外部回路等と接
続されるアウタリード１１とを有する。インナリード１
０は、アウタリード１１より一段低く凹ませるために、
ダウンセット加工が施されている。このリード４は、半
導体チップ１のボンディングパッド２の形成された表面
１ａに、インナリード１０が電気絶縁性の両面接着テー
プ３を介して貼合わされる。
インナリード１０と、外部端子となって外部回路等と接
続されるアウタリード１１とを有する。インナリード１
０は、アウタリード１１より一段低く凹ませるために、
ダウンセット加工が施されている。このリード４は、半
導体チップ１のボンディングパッド２の形成された表面
１ａに、インナリード１０が電気絶縁性の両面接着テー
プ３を介して貼合わされる。
【００１６】一段低く凹まされたインナリード１０と半
導体チップ表面１ａのボンディングパッド２とはボンデ
ィングワイヤ６で接続される。このとき、ボンディング
ワイヤ６のループの最高点よりも、半導体チップ１の表
面１ａ側に位置する表面側アウタリード部１１ａが高い
位置に来るように、ループの高さを抑えてボンディング
する。
導体チップ表面１ａのボンディングパッド２とはボンデ
ィングワイヤ６で接続される。このとき、ボンディング
ワイヤ６のループの最高点よりも、半導体チップ１の表
面１ａ側に位置する表面側アウタリード部１１ａが高い
位置に来るように、ループの高さを抑えてボンディング
する。
【００１７】ボンディング後、半導体チップ１およびア
ウタリード１１の一部を除いたリード４を含めた領域を
モールド樹脂５で封止する。この封止により半導体チッ
プ１、ボンディングワイヤ６、およびインナリード１０
の全体をモールド樹脂５内に埋め込む。しかし、アウタ
リード１１については、後に折曲げる裏面側アウタリー
ド部１１ｂの全体をモールド樹脂５から露出させ、かつ
半導体チップ表面１ａ上に位置する表面側アウタリード
部１１ａの表面１２を、外部端子として直接使用できる
ようにモールド樹脂表面５ａに露出させる。
ウタリード１１の一部を除いたリード４を含めた領域を
モールド樹脂５で封止する。この封止により半導体チッ
プ１、ボンディングワイヤ６、およびインナリード１０
の全体をモールド樹脂５内に埋め込む。しかし、アウタ
リード１１については、後に折曲げる裏面側アウタリー
ド部１１ｂの全体をモールド樹脂５から露出させ、かつ
半導体チップ表面１ａ上に位置する表面側アウタリード
部１１ａの表面１２を、外部端子として直接使用できる
ようにモールド樹脂表面５ａに露出させる。
【００１８】樹脂封止後、リード４を図示しないダムバ
ーから切断し、モールド樹脂５より露出している裏面側
アウタリード部１１ｂを、半導体チップ表面１ａに対応
するモールド樹脂表面５ａから半導体チップ側面１ｂに
対応するモールド樹脂側面５ｂに回して、半導体チップ
裏面１ｃに対応するモールド樹脂裏面５ｃ側に折曲げて
Ｊ字形とする。このとき、半導体チップ表面１ａから側
面１ｂを経て裏面１ｃにかけてモールド樹脂５が介在し
ているから、折曲げた裏面側アウタリード部１１ｂと半
導体チップ１との電気的絶縁は確保できる。
ーから切断し、モールド樹脂５より露出している裏面側
アウタリード部１１ｂを、半導体チップ表面１ａに対応
するモールド樹脂表面５ａから半導体チップ側面１ｂに
対応するモールド樹脂側面５ｂに回して、半導体チップ
裏面１ｃに対応するモールド樹脂裏面５ｃ側に折曲げて
Ｊ字形とする。このとき、半導体チップ表面１ａから側
面１ｂを経て裏面１ｃにかけてモールド樹脂５が介在し
ているから、折曲げた裏面側アウタリード部１１ｂと半
導体チップ１との電気的絶縁は確保できる。
【００１９】このようにしてボンディングワイヤ６をリ
ード４よりも低く位置させるため、モールド樹脂封止後
に、外部から衝撃が加わっても、その衝撃を表面側アウ
タリード部１１ａが緩和するため、ワイヤループが乱れ
ることがなく、取扱いが容易となる。したがって、特に
外部衝撃が加わりやすいオートハンドラを使用してもボ
ンディングワイヤ６に短絡や断線等の不良が生じない。
また、表面側アウタリード部１１ａの表面１２を半導体
チップ表面１ａ側で露出させるとともに、裏面側アウタ
リード部１１ｂを半導体チップ１の裏面１ｃ側で露出さ
せているため、半導体装置の上下に外部回路を直接接続
することができる。
ード４よりも低く位置させるため、モールド樹脂封止後
に、外部から衝撃が加わっても、その衝撃を表面側アウ
タリード部１１ａが緩和するため、ワイヤループが乱れ
ることがなく、取扱いが容易となる。したがって、特に
外部衝撃が加わりやすいオートハンドラを使用してもボ
ンディングワイヤ６に短絡や断線等の不良が生じない。
また、表面側アウタリード部１１ａの表面１２を半導体
チップ表面１ａ側で露出させるとともに、裏面側アウタ
リード部１１ｂを半導体チップ１の裏面１ｃ側で露出さ
せているため、半導体装置の上下に外部回路を直接接続
することができる。
【００２０】半導体装置の上下に外部回路を接続できる
ため、図２に示すように半導体装置を多段構造化するこ
とができる。すなわち、半導体装置１３を複数個段積み
し、下側に位置する半導体装置１３の半導体チップ表面
１ａ側の露出した表面側アウタリード部１１ａと、上側
に位置する半導体装置１３の半導体チップ裏面１ｃ側の
露出した裏面側アウタリード部１１ｂと接触させ、これ
らを半田７などで電気的に接続した構造とすることがで
きる。これによれば、半導体装置の機能、容量、回路規
模を増大できるとともに、単位投影面積当たりの実装密
度を増大して実装効率を向上できる。
ため、図２に示すように半導体装置を多段構造化するこ
とができる。すなわち、半導体装置１３を複数個段積み
し、下側に位置する半導体装置１３の半導体チップ表面
１ａ側の露出した表面側アウタリード部１１ａと、上側
に位置する半導体装置１３の半導体チップ裏面１ｃ側の
露出した裏面側アウタリード部１１ｂと接触させ、これ
らを半田７などで電気的に接続した構造とすることがで
きる。これによれば、半導体装置の機能、容量、回路規
模を増大できるとともに、単位投影面積当たりの実装密
度を増大して実装効率を向上できる。
【００２１】ところで、図１の実施の形態では、モール
ド樹脂５が半導体チップ１の裏面１ｃまで回り込んでい
るため、その回り込んでいる分、半導体装置は厚くなっ
てしまうが、小形化のためには薄いほどよい。このた
め、図３に示すように、モールド樹脂封止時に、モール
ド樹脂５が半導体チップ１の裏面１ｃに回り込まないよ
うにすることによって、半導体装置の薄型化を図ること
ができる。半導体チップ裏面１ｃにモールド樹脂５が回
り込まないようにするには、モールド金型の大きさと、
リードフレームに設ける樹脂ダムバーの位置とを略半導
体チップ１の大きさに合わせればよい。なお、モールド
樹脂５が裏面１ｃに回りこまないために半導体チップ裏
面１ｃが露出するようになると、折曲げた裏面側アウタ
リード部１１ｂが半導体チップ裏面１ｃに直接触れるた
め、これを回避する必要がある。そのためには、折曲げ
た裏面側アウタリード部１１ｂが半導体チップ１の裏面
１ｃにくる部分に、あらかじめ半導体チップ１にリード
４を貼合わせたときと同じ電気絶縁性の両面接着テープ
３を貼っておけば、接触を回避して電気的絶縁を取るこ
とができる。
ド樹脂５が半導体チップ１の裏面１ｃまで回り込んでい
るため、その回り込んでいる分、半導体装置は厚くなっ
てしまうが、小形化のためには薄いほどよい。このた
め、図３に示すように、モールド樹脂封止時に、モール
ド樹脂５が半導体チップ１の裏面１ｃに回り込まないよ
うにすることによって、半導体装置の薄型化を図ること
ができる。半導体チップ裏面１ｃにモールド樹脂５が回
り込まないようにするには、モールド金型の大きさと、
リードフレームに設ける樹脂ダムバーの位置とを略半導
体チップ１の大きさに合わせればよい。なお、モールド
樹脂５が裏面１ｃに回りこまないために半導体チップ裏
面１ｃが露出するようになると、折曲げた裏面側アウタ
リード部１１ｂが半導体チップ裏面１ｃに直接触れるた
め、これを回避する必要がある。そのためには、折曲げ
た裏面側アウタリード部１１ｂが半導体チップ１の裏面
１ｃにくる部分に、あらかじめ半導体チップ１にリード
４を貼合わせたときと同じ電気絶縁性の両面接着テープ
３を貼っておけば、接触を回避して電気的絶縁を取るこ
とができる。
【００２２】図１、図３に示す半導体装置においては、
モールド樹脂成形を行なっているため、少なくともモー
ルド樹脂５中に成形用金型に樹脂５が付着しないように
離型材を混入させる必要がある。このためリード４や半
導体チップ１との密着力が弱く、水の侵入を許し、半導
体チップ表面１ａまで水が容易に到達して腐食を発生さ
せ、信頼性が低くなる。したがって、離型材を混入させ
ないで樹脂封止することが好ましい。そのためには図４
に示すように、ポッティング方式を採用するとよい。す
なわち、半導体チップ表面１ａ上のインナリード１０、
ボンディングワイヤ６を含むワイヤボンディング領域の
みに封止樹脂８をポッティングする。ポッティングした
封止樹脂８の表面８ａが、露出した半導体チップ表面側
に位置する表面側アウタリード部１１ａよりも低い位置
に来るようにする。樹脂の形成の仕方が、ポッティング
方式であり、離型材を混入する必要がないため、半導体
チップ１やリード４の表面と樹脂８との密着力が著しく
向上し、外部より水の侵入があっても水分子が半導体チ
ップ１やリード表面に接触することができない。したが
って、腐食が発生せず信頼性が高い。
モールド樹脂成形を行なっているため、少なくともモー
ルド樹脂５中に成形用金型に樹脂５が付着しないように
離型材を混入させる必要がある。このためリード４や半
導体チップ１との密着力が弱く、水の侵入を許し、半導
体チップ表面１ａまで水が容易に到達して腐食を発生さ
せ、信頼性が低くなる。したがって、離型材を混入させ
ないで樹脂封止することが好ましい。そのためには図４
に示すように、ポッティング方式を採用するとよい。す
なわち、半導体チップ表面１ａ上のインナリード１０、
ボンディングワイヤ６を含むワイヤボンディング領域の
みに封止樹脂８をポッティングする。ポッティングした
封止樹脂８の表面８ａが、露出した半導体チップ表面側
に位置する表面側アウタリード部１１ａよりも低い位置
に来るようにする。樹脂の形成の仕方が、ポッティング
方式であり、離型材を混入する必要がないため、半導体
チップ１やリード４の表面と樹脂８との密着力が著しく
向上し、外部より水の侵入があっても水分子が半導体チ
ップ１やリード表面に接触することができない。したが
って、腐食が発生せず信頼性が高い。
【００２３】以上述べてきた実施の形態において、使用
したリード４の厚さは０．１０mm、ダウンセット加工の
深さは０．１０mm、両面接着テープ３の厚さは０．０８
mmであり、半導体チップ表面１ａからのボンディングワ
イヤ６のループ高さを０．２６mm以下に抑えてワイヤボ
ンディングをした。なお、上記実施の形態ではリード４
と半導体チップ１との貼合わせに両面接着テープ３を使
用したが、単層の接着剤を使用してもよい。また、イン
ナリード１０をアウタリード１１より一段低く凹ませる
には、ダウンセット加工の他に、インナリード１０をコ
イニングしたりハーフエッチングしたりしてアウタリー
ド１１よりも薄くするようにしてもよい。また、アウタ
リード１１が表裏に露出している図３及び図４の半導体
装置も図１と同様に多段構造化することができることは
勿論である。
したリード４の厚さは０．１０mm、ダウンセット加工の
深さは０．１０mm、両面接着テープ３の厚さは０．０８
mmであり、半導体チップ表面１ａからのボンディングワ
イヤ６のループ高さを０．２６mm以下に抑えてワイヤボ
ンディングをした。なお、上記実施の形態ではリード４
と半導体チップ１との貼合わせに両面接着テープ３を使
用したが、単層の接着剤を使用してもよい。また、イン
ナリード１０をアウタリード１１より一段低く凹ませる
には、ダウンセット加工の他に、インナリード１０をコ
イニングしたりハーフエッチングしたりしてアウタリー
ド１１よりも薄くするようにしてもよい。また、アウタ
リード１１が表裏に露出している図３及び図４の半導体
装置も図１と同様に多段構造化することができることは
勿論である。
【００２４】
【発明の効果】本発明によれば、ボンディングワイヤを
外部の衝撃から有効に保護することができるので、取扱
いが容易になる。また、半導体装置を多段構造化できる
ため、半導体装置を高密度実装することができる。
外部の衝撃から有効に保護することができるので、取扱
いが容易になる。また、半導体装置を多段構造化できる
ため、半導体装置を高密度実装することができる。
【図１】本発明の実施の形態の半導体装置を示す断面図
である。
である。
【図２】本実施の形態の半導体装置を使って多段構造化
した多段半導体装置の断面図である。
した多段半導体装置の断面図である。
【図３】他の実施の形態の半導体チップの裏面を露出し
た半導体装置を示す断面図である。
た半導体装置を示す断面図である。
【図４】他の実施の形態のポッティング方式を採用した
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【図５】従来例の半導体装置を示す断面図である。
１ 半導体チップ １ａ 半導体チップ表面 １ｃ 半導体チップ裏面 ３ 両面接着テープ ４ リード ５ モールド樹脂 ５ａ モールド樹脂表面 ６ ボンディングワイヤ １１ アウタリード １１ａ 表面側アウタリード部 １１ｂ 裏面側アウタリード部 １２ 表面側アウタリード部の表面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 村上 元 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (5)
- 【請求項１】インナリードとアウタリードとを有するリ
ードを半導体チップの表面に接着剤を介して貼合わせ、
インナリードと半導体チップ表面とをボンディングワイ
ヤで接続し、半導体チップ表面から裏面にかけてアウタ
リードを折曲げて露出させた半導体装置において、半導
体チップ表面とボンディングワイヤで接続されるインナ
リードを半導体チップ表面側に位置する表面側アウタリ
ード部より一段低く凹ませて、半導体チップ表面側に位
置する表面側アウタリード部をボンディングワイヤの最
高点よりも高くしたことを特徴とする半導体装置。 - 【請求項２】インナリードとアウタリードとを有するリ
ードを半導体チップの表面に接着剤を介して貼合わせ、
インナリードと半導体チップ表面とをボンディングワイ
ヤで接続し、半導体チップとワイヤボンディング部とを
モールド樹脂で封止し、半導体チップ表面側から裏面に
かけてアウタリードを折曲げた半導体装置において、半
導体チップ表面とボンディングワイヤで接続されるイン
ナリードを半導体チップ表面側に位置する表面側アウタ
リード部より一段低く凹ませて、半導体チップの表面側
に位置する表面側アウタリード部をボンディングワイヤ
の最高点よりも高くし、半導体チップ表面側から裏面に
かけて折曲げたアウタリードをモールド樹脂から露出さ
せたことを特徴とする半導体装置。 - 【請求項３】請求項２に記載の半導体装置において、半
導体チップの裏面がモールド樹脂から露出しており、半
導体チップ裏面側に折曲げた裏面側アウタリード部と半
導体チップ裏面との間に電気絶縁性の接着剤を介在させ
た半導体装置。 - 【請求項４】インナリードとアウタリードとを有するリ
ードを半導体チップの表面に接着剤を介して貼合わせ、
インナリードと半導体チップ表面とをボンディングワイ
ヤで接続し、半導体チップ表面から裏面にかけてアウタ
リードを折曲げて露出させた半導体装置において、半導
体チップ表面とボンディングワイヤで接続されるインナ
リードを半導体チップ表面側に位置するアウタリード部
より一段低く凹ませて、半導体チップ表面側に位置する
アウタリード部をボンディングワイヤの最高点よりも高
くし、半導体チップ表面上のワイヤボンディング部を含
む領域のみに封止樹脂をポッティングして、ポッティン
グされた封止樹脂の表面を半導体チップ表面側に位置す
る表面側アウタリード部よりも低くしたことを特徴とす
る半導体装置。 - 【請求項５】請求項１ないし４のいずれかに記載の半導
体装置を複数個段積みし、下側に位置する半導体装置の
半導体チップ表面側の露出した表面側アウタリード部
と、上側に位置する半導体装置の半導体チップ裏面側の
露出した裏面側アウタリード部とを電気的に接続した半
導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420595A JP3198889B2 (ja) | 1995-09-22 | 1995-09-22 | 半導体装置 |
| US08/710,658 US6002167A (en) | 1995-09-22 | 1996-09-20 | Semiconductor device having lead on chip structure |
| KR1019960041615A KR970018432A (ko) | 1995-03-07 | 1996-09-23 | 리이드 온 칩(Lead on chip) 구조를 가지는 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24420595A JP3198889B2 (ja) | 1995-09-22 | 1995-09-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992769A true JPH0992769A (ja) | 1997-04-04 |
| JP3198889B2 JP3198889B2 (ja) | 2001-08-13 |
Family
ID=17115338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24420595A Expired - Fee Related JP3198889B2 (ja) | 1995-03-07 | 1995-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3198889B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948048A1 (en) * | 1998-03-20 | 1999-10-06 | Caesar Technology Inc. | Chip scale package |
| EP1088470A4 (en) * | 1998-06-10 | 2003-09-03 | Irvine Sensors Corp | IC STACK USING FLEX CIRCUIT WITH KM CONTACTS |
| KR100421774B1 (ko) * | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| US6955942B2 (en) * | 2001-07-17 | 2005-10-18 | Sanyo Electric Co., Ltd. | Method for manufacturing circuit device |
| JP2009147268A (ja) * | 2007-12-18 | 2009-07-02 | Spansion Llc | 半導体装置及びその製造方法 |
-
1995
- 1995-09-22 JP JP24420595A patent/JP3198889B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0948048A1 (en) * | 1998-03-20 | 1999-10-06 | Caesar Technology Inc. | Chip scale package |
| EP1088470A4 (en) * | 1998-06-10 | 2003-09-03 | Irvine Sensors Corp | IC STACK USING FLEX CIRCUIT WITH KM CONTACTS |
| KR100421774B1 (ko) * | 1999-12-16 | 2004-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
| US6955942B2 (en) * | 2001-07-17 | 2005-10-18 | Sanyo Electric Co., Ltd. | Method for manufacturing circuit device |
| KR100715749B1 (ko) * | 2001-07-17 | 2007-05-08 | 산요덴키가부시키가이샤 | 회로 장치의 제조 방법 |
| JP2009147268A (ja) * | 2007-12-18 | 2009-07-02 | Spansion Llc | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3198889B2 (ja) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3163961B2 (ja) | 半導体装置 | |
| US5299092A (en) | Plastic sealed type semiconductor apparatus | |
| US6853059B1 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| JP2915892B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| JPH08222681A (ja) | 樹脂封止型半導体装置 | |
| US20020125559A1 (en) | Enhanced leadless chip carrier | |
| JP2799850B2 (ja) | Ｌｏｃ半導体パッケージ及び半導体装置のパッケージング方法 | |
| JPH11354714A (ja) | マルチチップパッケ―ジ | |
| JP2000502506A (ja) | リード・オーバー・プロセス及びリード・アンダー・プロセスを使用したマルチ・チップ・デバイス及び製造方法 | |
| JPH09199662A (ja) | 半導体装置 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JP3417095B2 (ja) | 半導体装置 | |
| JP3198889B2 (ja) | 半導体装置 | |
| US6501158B1 (en) | Structure and method for securing a molding compound to a leadframe paddle | |
| JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| US6093889A (en) | Semiconductor package and mounting socket thereof | |
| JP3134445B2 (ja) | 樹脂封止型半導体装置 | |
| JPH09205175A (ja) | 半導体装置 | |
| JP3406147B2 (ja) | 半導体装置 | |
| KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2633513B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| LAPS | Cancellation because of no payment of annual fees |